專利名稱：基于電荷陷阱的存儲器的制作方法
技術領域：
背景技術：
非易失性半導體存儲器(NVSM)廣泛用許多電子裝置中，例如個人數(shù)字助理 (PDA)、膝上型計算機、移動電話、數(shù)碼相機等等。這些存儲器中的一些存儲器在電荷陷獲的基礎上操作。

發(fā)明內容


在附圖的各圖中以舉例方式而非限制方式圖解說明一些實施例，附圖中圖1是根據(jù)本發(fā)明的各種實施例的基于電荷陷阱的存儲器單元的一部分的橫截面圖；圖2是圖解說明根據(jù)本發(fā)明的各種實施例的圖1的基于電荷陷阱的存儲器單元的俯視圖；圖3是圖解說明根據(jù)本發(fā)明的各種實施例其中可形成圖1的基于電荷陷阱的存儲器單元的導電及絕緣材料交替層的堆疊的三維(3D)視圖；圖4是圖解說明根據(jù)本發(fā)明的各種實施例在垂直開口的壁上形成第一層之后的圖3的過程中堆疊的橫截面圖；圖5是圖解說明根據(jù)本發(fā)明的各種實施例在第一層上形成第二層之后的圖4的過程中堆疊的橫截面圖；圖6是圖解說明根據(jù)本發(fā)明的各種實施例在用外延硅填充垂直開口的剩余部分并移除犧牲層之后的圖5的過程中堆疊的橫截面圖；圖7是圖解說明根據(jù)本發(fā)明的各種實施例在形成穿隧氧化物層之后的圖6的過程中堆疊的橫截面圖；圖8是圖解說明根據(jù)本發(fā)明的各種實施例在形成用于移除外延硅的部分的掩模之后的圖7的過程中堆疊的橫截面圖；圖9是圖解說明根據(jù)本發(fā)明的各種實施例用于編程圖1的基于電荷陷阱的存儲器單元的各種觸點的連接的3D視圖；圖10是圖解說明根據(jù)本發(fā)明的各種實施例形成圖1的基于電荷陷阱的存儲器單元的方法的流程圖；圖11是圖解說明根據(jù)本發(fā)明的各種實施例形成圖1的基于電荷陷阱的存儲器單元的方法的流程圖；且圖12是圖解說明根據(jù)本發(fā)明的各種實施例的系統(tǒng)的圖示。
具體實施例方式現(xiàn)在將描述3D基于電荷陷阱的存儲器單元的實例性結構及其制作方法的實施例。在以下描述中，出于解釋目的，闡述了具有實例特有細節(jié)的眾多實例以提供對實例性實施例的透徹理解。然而，所屬領域的技術人員將顯而易見，也可在沒有這些實例特有細節(jié)的情況下實踐本發(fā)明實例。實例性實施例可包含在由導電及絕緣材料交替層形成的平面堆疊中形成大致垂直開口(下文中稱作“垂直開口”)。雖然在此文檔的整個剩余部分中使用術語“垂直開口”， 但應注意此做法僅是為了方便起見。因此，可使用更廣泛術語“大致垂直開口”代替每一實例中的術語“垂直開口”。在垂直開口內側，可形成包含第一層(例如，阻擋電介質層)、電荷陷阱層、穿隧氧化物層及外延硅部分的大致垂直結構(下文中稱作“垂直結構”)。盡管在此文檔的整個剩余部分中使用術語“垂直結構”，但應注意此做法僅是為了方便起見。因此，可使用更廣泛術語“大致垂直結構”代替每一實例中的術語“垂直結構”。類似地，為了方便起見，在此文檔的整個剩余部分中使用術語“金屬”來代替術語 “導電材料”。應注意，可使用更廣泛的術語“導電材料”代替每一實例中的術語“金屬”。導電材料可包括以下組分中的任何一者或一者以上NiSi、Ru、Si、TaN, Ti、TiN, TiSi、WN及 WSix，以及其它組分。最后，為了方便起見，在此文檔的整個剩余部分中使用術語“氧化物”代替術語“絕緣材料”。應注意，可使用更廣泛的術語“絕緣材料”替代每一實例中的術語“氧化物”。絕緣材料可包括以下組分中的任何一者或一者以上AWX、HfAlOx, LaAlOx, LaOx, SiN, SiO2, ZrAlOxZrOx及&SiOx，以及其它組分。另外，絕緣材料可包含這些組分中的任何一者或一者以上的多個層?？蓪⑾挛倪M一步詳細描述的包括這些絕緣材料的一些層描述為阻擋電介質層。這些層包含具有電介質層的層，所述電介質層包含多晶硅間電介質(IPD)。可將下文進一步詳細描述的包括這些絕緣材料的一些層描述為電荷陷阱層，例如包含原子層沉積(ALD)SiN 的那些層。應注意，阻擋電介質層及電荷陷阱層兩者可各自包括上文所列示的絕緣材料組分中的一者或一者以上以及其它組分的多個層。所述垂直結構可包括電介質層、由穿隧氧化物層部分地覆蓋的外延硅部分及覆蓋所述外延硅部分的經(jīng)暴露垂直表面及所述穿隧氧化物層的電荷陷阱層。所述電荷陷阱層可填充所述穿隧氧化物層與所述電介質層之間的間隙。應注意，與阻擋電介質層及電荷陷阱層的情況一樣，所述穿隧氧化物層可包括多個層，且所述穿隧氧化物中的層中的每一者可包括上文所列示的絕緣材料中的任何一者或一者以上以及其它材料。此3D結構可充當NAND (非AND)基于電荷陷阱的(下文中稱作“電荷陷阱”)存儲器裝置。在電荷陷阱存儲器裝置中，代替浮動柵極，可形成電荷陷阱層以通過陷獲電荷載流子來存儲信息。所述3D結構包括金屬-絕緣體-氮化物-氧化物-硅(MIN0Q存儲器裝置，其包含柵極電極(例如，圖1中的金屬層120)、阻擋絕緣體層(例如，圖1中的IPD層150)、氮化物(例如，氮化硅)電荷陷阱層(例如，圖1中的電荷陷阱層180)、穿隧氧化物層 (例如，圖1中的穿隧氧化物層170)及硅溝道(例如，圖1中的外延硅160)。所述氮化硅層包括其中存儲數(shù)據(jù)的材料層。通過穿隧而穿過所述穿隧氧化物層的電荷載流子被陷獲于所述氮化硅層中。所述IPD層是作為阻擋絕緣層形成于所述氮化硅層上用于防止陷獲于所述氮化硅層中的電荷載流子從所述氮化硅層逃逸。圖1是圖解說明根據(jù)本發(fā)明的各種實施例的基于電荷陷阱的存儲器單元100的一部分的橫截面圖?；陔姾上葳宓拇鎯ζ鲉卧?00(下文中稱作“電荷陷阱存儲器單元 100”)形成于圖3的堆疊300中。堆疊300的在圖1中所示的一部分包含金屬層120及 140以及氧化物層110及130。應注意，盡管此圖中以及圖4到8中僅展示總共四個金屬及氧化物層，但實際存儲器裝置將具有額外金屬及氧化物層。在圖1及圖4到8中已人為地減少層的數(shù)目以便可容易看見所述層的結構，且可更容易理解單元100的制作過程。下文所描述的圖3及圖9表示更實際實施方案。在堆疊300中的開口內側，可形成垂直結構190。垂直結構190可包括電介質層 150、外延硅部分(下文稱作“硅溝道”)160、穿隧氧化物層170及電荷陷阱層180。在存儲器單元100中，金屬層120及硅溝道160可分別表示NAND MINOS電荷陷阱裝置的柵極及溝道，其中電荷載流子可被陷獲于電荷陷阱層180中。圖2是圖解說明根據(jù)本發(fā)明的各種實施例的圖1的電荷陷阱存儲器單元100的俯視圖200。俯視圖200展示穿隧氧化物層170如何通過大致環(huán)繞硅溝道160而允許穿過硅溝道160的電荷載流子穿隧穿過穿隧氧化物層170以被陷獲于電荷陷阱層180中。如俯視圖200中所示，IPD層150也大致環(huán)繞電荷陷阱層180并使其與金屬140(還有圖1的金屬層120)隔離，以減少或防止電荷載流子泄漏到這些金屬層中。將在下文論述的圖3到8中描述形成上文論述的層中所涉及的各種過程活動。圖3是圖解說明根據(jù)本發(fā)明的各種實施例其中可形成基于電荷陷阱的存儲器單元的導電及絕緣材料交替層的堆疊300的3D視圖。淺溝槽隔離部(STI)310可隔離堆疊 300的其中可形成3D存儲器陣列的存儲器單元行的部分。所述存儲器陣列的每一行的存儲器單元可共享共用柵極觸點(例如，金屬層120或140)，所述共用柵極觸點也作為所述存儲器陣列的字線觸點操作。氧化物層110及130使金屬層120與140絕緣。盡管此圖中及圖 9中展示6個金屬及氧化物層，但在特定應用中所使用的層的總數(shù)目可從6(如圖所示)到幾乎無限數(shù)目大大地變化。在許多實施例中，頂部金屬層及底部金屬層形成選擇柵極。頂部與底部金屬層之間的層形成串。圖4是圖解說明根據(jù)本發(fā)明的各種實施例在垂直開口的壁上形成第一層之后的圖3的過程中堆疊的橫截面圖400。形成圖1的電荷陷阱存儲器單元100的過程可通過在圖3的堆疊300中形成垂直開口 410開始。在形成在圖3的堆疊300上界定開口的水平位置的蝕刻掩模之后，可通過蝕刻過程(例如，濕蝕刻或干蝕刻等等)來形成垂直開口 410。 由于所述蝕刻過程的限制，垂直開口 410的壁結果可為僅近似垂直。圖4展示可用于形成為垂直結構的兩個垂直開口 410?？捎肐PD層150覆蓋垂直開口 410的壁。在圖4到8中， 僅展示兩個開口 410，作為在實際裝置中通常將大得多的開口陣列的部分。已人為地減少開口 410的數(shù)目以便可容易看見所述層的結構，且可更容易理解所述單元的制作過程。 IPD層的沉積可使用與用于界定垂直開口的水平位置相同的掩模層而跟在所述垂直開口的形成之后。IPD層150可包括熱生長的或使用(例如)低壓化學氣相沉積(LPCVD) 或等離子增強化學氣相沉積(PECVD)而沉積的絕緣材料(例如二氧化硅)。IPD層150可包括可使用已知方法沉積的其它絕緣材料，例如氧化物-氮化物-氧化物(ONO)復合層。IPD 層150通常可具有約IOnm到約30nm的厚度范圍。在實例性實施例中，IPD層18可包括高k材料，例如上文所列示的或許使用LPCVD 技術或快速熱化學氣相沉積(RTCVD)過程沉積的絕緣材料中的任一者以及其它材料。包括高k材料的IPD層150通?？沙练e到(例如)約5nm到約30nm的厚度。應注意，所期望厚度與IPD層150的成分的實際k值及存儲器單元100的一些參數(shù)有關。所述IPD層可使金屬層120及140與圖1的垂直結構190的將如下文所論述在剩余垂直開口 410中形成的剩余部分絕緣。圖5是圖解說明根據(jù)本發(fā)明的各種實施例在IPD層150上形成第二層之后的圖4 的過程中堆疊的橫截面圖500。所述第二層可包括所屬領域的技術人員也稱作“間隔件層” 的犧牲層520?？赏ㄟ^使用例如CVD或物理氣相沉積(PVD)或ALD的常規(guī)沉積方法沉積電介質材料層來形成犧牲層520。所述電介質材料可包含例如氮化硅(SiN)的氮化物或二氧化硅(Si02)。犧牲層520可沉積到介于約Inm到約30nm的范圍內的厚度。現(xiàn)在將論述剩余垂直開口 510的處理。犧牲層520還可沉積于開口 510的底部處，但可使用間隔件蝕刻來移除。圖6是圖解說明根據(jù)本發(fā)明的各種實施例在用外延硅填充垂直開口的剩余部分并移除犧牲層之后的圖5的過程中堆疊的橫截面圖600。在形成圖1的電荷陷阱存儲器單元100的過程的此階段處，如圖6中所示，可由外延硅材料650填充圖5的剩余垂直開口 510?？赏ㄟ^所屬領域的技術人員已知的工藝來執(zhí)行外延硅材料650的形成。在一些實施例中，可由其它形式的硅材料(例如多晶硅)替換外延硅材料650。在用外延硅材料650或其它替代硅材料填充剩余垂直開口之后，可移除圖5的犧牲層520?？赏ㄟ^已知蝕刻工藝(例如濕蝕刻工藝)來執(zhí)行犧牲層520的移除。濕蝕刻工藝中所使用的溶劑取決于用于犧牲層520的材料。犧牲層520的移除可在IPD層150與外延硅層160之間形成開口 620，因此暴露外延硅材料650的側以供進一步處理，如現(xiàn)在關于圖7所論述。圖7是圖解說明根據(jù)本發(fā)明的各種實施例在形成穿隧氧化物層之后的圖6的過程中堆疊的橫截面圖700?？赏ㄟ^熱氧化位于開口 620中的外延硅材料650的經(jīng)暴露區(qū)域而在外延硅材料650上形成穿隧氧化物層750。外延硅的熱氧化是眾所周知的工藝且可包含 (例如)將外延硅材料650的所期望區(qū)域暴露于已知條件下的干燥氧或氧化氮。在形成穿隧氧化物層750之后，開口 720保持于穿隧氧化物層750與IPD層150之間，可如圖8中所描述的那樣對所述開口進行處理。圖8是圖解說明根據(jù)本發(fā)明的各種實施例在形成用于移除外延硅的部分的掩模之后的圖7的過程中堆疊的橫截面圖。此處理的目的是形成圖2中所示的電荷陷阱層180。 然而，為允許前驅物流過整個開口且大致填充圖7的開口 720，可移除圖7的外延硅材料 650的一部分。經(jīng)圖案化掩模810可覆蓋堆疊的頂部，經(jīng)暴露區(qū)域830除外，所述經(jīng)暴露區(qū)域允許蝕刻外延硅的不合意部分820及穿隧氧化物層750的位于經(jīng)暴露區(qū)域830下方的部分。
可通過已知蝕刻工藝來執(zhí)行外延硅及穿隧氧化物的蝕刻，例如使用干蝕刻或干蝕刻與濕蝕刻方案的組合。在完成蝕刻工藝之后，可用電荷陷阱材料填充剩余開口以形成圖1 及2中所示的電荷陷阱層180?？赏ㄟ^已知工藝來形成電荷陷阱層180，例如通過ALD(或許使用氮化硅(Si3N4))或CVD、PVD及其它工藝。圖9是圖解說明根據(jù)本發(fā)明的各種實施例用于編程圖1的電荷陷阱存儲器單元 100的各種觸點的連接的3D視圖900。圖9中所示的觸點包含字線(WL)觸點910、源極觸點950及位線(BL)觸點960。源極觸點950可形成于襯底(未展示)上。在將觸點910、 950,960連接到所屬領域的技術人員已知的各種信號之后，可通過從所述襯底穿隧、將高電場置于控制柵極上(例如，當將正電壓施加到耦合到WL觸點910中的一者的字線時)將電子注入到形成于氧化物層935、945之間的電荷陷阱層中。這些電子存儲于電荷陷阱層(例如，圖1的電荷陷阱層180)的陷阱位點中并更改裝置的閾值電壓Vt?？赏ㄟ^使所陷獲的電子穿隧回到襯底中或通過使空穴穿隧到電荷陷阱層中(例如，通過將負電壓置于耦合到WL 觸點910中的一者的字線上)來擦除所述電子所表示的數(shù)據(jù)。圖10是圖解說明根據(jù)本發(fā)明的各種實施例用于形成圖1的電荷陷阱存儲器單元 100的方法1000的高級流程圖。在操作1010處，可在圖3的堆疊300中形成垂直開口。在操作1020處，如上文關于圖4到8所描述，形成包含如圖1中所示的第一層(例如，圖4的 IPD層150)、電荷陷阱層180、穿隧氧化物層170及外延硅部分160的圖1垂直結構190。圖11是圖解說明根據(jù)本發(fā)明的各種實施例用于形成圖1的電荷陷阱存儲器單元 100的方法1100的流程圖。在操作1110處，可在圖3的堆疊300中形成垂直開口。在操作1120處，可在所述垂直開口的壁上形成第一層(例如，例如圖4的IPD層150的阻擋電介質層)，如上文關于圖4所描述。在操作1130處，可在IPD層150上形成圖5的犧牲層 520 (對于細節(jié)，參見上文對圖5的描述)。方法1100可繼續(xù)以包含操作1140的活動，其涉及用圖6的外延硅材料650來填充圖5的剩余垂直開口 510(對于細節(jié)，參見上文對圖6的描述)。在操作1150處，可移除犧牲層520以留下開口 620，如圖6中所示(對于細節(jié)，參見上文對圖6的描述)。在操作1160處，如上文關于圖7所描述，可在圖7的外延硅材料650上形成圖7的穿隧氧化物層750。在操作1170處，可移除圖6的外延硅材料650的部分以促進電荷陷阱層的形成(對于細節(jié)，參見對圖6的描述)。最后，在操作1180處，可形成電荷陷阱層180 以填充穿隧氧化物層170與IPD層150之間的間隙，并覆蓋外延硅部分160及IPD層150 的位于垂直開口中的經(jīng)暴露表面。在一些實施例中，可將涉及IPD層150的形成的操作1120延期到在操作1180之后執(zhí)行。在此實施例中，電荷陷阱層180將覆蓋穿隧氧化物層170及外延硅部分160的經(jīng)暴露表面?？墒褂靡阎に囉肐PD層150來填充電荷陷阱層180與垂直開口的壁之間的剩余間隙。圖12是圖解說明根據(jù)本發(fā)明的各種實施例的系統(tǒng)1200的圖示。系統(tǒng)1200可包含處理器1210、存儲器裝置1220、存儲器控制器1230、圖形控制器1240以及輸入及輸出(I/ 0)控制器1250、顯示器1252、鍵盤1254、指向裝置1256及外圍裝置1258?？偩€1260將所有這些裝置耦合在一起。時鐘產生器1270經(jīng)由總線1260將時鐘信號提供到系統(tǒng)1200的裝置中的至少一者。時鐘產生器1270的實例可包含位于電路板(例如母板)中的振蕩器。系統(tǒng)1200中所示的兩個或兩個以上裝置可形成于單個芯片中。存儲器裝置1220可包括包含圖1的電荷陷阱存儲器單元100的非易失性存儲器。 總線1260可為電路板上的互連跡線或可為一個或一個以上電纜。總線1260還可通過無線手段(例如通過電磁輻射，例如，無線電波)耦合系統(tǒng)1200的裝置。外圍裝置1258可為打印機、任選裝置，例如CD-ROM及DVD讀取器及寫入器、例如軟磁盤驅動器的磁性裝置讀取器及寫入器或例如麥克風的音頻裝置。圖12所表示的系統(tǒng)1200可包含計算機(例如，桌上型計算機、膝上型計算機、手持式計算機、服務器、Web器具、路由器等)、無線通信裝置(例如，蜂窩式電話、無繩電話、傳呼機、個人數(shù)字助理等)、計算機相關外圍裝置(例如，打印機、掃描儀、監(jiān)視器等)、娛樂裝置(例如，電視、無線電設備、立體聲設備、磁帶及光盤播放器、盒式錄像機、攝錄像機、數(shù)碼相機、MP3(動畫專家組，音頻層幻播放器、視頻游戲、表等)等。已描述3D電荷陷阱存儲器單元的實例性結構及其制作方法。雖然已描述特定實施例，但將顯而易見，可對這些實施例做出各種修改及改變。因此，應將說明書及圖式視為具有說明性而非限制性意義。提供本發(fā)明摘要以符合37C. F. R. § 1. 72 (b)，其需要允許讀者快速獲取技術性發(fā)明的性質的摘要。所述發(fā)明摘要是以將不用于解釋或限制權利要求書為條件而提交的。另外，在前述具體實施方式
中，可看出，出于簡化本發(fā)明的目的將各種特征集合于單個實施例中。不應將本發(fā)明的此方法解釋為限制權利要求書。因此，特此將以上權利要求書并入到具體實施方式
中，其中每一權利要求獨立地作為單獨實施例。
權利要求
1.一種制作電荷陷阱存儲器單元的方法，其包括在由導電及絕緣材料交替層形成的平面堆疊中形成大致垂直開口 ；及在所述大致垂直開口中形成大致垂直結構，所述大致垂直結構至少由第一層、電荷陷阱層、穿隧氧化物層及外延硅部分形成。
2.根據(jù)權利要求1所述的方法，其中所述形成所述導電及絕緣材料包括形成包括以下各項中的任何一者或一者以上的金屬NiSi、Ru、Si、TaN、Ti、TiN、TiSi、 WN及WSix，并形成包括以下各項中的任何一者或一者以上的氧化物A10X、HfAlOx, LaAlOx, LaOx, SiN、SiO2, ZrAlOxZrOx 及 ZrSiOx。
3.根據(jù)權利要求1所述的方法，其中所述由所述第一層形成所述大致垂直結構包括 形成包含多晶硅間電介質IPD的電介質層。
4.根據(jù)權利要求1所述的方法，其中所述由所述電荷陷阱層形成所述大致垂直結構包括形成原子層沉積ALD的氮化硅。
5.根據(jù)權利要求1所述的方法，其中形成所述大致垂直結構包括 填充所述大致垂直開口的從所述大致垂直開口的頂部觀察到的一部分。
6.根據(jù)權利要求1所述的方法，其中所述形成所述大致垂直結構包括 在所述大致垂直開口的壁上形成所述第一層；在所述第一層上形成第二層；用外延硅材料填充所述大致垂直開口的剩余部分；移除所述第二層；及在所述外延硅材料上形成所述穿隧氧化物層。
7.根據(jù)權利要求6所述的方法，其進一步包括移除所述外延硅材料的一部分以形成所述外延硅部分；及形成所述電荷陷阱層以填充所述穿隧氧化物層與所述第一層之間的間隙并覆蓋所述外延硅部分的至少一個經(jīng)暴露表面及所述第一層。
8.根據(jù)權利要求7所述的方法，其中所述第二層包括犧牲層。
9.根據(jù)權利要求7所述的方法，其進一步包括形成位線觸點并將所述位線觸點電耦合到所述外延硅部分。
10.根據(jù)權利要求1所述的方法，其進一步包括在形成于襯底上且電耦合到所述外延硅部分的源極觸點上形成所述平面堆疊。
11.根據(jù)權利要求1所述的方法，其中所述導電材料層中的至少一者包括所述電荷陷阱存儲器單元的字線。
12.根據(jù)權利要求1所述的方法，其中所述第一層包括犧牲層，且所述形成所述大致垂直結構包括在所述大致垂直開口的壁上形成所述犧牲層； 用外延硅材料填充所述大致垂直開口的剩余部分； 移除所述犧牲層；在外延硅材料上形成所述穿隧氧化物層；移除所述外延硅材料的一部分以形成所述外延硅部分；形成所述電荷陷阱層以覆蓋所述外延硅部分的經(jīng)暴露表面；及形成電介質層以填充所述電荷陷阱層與所述大致垂直開口的所述壁之間的間隙。
13.根據(jù)權利要求1所述的方法，其進一步包括通過在兩個絕緣層之間形成導電層來形成所述平面堆疊。
14.一種電荷陷阱存儲器單元，其包括大致垂直結構，其包含至少電介質層、電荷陷阱層、穿隧氧化物層及外延硅部分，形成于在由導電及絕緣材料交替層形成的平面堆疊中形成的大致垂直開口的內側。
15.根據(jù)權利要求14所述的電荷陷阱存儲器單元，其中所述電介質層包括多晶硅間電介質IPD層，且其中所述電荷陷阱層包括原子層沉積ALD的氮化硅。
16.根據(jù)權利要求14所述的電荷陷阱存儲器單元，其中所述大致垂直結構填充所述大致垂直開口的從所述大致垂直開口的頂部觀察到的一部分，且所述電荷陷阱存儲器單元進一步包含填充所述穿隧氧化物層與所述電介質層之間的間隙的所述電荷陷阱層。
17.根據(jù)權利要求14所述的電荷陷阱存儲器單元，其中所述大致垂直結構包括所述電介質層，其大致覆蓋所述大致垂直開口的壁；及所述外延硅部分，其由所述穿隧氧化物層以及覆蓋所述外延硅部分的至少一個經(jīng)暴露垂直表面及所述穿隧氧化物層的所述電荷陷阱層部分地覆蓋。
18.根據(jù)權利要求14所述的電荷陷阱存儲器單元，其進一步包括 位線觸點，其電耦合到所述外延硅部分。
19.根據(jù)權利要求14所述的電荷陷阱存儲器單元，其進一步包括 源極觸點，其形成于所述平面堆疊下方且電耦合到所述外延硅部分。
20.根據(jù)權利要求14所述的電荷陷阱存儲器單元，其中所述導電材料層中的至少一者包括所述電荷陷阱存儲器單元的字線。
21.一種存儲器，其包括多個存儲器單元，其中所述多個存儲器單元中的每一存儲器單元包括一電荷陷阱存儲器單元，所述電荷陷阱存儲器單元包含大致垂直結構，其包含至少電介質層、電荷陷阱層、穿隧氧化物層及外延硅部分，形成于在由導電及絕緣材料交替層形成的平面堆疊中形成的大致垂直開口的內側。
22.一種方法，其包括在由導電及絕緣材料交替層形成的平面堆疊中形成大致垂直開口；在所述大致垂直開口的壁上形成電介質層；在所述電介質層上形成犧牲層；用外延硅材料填充所述大致垂直開口的剩余部分；移除所述犧牲層；在所述外延硅材料上形成穿隧氧化物層；移除所述外延硅材料的一部分以形成外延硅部分；及形成電荷陷阱層以填充所述穿隧氧化物層與所述電介質層之間的間隙并覆蓋所述外延硅部分的至少一個經(jīng)暴露表面及所述電介質層。
23.根據(jù)權利要求22所述的方法，其中所述形成所述電荷陷阱層包括形成原子層沉積ALD的氮化硅。
24.根據(jù)權利要求22所述的方法，其進一步包括形成位線觸點并將所述位線觸點電耦合到所述外延硅部分。
25.一種方法，其包括在由導電及絕緣材料交替層形成的平面堆疊中形成大致垂直開口； 在所述大致垂直開口的壁上形成犧牲層； 用外延硅材料填充所述大致垂直開口的剩余部分； 移除所述犧牲層；在所述外延硅材料上形成穿隧氧化物層； 移除所述外延硅材料的一部分以形成外延硅部分；形成電荷陷阱層以覆蓋所述穿隧氧化物層及所述外延硅部分的經(jīng)暴露表面；及在所述大致垂直開口的所述壁上形成電介質層以填充所述大致垂直開口的所述壁與覆蓋所述穿隧氧化物層的所述電荷陷阱層之間的間隙。
26.根據(jù)權利要求25所述的方法，其中所述形成所述電荷陷阱層包括 形成原子層沉積ALD的氮化硅。
27.根據(jù)權利要求25所述的方法，其進一步包括形成位線觸點并將所述位線觸點電耦合到所述外延硅部分。
28.—種系統(tǒng)，其包括 處理器；存儲器裝置，其耦合到所述處理器，所述存儲器裝置包括一個或一個以上電荷陷阱存儲器單元，所述電荷陷阱存儲器單元中的每一者包括大致垂直結構，其包含至少電介質層、電荷陷阱層、穿隧氧化物層及外延硅部分，形成于在由導電及絕緣材料交替層形成的平面堆疊中形成的大致垂直開口的內側。
29.根據(jù)權利要求觀所述的系統(tǒng)，其中所述電介質層包括多晶硅間電介質IPD層，且其中所述電荷陷阱層包括原子層沉積ALD的氮化硅。
30.根據(jù)權利要求觀所述的系統(tǒng)，其中所述大致垂直結構包含填充所述穿隧氧化物層與所述電介質層之間的間隙的所述電荷陷阱層。
全文摘要
本發(fā)明描述制作3D電荷陷阱存儲器單元的方法連同包含所述3D電荷陷阱存儲器單元的設備及系統(tǒng)。在由導電及絕緣材料交替層形成的平面堆疊中，可形成大致垂直開口。在所述垂直開口內側，可形成包括第一層、電荷陷阱層、穿隧氧化物層及外延硅部分的大致垂直結構。本發(fā)明還描述額外實施例。
文檔編號H01L21/8247GK102576710SQ201080042884
公開日2012年7月11日 申請日期2010年8月25日 優(yōu)先權日2009年8月26日
發(fā)明者古爾特杰·S·桑胡, 尼馬爾·拉馬斯瓦米 申請人:美光科技公司