專利名稱：半導(dǎo)體襯底中的通孔及導(dǎo)電布線層的制作方法
技術(shù)領(lǐng)域：
本發(fā)明一般來說針對半導(dǎo)體襯底中的通孔及導(dǎo)電布線層以及相關(guān)聯(lián)系統(tǒng)及裝置。
背景技術(shù)：
包含存儲器芯片、微處理器芯片及成像器芯片的經(jīng)封裝半導(dǎo)體裸片通常包含安裝到襯底且裝納于塑料保護覆蓋物中的半導(dǎo)體裸片。裸片包含功能性特征，例如存儲器單元、 處理器電路、成像器裝置及互連電路。裸片通常還包含電耦合到功能性特征的接合墊。接合墊電連接到在保護覆蓋物外面延伸的引腳或其它類型的端子以用于連接到總線、電路及 /或其它微電子組合件。市場壓力不斷地迫使制造商減小半導(dǎo)體裸片封裝的大小且增加此些封裝的功能性能力。一種用于實現(xiàn)這些結(jié)果的方法是在單個封裝中堆疊多個半導(dǎo)體裸片。在此些封裝中，可使用延伸穿過裸片的整個厚度的導(dǎo)電通孔將堆疊式裸片電耦合在一起。導(dǎo)電通孔一般來說稱為穿硅通孔或TSV。用于形成TSV的常規(guī)工藝包含圖案化半導(dǎo)體襯底，蝕刻半導(dǎo)體襯底以形成孔口， 且以導(dǎo)電材料電鍍孔口。電鍍孔口可包含具有抗蝕劑掩模的圖案電鍍或不具有抗蝕劑掩模的毯覆電鍍。兩種電鍍技術(shù)均具有某些缺點。舉例來說，除其它TSV工藝外，圖案電鍍包含形成抗蝕劑層，圖案化抗蝕劑層，且在電鍍及/或其它額外處理階段之后移除抗蝕劑層。另一方面，即使毯覆電鍍不需要如圖案電鍍一樣多的步驟，但毯覆電鍍?nèi)栽诎雽?dǎo)體襯底的表面上形成大量過剩導(dǎo)電材料。在后續(xù)處理階段之前必須移除過剩導(dǎo)電材料，此耗費時間且浪費導(dǎo)電材料。因此，仍需要用于在半導(dǎo)體襯底中形成TSV的經(jīng)改進技術(shù)。

發(fā)明內(nèi)容


圖IA到ID是根據(jù)本技術(shù)的實施例的半導(dǎo)體裸片的一部分的示意性側(cè)面橫截面圖。圖2A到2H是根據(jù)本技術(shù)的實施例經(jīng)受對形成圖IA的半導(dǎo)體裸片100的數(shù)個實施例有用的工藝的半導(dǎo)體襯底的一部分的示意性側(cè)面橫截面圖。圖3A到3D是根據(jù)本技術(shù)的額外實施例經(jīng)受對形成圖IA的半導(dǎo)體裸片100的數(shù)個實施例有用的工藝的半導(dǎo)體襯底的一部分的示意性側(cè)面橫截面圖。
具體實施例方式下文參考用于在半導(dǎo)體襯底中形成貫穿通孔及導(dǎo)電布線層的工藝來描述本發(fā)明技術(shù)的數(shù)個實施例。下文參考半導(dǎo)體裸片來描述某些實施例的許多細節(jié)。全文中，術(shù)語“半導(dǎo)體襯底，，用以包含各種制品，舉例來說，包含個別集成電路裸片、成像器裸片、感測器裸片及/或具有其它半導(dǎo)體特征的裸片。下文所描述的工藝中的數(shù)個工藝可用以在個別裸片中或在多個裸片中、在晶片上或在晶片的部分上形成貫穿通孔及導(dǎo)電布線層。晶片或晶片部分(例如，晶片形式)可包含未經(jīng)單個化的晶片或晶片部分或重新填入的載體晶片。重新填入的載體晶片可包含粘合劑材料(例如，柔性粘合劑)，其由具有與未經(jīng)單個化的晶片的周界形狀相當(dāng)?shù)闹芙缧螤畹拇篌w剛性框架圍繞，且經(jīng)單個化的元件(例如，裸片)由粘合劑圍繞。圖IA到3中陳述某些實施例的許多具體細節(jié)且以下文字用以提供對這些實施例的透徹了解。數(shù)個其它實施例可具有不同于本發(fā)明中所描述的配置、組件及/或工藝的配置、組件及/或工藝。因此，所屬領(lǐng)域的技術(shù)人員將了解可在無圖IA到3中所示的實施例的細節(jié)的情況下實踐額外實施例。圖IA是根據(jù)本技術(shù)的實施例所處理的半導(dǎo)體裸片100的一部分的示意性側(cè)面橫截面圖。如圖IA中所示，半導(dǎo)體裸片100可包含襯底102及布線結(jié)構(gòu)104。在所圖解說明的實施例中，半導(dǎo)體裸片100還包含在布線結(jié)構(gòu)104頂部上的任選第一鈍化材料106及在襯底102底部上的任選第二鈍化材料113。第一鈍化材料106及第二鈍化材料113可包含氧化硅、氮化硅及/或其它適合的電介質(zhì)材料。在其它實施例中，可省略第一鈍化材料106 及/或第二鈍化材料113。襯底102具有第一襯底表面10 及第二襯底表面102b。襯底102可包含經(jīng)摻雜或未經(jīng)摻雜硅、TE0S、玻璃、陶瓷及/或其它適合材料。布線結(jié)構(gòu)104可包含具有第一電介質(zhì)表面10 及第二電介質(zhì)表面10 的電介質(zhì)105。第一電介質(zhì)表面10 接近任選第一鈍化材料106，且第二電介質(zhì)表面10 接近襯底102的第一襯底表面10加。布線結(jié)構(gòu)104還可在電介質(zhì)105中包含至少一條導(dǎo)電跡線107(出于圖解說明目的，展示兩條跡線107)。舉例來說，電介質(zhì)105可包含一個或一個以上凹部109，且跡線107 可包含至少部分地填充凹部109的第一導(dǎo)電材料部分11加。在所圖解說明的實施例中，個別凹部109具有從第一電介質(zhì)表面10 延伸到第二電介質(zhì)表面10 的大體矩形橫截面積。在其它實施例中，凹部109可具有從第一電介質(zhì)表面10 延伸到電介質(zhì)105中的中間深度(未展示)的橢圓、扇形及/或其它橫截面積。即使在圖IA中僅展示一個布線結(jié)構(gòu) 104，但在其它實施例中，半導(dǎo)體裸片100還可包含兩個、三個或任何其它所要數(shù)目個布線結(jié)構(gòu)及電耦合導(dǎo)電布線結(jié)構(gòu)中的至少一些導(dǎo)電布線結(jié)構(gòu)的導(dǎo)電通孔(未展示)。半導(dǎo)體裸片100還可包含集成電路103，其電耦合到延伸穿過電介質(zhì)105及襯底 102的至少一個導(dǎo)電貫穿通孔108。集成電路103可包含處理器電路、RAM電路、ASIC電路及/或其它適合電路。貫穿通孔108可包含至少部分填充半導(dǎo)體裸片100中孔口 110的第二導(dǎo)電材料部分112b。在所圖解說明的實施例中，孔口 110從電介質(zhì)105的第一電介質(zhì)表面10 延伸到襯底102的第二襯底表面102b。在其它實施例中，孔口 110還可從電介質(zhì) 105中的其它位置延伸到襯底102的第二襯底表面102b。在進一步實施例中，孔口 110可完全包含于襯底102中。如圖IA中所示，貫穿通孔108具有朝第一電介質(zhì)表面10 敞開的第一端108a及接近襯底102的第二襯底表面102b的第二端108b。在某些實施例中，第一端108a可形成穿過任選第一鈍化材料106中的開口的第一接合位點119，且第二端108b可形成穿過任選第二鈍化材料113中的開口的第二接合位點121。第一接合位點119與第二接合位點121 可經(jīng)配置以借助互連組件114與其它裸片、襯底及/或外部裝置(未展示)互連。在所圖解說明的實施例中，互連組件114包含接近濕潤材料117(例如，焊料材料)的導(dǎo)電柱(例如，銅柱)?；ミB組件114將半導(dǎo)體裸片100的第二端108b連接到另一半導(dǎo)體裸片101 (為清楚起見以虛線展示)的接合位點123。半導(dǎo)體裸片101可在結(jié)構(gòu)上及/或功能上類似于或不同于半導(dǎo)體裸片100。在其它實施例中，互連組件114還可包含焊料球、再分布層，穿硅通孔螺柱及/或其它適合的互連裝置組件。半導(dǎo)體裸片100的數(shù)個實施例的一個特征是在無介入處理階段的情況下同時形成跡線107的第一導(dǎo)電材料部分11 及貫穿通孔108的第二導(dǎo)電材料部分112b(統(tǒng)稱為導(dǎo)電材料11 。因此，第一導(dǎo)電材料部分11 與第二導(dǎo)電材料部分112b可為大體同質(zhì)的。 相信導(dǎo)電材料112的同質(zhì)性質(zhì)增強跡線107及貫穿通孔108的可靠性，且因此增強半導(dǎo)體裸片100的可靠性，因為第一導(dǎo)電材料部分11 及第二導(dǎo)電材料部分112b可隨后一起處理(例如，在退火階段中)。如下文參考圖2A到3D更詳細描述，由于可消除某些處理階段因此當(dāng)與常規(guī)工藝相比時，半導(dǎo)體裸片100的數(shù)個實施例還可具有降低的制造成本。即使在圖IA中跡線107與貫穿通孔108彼此隔離，但圖IB展示其中跡線107中的至少一者可與貫穿通孔108接觸的另一實施例。在其它實施例中，如在圖IC中所示，布線結(jié)構(gòu)104可視情況在跡線107中的至少一者與貫穿通孔108之間包含導(dǎo)電電線、跡線及/ 或另一適合的互連結(jié)構(gòu)111。在進一步實施例中，如在圖ID中所示，跡線107中的至少一者可直接形成于貫穿通孔108頂部上。在這些實施例中的任一者中，跡線107、貫穿通孔108 及任選互連結(jié)構(gòu)111的導(dǎo)電材料112可在單個處理階段中形成。因此，這些特征中的導(dǎo)電材料112的若干個部分可大體上為同質(zhì)的且彼此之間無任何物理邊界(在圖IB到ID展示為虛線，此僅出于虛擬分界目的)。圖2A到2H是根據(jù)本技術(shù)的實施例經(jīng)受對形成圖IA的半導(dǎo)體裸片100的數(shù)個實施例有用的工藝的半導(dǎo)體襯底200的一部分的示意性側(cè)面橫截面圖。如在圖2A中所示，所述工藝可包含在襯底102頂部上形成電介質(zhì)105。在某些實施例中，可通過使用化學(xué)氣相沉積(CVD)、原子層沉積(ALD)、濺鍍及/或其它適合技術(shù)在襯底102上沉積電介質(zhì)材料(例如，氧化硅)來形成電介質(zhì)105。在其它實施例中，可通過襯底102的熱氧化來形成電介質(zhì) 105。即使圖2A中所示的電介質(zhì)105為一個單個同質(zhì)層，但在某些實施例中，半導(dǎo)體襯底 200還可包含之間具有物理邊界的多個電介質(zhì)材料層(未展示)。在進一步實施例中，半導(dǎo)體襯底200還可包含鈍化材料(例如，氮化硅)、障壁材料(例如，鉭)及/或形成于電介質(zhì) 105上及/或其中的其它適合結(jié)構(gòu)。如在圖2B中所示，經(jīng)由旋涂或另一適合的沉積技術(shù)將第一光致抗蝕劑材料202沉積于電介質(zhì)105上。隨后，可圖案化第一光致抗蝕劑材料202以在第一光致抗蝕劑材料202 中形成第一開口 204。一般來說，第一開口 204可對應(yīng)于圖IA到IC的凹部109的圖案。下文所使用的術(shù)語“圖案化”一般來說是指使用光刻及/或其它適合技術(shù)在光致抗蝕劑材料上印刷所要圖案且隨后移除光致抗蝕劑材料的某些部分以在光致抗蝕劑材料中形成所要圖案。圖2C圖解說明所述工藝的第一材料移除階段，其中在移除第一光致抗蝕劑材料 202之前至少部分地移除電介質(zhì)105的暴露部分以形成凹部109(圖解說明為第一凹部 109a及第二凹部109b)。用于移除電介質(zhì)105的暴露部分的技術(shù)可包含濕式蝕刻、干式蝕亥IJ、反應(yīng)性離子蝕刻及/或其它適合技術(shù)。在一個實施例中，電介質(zhì)105的移除可在襯底102的第一襯底表面10 被暴露時停止。在其它實施例中，可通過調(diào)整移除持續(xù)時間(例如，在濕式蝕刻工藝期間的蝕刻周期)、移除強度(例如，在等離子蝕刻工藝期間的等離子濃度)及/或其它適合材料移除參數(shù)而使電介質(zhì)105的移除在到達襯底102的第一襯底表面10 之前的中間深度(未展示)處停止。在某些實施例中，第一凹部109a及第二凹部 109b可具有從約0. 3微米到約0. 5微米的深度。在其它實施例中，第一凹部109a及第二凹部109b可具有其它適合的深度。如在圖2D中所示，在形成凹部109之后，所述工藝可包含以第二光致抗蝕劑材料 208至少部分地覆蓋半導(dǎo)體襯底200。所述工藝還可包含隨后使用光刻及/或其它適合技術(shù)來圖案化第二光致抗蝕劑材料208以形成大體上對應(yīng)于貫穿通孔108(圖IA到1C)的孔口 110的第二開口 210。在某些實施例中，第二光致抗蝕劑材料208可具有大體上類似于第一光致抗蝕劑材料202的組成的組成。在其它實施例中，第二光致抗蝕劑材料208可具有不同于第一光致抗蝕劑材料202的組成及/或特性的組成及/或特性。圖2E圖解說明第二材料移除階段，其中使用各向異性蝕刻、反應(yīng)性離子蝕刻及/ 或其它適合技術(shù)將暴露在第二開口 210中的電介質(zhì)105及襯底102的一部分移除以形成孔口 110。在某些實施例中，孔口 110可具有從約5 1到約20 1的縱橫比且可延伸到襯底102中約50微米到約200微米的深度處。在其它實施例中，孔口 110可具有約10 1的縱橫比且可延伸到襯底材料中約100微米的深度處。隨后，所述工藝可包含從半導(dǎo)體襯底 200移除第二光致抗蝕劑材料208。視情況，所述工藝還可包含在移除第二光致抗蝕劑材料 208之前在孔口 110中沉積大體保形絕緣材料(例如，氧化硅，未展示)。在其它實施例中， 如以上參考圖2D所論述，所述第二材料移除階段可包含在未借助第二光致抗蝕劑材料208 圖案化半導(dǎo)體襯底200的情況下經(jīng)由激光鉆孔及/或其它適合鉆孔技來移除電介質(zhì)105及襯底102的一部分。如在圖2F中所示，所述工藝可包含用導(dǎo)電材料212同時填充孔口 110及凹部109。 導(dǎo)電材料212包含在孔口 110中的第一部分21 、在凹部109中的第二部分212b及延伸超過電介質(zhì)105的第一電介質(zhì)表面10 的第三(或犧牲)部分212c。用于將導(dǎo)電材料212 引入到孔口 110及凹部109中的適合技術(shù)可包含脈沖式化學(xué)氣相沉積(pCVD)、離子物理氣相沉積(iPVD)、原子層沉積(ALD)、電接枝、從下而上ECD電鍍、無電極電鍍及/或其它適合技術(shù)。導(dǎo)電材料212可包含銅、鋁、鎢、金及/或前述成分的合金。在特定實施例中，導(dǎo)電材料212包含引入到襯有障壁材料(例如，鉭)的孔口 110及/或凹部109中的電解銅。當(dāng)與以無電極方式安置的材料相比且當(dāng)與焊料相比時，電解銅具有增強的純度。舉例來說，導(dǎo)電材料可為至少90%銅且在一些情況下為99%銅。如在圖2G中所示，可隨后移除導(dǎo)電材料212的第三部分212c以使得導(dǎo)電材料212 的第一部分21 及第二部分212b與第一電介質(zhì)表面10 大體平齊。用于移除導(dǎo)電材料 212的第三部分212c的技術(shù)可包含化學(xué)-機械拋光、電化學(xué)-機械拋光及/或其它適合技術(shù)。所述工藝還可包含隨后處理半導(dǎo)體襯底200以在半導(dǎo)體襯底200中及/或其上形成額外特征。舉例來說，如在圖2H中所示，可使用機械或化學(xué)-機械技術(shù)從第二襯底表面 102b移除襯底102的一部分以暴露貫穿通孔108的第二端108b。接著可將互連組件114(例如，導(dǎo)電柱、焊料球、焊料凸塊、再分布層、穿硅通孔螺柱及/或其它適合互連裝置)附著到第二端108b用于與外部組件(未展示)互連?？蓪⑷芜x第一鈍化材料106及/或任選第二鈍化材料113沉積到電介質(zhì)105上用于將跡線107與貫穿通孔108絕緣。在其它實例中， 可在布線結(jié)構(gòu)104及/或任選第一鈍化材料106及任選第二鈍化材料113頂部上形成額外電介質(zhì)材料及/或?qū)щ娵E線。所述工藝的數(shù)個實施例可通過減少數(shù)個處理階段而比常規(guī)技術(shù)更高效。用于在半導(dǎo)體襯底中形成貫穿通孔及跡線的常規(guī)技術(shù)通常包含兩個導(dǎo)電材料沉積階段。在第一沉積階段中，首先形成貫穿通孔，且在第二沉積階段中，形成跡線。通過將導(dǎo)電材料212同時沉積到凹部109及孔口 110兩者中，僅需要一個沉積階段。因此，可消除第二沉積階段及任何相關(guān)聯(lián)的處理階段(例如，拋光、清潔等等)，因此改進制作工藝的效率及成本效益。所述工藝的數(shù)個實施例還可減少貫穿通孔108及/或跡線107中的拋光缺陷(例如，碟形凹陷)的風(fēng)險。通常，貫穿通孔108中的導(dǎo)電材料212的暴露表面僅占據(jù)半導(dǎo)體襯底200的總表面積的一小部分。如果不存在跡線107，且僅將半導(dǎo)體襯底200與貫穿通孔 108中的導(dǎo)電材料212—起拋光，那么半導(dǎo)體襯底200上的拋光壓力將趨向于在襯底的整個表面積上不均勻。相信此不均勻?qū)е碌伟枷?、碎裂?或其它拋光缺陷。相比之下，在所述工藝的數(shù)個實施例中，導(dǎo)電材料212占據(jù)半導(dǎo)體襯底200的總表面積的更大部分，因為導(dǎo)電材料212既在貫穿通孔108中也在跡線107中。在不受理論約束的情況下，相信導(dǎo)電材料212的增加的表面積可減小拋光壓力的不均勻性，且因此減小拋光缺陷的風(fēng)險。即使參考圖2A到2H所論述的前述工藝包含在形成孔口 110之前形成凹部109，但圖3A到3D描述包含在形成凹部109之前形成孔口 110的工藝。如在圖3A中所示，所述工藝包含將第一光致抗蝕劑材料302沉積到電介質(zhì)105上。所述工藝還包含圖案化第一光致抗蝕劑材料302以形成大體上對應(yīng)于孔口 110(圖IA到1C)的第一開口 304。如在圖;3B中所示，所述工藝可包含第一材料移除階段，其中使用以上論述的適合技術(shù)中的任一者將暴露在第一開口 304中的電介質(zhì)105及襯底102的一部分移除以形成孔口 110。隨后，所述工藝可包含從半導(dǎo)體襯底200移除第一光致抗蝕劑材料302。所述工藝還可包含將一層絕緣材料306沉積于孔口 110中及電介質(zhì)105的第一電介質(zhì)表面10 上。絕緣材料306可包含氧化硅、氮化硅及/或其它適合材料。用于沉積絕緣材料306的適合技術(shù)可包含但不限于化學(xué)氣相沉積(CVD)、物理氣相沉積(PVD)、原子層沉積(ALD)、熱氧化及/或其它適合技術(shù)。如在圖3C中所示，所述工藝包含將第二光致抗蝕劑材料308沉積到絕緣材料306 上。所述工藝還可包含圖案化第二光致抗蝕劑材料308以形成大體上對應(yīng)于凹部109(圖 IA到1C)的第二開口 310。如在圖3D中所示，所述工藝可包含第二材料移除階段，其中將大體上對應(yīng)于第二開口 310的絕緣材料306及電介質(zhì)105的一部分移除以形成凹部109。隨后，所述工藝可包含從半導(dǎo)體襯底200移除第二光致抗蝕劑材料308。接著，所述工藝可包含如以上參考圖 2F到2H所論述的處理階段以形成圖IA到IC的半導(dǎo)體裸片100。所述工藝的數(shù)個實施例在孔口 110中形成絕緣材料306可比常規(guī)技術(shù)更高效。根據(jù)常規(guī)技術(shù)，可需要借助填充材料將凹部109與絕緣材料306屏蔽(在凹部109在形成孔口 110之前形成的情況下)或必須經(jīng)由高成本的拋光來移除孔口 110外部的絕緣材料306 的一部分(在凹部109在形成孔口 110之后形成的情況下)。相比之下，以上所論述的工藝的數(shù)個實施例可消除此些處理階段，因為在第二材料移除階段期間僅移除對應(yīng)于凹部109 的絕緣材料306的部分。以上參考圖2A到3D所描述的處理階段是出于圖解說明目的。所屬領(lǐng)域的技術(shù)人員將認識到為清楚起見而省略某些處理階段。舉例來說，在某些實施例中，在用導(dǎo)電材料 212填充凹部109及孔口 110之前，可在孔口 110及/或凹部109中形成障壁材料、種子材料及/或其它適合結(jié)構(gòu)。所屬領(lǐng)域的技術(shù)人員還將認識到前述處理階段可經(jīng)修改以用于分別形成圖IB及圖IC中的半導(dǎo)體裸片100'及半導(dǎo)體裸片100"的數(shù)個實施例。舉例來說， 如在圖IB中所示，可將凹部109及孔口 110圖案化為單個連續(xù)凹部，或如在圖IC中所示， 可將互連結(jié)構(gòu)111與凹部109及/或孔口 110—起圖案化。在前述實施例中的任一者中， 所述工藝可進一步包含清潔、干燥、冷卻、退火及/或其它適合階段中的至少一個階段。依據(jù)前文所述，將了解，本文已出于圖解說明的目的描述了本技術(shù)的具體實施例， 但可在不背離本發(fā)明的前提下作出各種修改。舉例來說，即使上文參考形成半導(dǎo)體裸片來描述所述工藝的數(shù)個實施例，但所述工藝的某些實施例也可應(yīng)用于其中可形成多個半導(dǎo)體裸片的半導(dǎo)體晶片。一個實施例中的元件中的許多元件可與其它實施例結(jié)合，以添加或替代其它實施例的元件。舉例來說，即使圖IA到3D中的凹部109及孔口 110展示為在兩個材料移除階段中形成，但在某些實施例中，可使用相移掩模及/或其它適合技術(shù)在一個單個處理階段中圖案化及形成這些特征。因此，本發(fā)明僅由所附權(quán)利要求書限定。
權(quán)利要求
1.一種用于處理半導(dǎo)體襯底的方法，其包括在半導(dǎo)體襯底中且穿過所述半導(dǎo)體襯底上的電介質(zhì)形成孔口，所述孔口具有在所述電介質(zhì)處敞開的第一端及在所述半導(dǎo)體襯底中的第二端； 在所述電介質(zhì)中形成多個凹部；及同時地將導(dǎo)電材料沉積到所述孔口及所述多個凹部中的至少一些凹部中；暴露所述孔口的所述第二端處的所述導(dǎo)電材料；及將焊料球附著到在所述孔口的所述第二端處的所述所暴露導(dǎo)電材料。
2.根據(jù)權(quán)利要求1所述的方法，其中所述半導(dǎo)體襯底具有第一襯底表面及第二襯底表面；所述電介質(zhì)具有第一電介質(zhì)表面及與所述第一襯底表面直接接觸的第二電介質(zhì)表面；形成所述孔口包含形成在所述第一電介質(zhì)表面處敞開且延伸穿過所述電介質(zhì)并延伸到所述半導(dǎo)體襯底中的孔口，所述孔口具有距所述第一電介質(zhì)表面至少50微米的深度及至少51的縱橫比；形成所述多個凹部包含形成從所述第一電介質(zhì)表面延伸到所述電介質(zhì)中的多個凹部， 所述多個凹部具有距所述第一電介質(zhì)表面約0. 3微米到約0. 5微米的深度；同時地沉積所述導(dǎo)電材料包含將所述導(dǎo)電材料沉積到所述孔口中及所述多個凹部中的至少一些凹部中，所述導(dǎo)電材料具有在所述孔口中的第一部分、在所述凹部中的第二部分及延伸超過所述第一電介質(zhì)表面的第三部分；且所述方法進一步包含經(jīng)由化學(xué)-機械拋光及/或電化學(xué)-機械拋光來移除所述導(dǎo)電材料中的至少所述第三部分。
3.根據(jù)權(quán)利要求1所述的方法，其中所述半導(dǎo)體襯底具有第一襯底表面及第二襯底表面；所述電介質(zhì)具有第一電介質(zhì)表面及與所述第一襯底表面直接接觸的第二電介質(zhì)表面；形成所述孔口包含形成在所述第一電介質(zhì)表面處敞開且延伸穿過所述電介質(zhì)并延伸到所述半導(dǎo)體襯底中的孔口，所述孔口具有距所述第一電介質(zhì)表面至少50微米的深度及至少51的縱橫比；形成所述多個凹部包含形成從所述第一電介質(zhì)表面延伸到所述電介質(zhì)中的多個凹部， 所述多個凹部具有距所述第一電介質(zhì)表面約0. 3微米到約0. 5微米的深度；同時地沉積所述導(dǎo)電材料包含將銅電鍍到所述孔口中及所述多個凹部中的至少一些凹部中，所述銅具有在所述孔口中的第一部分、在所述凹部中的第二部分及延伸超過所述第一電介質(zhì)表面的第三部分；且所述方法進一步包含經(jīng)由化學(xué)-機械拋光及/或電化學(xué)-機械拋光來移除所引入的銅的至少所述第三部分。
4.根據(jù)權(quán)利要求1所述的方法，其中形成所述孔口包含在形成所述多個凹部之前形成所述孔口。
5.根據(jù)權(quán)利要求1所述的方法，其中形成所述孔口包含在形成多個凹部之后形成所述孔口。
6.根據(jù)權(quán)利要求1所述的方法，其中所述半導(dǎo)體襯底具有第一襯底表面及第二襯底表面；所述電介質(zhì)具有第一電介質(zhì)表面及與所述第一襯底表面直接接觸的第二電介質(zhì)表面；形成所述多個凹部包含形成朝所述孔口敞開的至少一個凹部； 同時地沉積所述導(dǎo)電材料包含將所述導(dǎo)電材料沉積到所述孔口及所述至少一個凹部中，所引入的導(dǎo)電材料具有在所述孔口中的第一部分及在所述至少一個凹部中的第二部分；且所述導(dǎo)電材料的所述第一部分與所述第二部分為大體同質(zhì)的。
7.根據(jù)權(quán)利要求1所述的方法，其中所述半導(dǎo)體襯底具有第一襯底表面及第二襯底表面；所述電介質(zhì)具有第一電介質(zhì)表面及與所述第一襯底表面直接接觸的第二電介質(zhì)表面；形成所述多個凹部包含形成朝所述孔口敞開的至少一個凹部； 同時地沉積所述導(dǎo)電材料包含將所述導(dǎo)電材料沉積到所述孔口及所述至少一個凹部中，所述所引入的導(dǎo)電材料具有在所述孔口中的第一部分及在所述至少一個凹部中的第二部分；且所述導(dǎo)電材料的所述第一部分與所述第二部分為大體連續(xù)的。
8.根據(jù)權(quán)利要求1所述的方法，其中所述半導(dǎo)體襯底具有第一襯底表面及第二襯底表面；所述電介質(zhì)具有第一電介質(zhì)表面及與所述第一襯底表面直接接觸的第二電介質(zhì)表面；形成所述多個凹部包含形成朝所述孔口敞開的至少一個凹部； 同時地沉積所述導(dǎo)電材料包含將所述導(dǎo)電材料沉積到所述孔口及所述至少一個凹部中，所述所引入的導(dǎo)電材料具有在所述孔口中的第一部分及在所述至少一個凹部中的第二部分；且所述導(dǎo)電材料的所述第一部分與所述第二部分彼此之間不包含物理邊界。
9.根據(jù)權(quán)利要求1所述的方法，其中所述半導(dǎo)體襯底具有第一襯底表面及第二襯底表面；所述電介質(zhì)具有第一電介質(zhì)表面及與所述第一襯底表面直接接觸的第二電介質(zhì)表面；所述方法進一步包含形成朝所述凹部中的至少一者及所述孔口兩者敞開的互連結(jié)構(gòu)；同時地沉積所述導(dǎo)電材料包含將所述導(dǎo)電材料沉積到所述孔口、所述至少一個凹部及所述互連結(jié)構(gòu)中，所述所引入的導(dǎo)電材料具有在所述孔口中的第一部分、在所述至少一個凹部中的第二部分及在所述互連結(jié)構(gòu)中的第三部分；且所述導(dǎo)電材料的所述第一部分、所述第二部分及所述第三部分彼此之間不包含物理邊界。
10.根據(jù)權(quán)利要求1所述的方法，其中所述半導(dǎo)體襯底具有第一襯底表面及第二襯底表面；所述電介質(zhì)具有第一電介質(zhì)表面及與所述第一襯底表面直接接觸的第二電介質(zhì)表面；所述方法進一步包含形成朝所述凹部中的至少一者及所述孔口兩者敞開的互連結(jié)構(gòu)；同時地沉積所述導(dǎo)電材料包含將所述導(dǎo)電材料沉積到所述孔口、所述至少一個凹部及所述互連結(jié)構(gòu)中，所述所引入的導(dǎo)電材料具有在所述孔口中的第一部分、在所述至少一個凹部中的第二部分及在所述互連結(jié)構(gòu)中的第三部分；且所述導(dǎo)電材料的所述第一部分、所述第二部分及所述第三部分為連續(xù)的。
11.根據(jù)權(quán)利要求1所述的方法，其中所述半導(dǎo)體襯底具有第一襯底表面及第二襯底表面；所述電介質(zhì)具有第一電介質(zhì)表面及與所述第一襯底表面直接接觸的第二電介質(zhì)表面；同時地沉積所述導(dǎo)電材料包含將所述導(dǎo)電材料沉積到所述孔口及所述多個凹部中的至少一些凹部中，所述所引入的導(dǎo)電材料具有在所述孔口中的第一部分、在所述凹部中的第二部分及延伸超過所述第一電介質(zhì)表面的第三部分；且所述方法進一步包含 拋光所述半導(dǎo)體襯底；及移除所述所引入的導(dǎo)電材料的所述第三部分直到暴露所述第一電介質(zhì)表面。
12.根據(jù)權(quán)利要求1所述的方法，其中所述半導(dǎo)體襯底具有第一襯底表面及第二襯底表面；所述電介質(zhì)具有第一電介質(zhì)表面及與所述第一襯底表面直接接觸的第二電介質(zhì)表面；同時地沉積所述導(dǎo)電材料包含同時地將所述導(dǎo)電材料沉積到所述孔口及所述多個凹部中的至少一些凹部中，所述所引入的導(dǎo)電材料具有在所述孔口中的第一部分、在所述凹部中的第二部分及延伸超過所述第一電介質(zhì)表面的第三部分；且所述方法進一步包含 拋光所述半導(dǎo)體襯底；移除所述所引入的導(dǎo)電材料的所述第三部分直到暴露所述第一電介質(zhì)表面；及減少使所述導(dǎo)電材料在所述孔口中的所述第一部分形成碟形凹陷的風(fēng)險。
13.一種用于處理半導(dǎo)體晶片的方法，所述半導(dǎo)體晶片包含具有第一襯底表面及第二襯底表面的襯底，所述半導(dǎo)體晶片還包含具有第一電介質(zhì)表面及與所述第一襯底表面直接接觸的第二電介質(zhì)表面的電介質(zhì)，所述方法包括形成孔口，所述孔口具有在所述第一電介質(zhì)表面處的敞開端及在所述襯底中朝向所述第二襯底表面的封閉端；在所述電介質(zhì)中形成凹部，所述凹部在所述第一電介質(zhì)表面與所述第二電介質(zhì)表面之間延伸；在單個處理階段中用導(dǎo)電材料填充所述凹部及所述孔口的至少一部分；及從所述襯底的所述第二襯底表面移除材料且借此暴露所述導(dǎo)電材料的接近所述孔口的所述封閉端的一部分。
14.根據(jù)權(quán)利要求13所述的方法，其中形成所述孔口包含 借助第一光致抗蝕劑材料圖案化所述半導(dǎo)體晶片；從所述經(jīng)圖案化半導(dǎo)體晶片移除材料； 移除所述第一光致抗蝕劑材料；及將絕緣材料沉積于所述孔口中及所述電介質(zhì)的所述第一電介質(zhì)表面上。
15.根據(jù)權(quán)利要求13所述的方法，其中形成所述孔口包含將絕緣材料沉積于所述半導(dǎo)體晶片上，所述絕緣材料具有在所述孔口中的第一部分及在所述電介質(zhì)的所述第一電介質(zhì)表面上的第二部分。
16.根據(jù)權(quán)利要求13所述的方法，其中形成所述凹部包含形成從所述第一電介質(zhì)表面向所述電介質(zhì)中延伸到距所述第一電介質(zhì)表面約0. 3微米到約0. 5微米的深度的凹部。
17.根據(jù)權(quán)利要求13所述的方法，其中用所述導(dǎo)電材料填充所述凹部及所述孔口包含在無介入處理階段的情況下將所述導(dǎo)電材料電鍍到所述凹部及所述孔口中。
18.根據(jù)權(quán)利要求13所述的方法，其中用所述導(dǎo)電材料填充所述凹部及所述孔口包含在無介入處理階段的情況下將所述導(dǎo)電材料電鍍到所述凹部及所述孔口中，所述導(dǎo)電材料包含延伸超過所述第一電介質(zhì)表面的一部分；且移除所述導(dǎo)電材料的延伸超過所述第一電介質(zhì)表面的所述部分。
19.根據(jù)權(quán)利要求13所述的方法，其進一步包括將焊料球附著到接近所述孔口的所述封閉端的所述所暴露導(dǎo)電材料。
20.一種裝置，其包括半導(dǎo)體襯底，其具有第一襯底表面及第二襯底表面；電介質(zhì)，其在所述半導(dǎo)體襯底上，所述電介質(zhì)具有第一電介質(zhì)表面及第二電介質(zhì)表面， 其中所述第二電介質(zhì)表面與所述第一襯底表面直接接觸； 凹部，其在所述電介質(zhì)中；孔口，其穿過所述電介質(zhì)及所述半導(dǎo)體襯底的至少一部分；及導(dǎo)電材料，其具有在所述凹部中的第一部分及在所述孔口中的第二部分，其中所述導(dǎo)電材料的所述第一部分與所述第二部分是在一個單個處理階段中形成的，以使得所述導(dǎo)電材料的犧牲部分在所述第一部分與所述第二部分之間延伸。
21.根據(jù)權(quán)利要求20所述的裝置，其中所述凹部在所述第一電介質(zhì)表面與所述第二電介質(zhì)表面之間延伸； 所述孔口從所述第一電介質(zhì)表面延伸到所述第二襯底表面；且所述導(dǎo)電材料的所述第一部分與所述第二部分為大體同質(zhì)的。
全文摘要
本發(fā)明揭示半導(dǎo)體襯底中的貫穿通孔及導(dǎo)電布線層以及相關(guān)聯(lián)制造方法。在一個實施例中，一種用于處理半導(dǎo)體襯底的方法包含在半導(dǎo)體襯底中且穿過所述半導(dǎo)體襯底上的電介質(zhì)形成孔口。所述孔口具有在所述電介質(zhì)處敞開的第一端及與所述第一端相對的第二端。所述方法還可包含在所述電介質(zhì)中形成多個凹部，及同時地將導(dǎo)電材料沉積到所述孔口及所述凹部中的至少一些凹部中。
文檔編號H01L21/768GK102484095SQ201080037290
公開日2012年5月30日 申請日期2010年7月28日 優(yōu)先權(quán)日2009年8月21日
發(fā)明者凱爾·K·柯比, 薩拉·A·尼魯曼德 申請人:美光科技公司