專利名稱：制作半導(dǎo)體器件的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體器件制造工藝，特別涉及一種制作半導(dǎo)體器件的方法。
技術(shù)背景
隨著柵極尺寸縮短至幾十納米，柵氧化物層的厚度降至3nm以下，引發(fā)了柵極電阻過大、柵泄漏增大以及多晶硅柵出現(xiàn)空乏現(xiàn)象等問題。因此，人們又將目光重新投向金屬柵極技術(shù)，金屬柵極技術(shù)采用具有較低電阻的金屬作為柵極，并且采用具有較大介電常數(shù)的材料作為柵介電層。
金屬柵極技術(shù)包括先形成柵(Gate-first)工藝和后形成柵(Gate-last)工藝。 Gate-first工藝是指在對(duì)硅片進(jìn)行漏/源區(qū)離子注入以及隨后的高溫退火步驟之后再形成金屬柵極，Gate-last工藝則與之相反。由于(kite-first工藝中金屬柵極需經(jīng)受高溫工序，因此該工藝可能會(huì)引起熱穩(wěn)定性、閾值電壓漂移和柵堆疊層再生長(zhǎng)等問題，這對(duì)于PMOS 來說是非常嚴(yán)重的問題。
圖1A-1D為采用現(xiàn)有技術(shù)的Gate-last工藝形成半導(dǎo)體器件過程中各步驟的剖視圖。如圖IA所示，提供前端器件結(jié)構(gòu)。首先，提供襯底101，在襯底101上定義器件有源區(qū)并完成淺溝槽隔離。接著，在襯底101上形成柵介質(zhì)層102。然后，在柵介質(zhì)層102上形成偽柵極103a和10北，進(jìn)行離子注入和高溫退火工藝形成源極/漏極區(qū)域。接著，在偽柵極 103a和10 的表面以及源極/漏極區(qū)域上形成硅化物層104。最后，在硅化物層104上形成刻蝕停止層105。如圖IB所示，在所述前端器件結(jié)構(gòu)上形成金屬前介電層(PMD)106。如圖IC所示，進(jìn)行化學(xué)機(jī)械研磨(CMP)工藝，直至露出偽柵極103a和10 的上表面。如圖 ID所示，去除偽柵極103a和103b，形成容納金屬柵極的填充開口 107a和107b。
通常，分別采用氮化物和氧化物作為刻蝕停止層105和金屬前介電層106的主要材料。然而，氧化物相對(duì)于氮化物來說硬度小，因此在化學(xué)機(jī)械研磨工藝過程中，氧化物消耗較多，并且會(huì)導(dǎo)致研磨工藝結(jié)束后兩者的上表面并不在同一平面內(nèi)(如圖IC所示)。這會(huì)對(duì)后續(xù)工藝產(chǎn)生很大影響，例如導(dǎo)致泄漏電流增大，另外還可能導(dǎo)致填充金屬形成金屬柵極時(shí)，金屬進(jìn)入凹坑內(nèi)，并在后續(xù)的CMP過程中，本該被去除的金屬殘留在凹坑內(nèi)。
此外，隨著工藝尺寸的不斷縮小，相鄰柵極之間的間距不斷縮短，這將嚴(yán)重影響刻蝕停止層105和金屬前介電層106，尤其是金屬前介電層106的填充能力。由于刻蝕停止層 105的形成，進(jìn)一步減小了金屬前介電層106所填充的間隙的寬度，因此會(huì)導(dǎo)致在所填充的間隙底部形成孔洞，該孔洞會(huì)影響該層的介電常數(shù)，并進(jìn)一步影響著后續(xù)工藝，進(jìn)而影響半導(dǎo)體器件的性能。
因此，目前急需一種制作半導(dǎo)體器件的方法，以解決上述問題。 發(fā)明內(nèi)容
在發(fā)明內(nèi)容部分中引入了一系列簡(jiǎn)化形式的概念，這將在具體實(shí)施方式
部分中進(jìn)一步詳細(xì)說明。本發(fā)明的發(fā)明內(nèi)容部分并不意味著要試圖限定出所要求保護(hù)的技術(shù)方案的關(guān)鍵特征和必要技術(shù)特征，更不意味著試圖確定所要求保護(hù)的技術(shù)方案的保護(hù)范圍。
為了解決現(xiàn)有技術(shù)中的問題，本發(fā)明提出一種半導(dǎo)體器件的制作方法，包括提供前端器件結(jié)構(gòu)，所述前端器件結(jié)構(gòu)包括襯底、在所述襯底上的柵介質(zhì)層、在所述柵介質(zhì)層上的偽柵極、以及覆蓋所述柵介質(zhì)層和所述偽柵極的刻蝕停止層；采用三氟化氮處理工藝對(duì)所述刻蝕停止層進(jìn)行刻蝕至露出所述偽柵極的上表面；在刻蝕后的刻蝕停止層和所述偽柵極上形成金屬前介電層；平坦化所述金屬前介電層至露出所述偽柵極的上表面；以及去除所述偽柵極，以形成填充開口。
優(yōu)選地，所述刻蝕停止層具有張應(yīng)力。
優(yōu)選地，所述半導(dǎo)體器件為PMOS器件、NMOS器件或CMOS器件。
優(yōu)選地，N型區(qū)域內(nèi)的所述刻蝕停止層具有張應(yīng)力，P型區(qū)域內(nèi)的所述刻蝕停止層具有壓應(yīng)力。
優(yōu)選地，所述張應(yīng)力為0_2GPa，所述壓應(yīng)力為0_4GPa。
優(yōu)選地，所述前端器件結(jié)構(gòu)還包括硅化物層，所述硅化物層形成在所述柵介質(zhì)層上和所述偽柵極的側(cè)壁上與所述刻蝕停止層之間。
優(yōu)選地，所述三氟化氮處理工藝包括等離子體刻蝕步驟和退火步驟，其中所述等離子體刻蝕步驟采用的刻蝕氣體包括三氟化氮和氨氣。
優(yōu)選地，所述等離子體刻蝕步驟的功率為20W-50W。
優(yōu)選地，所述等離子體刻蝕步驟的溫度為30°C_50°C。
優(yōu)選地，所述退火步驟的溫度為70°C_250°C。
優(yōu)選地，所述三氟化氮的流速為10_50sccm，氨氣的流速為50-200sccm。
優(yōu)選地，所述偽柵極的材料為多晶硅。
優(yōu)選地，采用濕法刻蝕去除所述偽柵極，其中，刻蝕溶液選用氫氧化銨溶液或烷基氫氧化銨溶液。
優(yōu)選地，所述烷基氫氧化銨為四甲基氫氧化銨。
優(yōu)選地，所述氫氧化銨溶液或所述烷基氫氧化銨溶液的濃度為1-40% (體積比)。
優(yōu)選地，采用干法刻蝕去除所述偽柵極，其中，刻蝕氣體選用氟化硫、溴化氫、碘化氫、氯氣中的一種或多種。
優(yōu)選地，所述方法還包括在所述填充開口內(nèi)形成金屬層，以形成金屬柵極。
優(yōu)選地，所述金屬柵極包括PMOS器件的金屬柵極和NMOS器件的金屬柵極。
優(yōu)選地，所述金屬層自下而上依次包括功函數(shù)設(shè)定金屬層和柵極電極層。
優(yōu)選地，所述PMOS器件的金屬柵極的功函數(shù)設(shè)定金屬層的材料包括釕、鈀、鉬以及金屬氮化物中的一種或多種。
優(yōu)選地，所述NMOS器件的金屬柵極的功函數(shù)設(shè)定金屬層的材料包括鈦、鉭、鋁、 鋯、鉿、這些元素的合金、以及這些元素的金屬碳化物等中的一種或多種。
根據(jù)本發(fā)明的方法利用三氟化氮處理工藝對(duì)刻蝕停止層進(jìn)行刻蝕，可以減小金屬前介電層所填充的間隙的高度，并使該間隙的開口增大，因此，該工藝方法有效改善了金屬前介電層的填充能力，消除了在間隙底部產(chǎn)生孔洞的可能性，改善了半導(dǎo)體器件的性能。此外，與現(xiàn)有技術(shù)相比，本發(fā)明的方法在形成金屬前介電層后僅對(duì)金屬前介電層研磨，研磨速度均勻，研磨后的表面平整，因此可以避免表面不平整對(duì)后續(xù)工藝產(chǎn)生的影響。


本發(fā)明的下列附圖在此作為本發(fā)明的一部分用于理解本發(fā)明。附圖中示出了本發(fā)明的實(shí)施例及其描述，用來解釋本發(fā)明的原理。在附圖中，圖1A-1D為采用現(xiàn)有技術(shù)的Gate-last工藝形成半導(dǎo)體器件過程中各步驟的剖視圖； 圖2A-2E示出了根據(jù)本發(fā)明一個(gè)實(shí)施方式制作半導(dǎo)體器件過程中各步驟的剖視圖； 圖3為根據(jù)本發(fā)明一個(gè)實(shí)施方式制作半導(dǎo)體器件結(jié)構(gòu)的方法流程圖。
具體實(shí)施方式
在下文的描述中，給出了大量具體的細(xì)節(jié)以便提供對(duì)本發(fā)明更為徹底的理解。然而，對(duì)于本領(lǐng)域技術(shù)人員來說顯而易見的是，本發(fā)明可以無需一個(gè)或多個(gè)這些細(xì)節(jié)而得以實(shí)施。在其它的例子中，為了避免與本發(fā)明發(fā)生混淆，對(duì)于本領(lǐng)域公知的一些技術(shù)特征未進(jìn)行描述。
為了徹底了解本發(fā)明，將在下列的描述中提出詳細(xì)的步驟，以便說明根據(jù)本發(fā)明制作半導(dǎo)體器件的方法。顯然，本發(fā)明的施行并不限定于半導(dǎo)體領(lǐng)域的技術(shù)人員所熟習(xí)的特殊細(xì)節(jié)。本發(fā)明的較佳實(shí)施例詳細(xì)描述如下，然而除了這些詳細(xì)描述外，本發(fā)明還可以具有其它實(shí)施方式。
現(xiàn)在，將參照附圖更詳細(xì)地描述根據(jù)本發(fā)明的示例性實(shí)施例。然而，這些示例性實(shí)施例可以多種不同的形式來實(shí)施，并且不應(yīng)當(dāng)被解釋為只限于這里所闡述的實(shí)施例。應(yīng)當(dāng)理解的是，提供這些實(shí)施例是為了使得本發(fā)明的公開徹底且完整，并且將這些示例性實(shí)施例的構(gòu)思充分傳達(dá)給本領(lǐng)域普通技術(shù)人員。在附圖中，為了清楚起見，夸大了層和區(qū)域的厚度，并且使用相同的附圖標(biāo)記表示相同的元件，因而將省略對(duì)它們的描述。
圖2A-2E示出了根據(jù)本發(fā)明一個(gè)實(shí)施方式制作半導(dǎo)體器件過程中各步驟的剖視圖。
如圖2A所示，提供前端器件結(jié)構(gòu)。所述前端器件結(jié)構(gòu)包括襯底201、在襯底201上的柵介質(zhì)層202、在柵介質(zhì)層202上的偽柵極203 (包括203a和20北)、以及覆蓋襯底201 和偽柵極203的刻蝕停止層205 (包括20 和205b)。
襯底201上已定義器件有源區(qū)并完成淺溝槽隔離等，其中，襯底201可以是以下所提到的材料中的至少一種硅、絕緣體上硅(S0I)、絕緣體上層疊硅(SS0I)、絕緣體上層疊鍺化硅(S-SiGeOI )、絕緣體上鍺化硅(SiGeOI)以及絕緣體上鍺(GeOI)。
柵介質(zhì)層202包含氧化硅層或氮氧化硅層。
所述氧化硅層可利用熱氧化工藝或現(xiàn)場(chǎng)水汽生成(in situ steam generation, ISSG)工藝獲得。所述熱氧化工藝可應(yīng)用高溫氧化設(shè)備或氧化爐進(jìn)行。形成所述氧化硅層的過程可包含熱氧化及檢測(cè)步驟，具體可應(yīng)用任何傳統(tǒng)的工藝，在此不再贅述。
所述氮氧化硅層可利用化學(xué)氣相淀積工藝獲得?；蛘?，應(yīng)用氧化-氮化工藝獲得。 應(yīng)用氧化-氮化工藝形成所述氮氧化硅層的步驟包括形成氧化硅層；對(duì)所述氧化硅層執(zhí)行氮化操作。
偽柵極203a和20 用于形成源極/漏極區(qū)域，并在最后去除偽柵極203a和20 ， 填充金屬形成金屬柵極。偽柵極203a和20 的材料可以為多晶硅。采用本發(fā)明的方法制CN 102543739 A作的半導(dǎo)體器件可以為PMOS器件、NMOS器件或CMOS器件。這里以制作CMOS器件為例，襯底201包括用于制作PMOS器件的P型區(qū)域和用于制作NMOS器件的N型區(qū)域。
襯底201中形成有源極區(qū)域和漏極區(qū)域。
刻蝕停止層20 和205b覆蓋在柵介質(zhì)層202以及偽柵極203a和203b上?？涛g停止層20 和20 的厚度約為200-400埃，其材料可以是氮化硅或含碳的氮化硅。優(yōu)選地，刻蝕停止層20 和20 具有應(yīng)力，以提高載流子的遷移速率，改善半導(dǎo)體器件的整體性能。所述應(yīng)力可以為張應(yīng)力，所述張應(yīng)力為0-2 GPa0優(yōu)選地，所述張應(yīng)力為1.6 GPa0
當(dāng)襯底201包括P型區(qū)域和N型區(qū)域時(shí)，P型區(qū)域內(nèi)的刻蝕停止層20 具有壓應(yīng)力，N型區(qū)域內(nèi)的刻蝕停止層20 具有張應(yīng)力。其中，張應(yīng)力為0-2 GPa，優(yōu)選地，所述張應(yīng)力為1.6 GPa0壓應(yīng)力為0-4 GPa，優(yōu)選地，所述壓應(yīng)力為3. 5 GPa0此外，P型區(qū)域內(nèi)的刻蝕停止層20 和N型區(qū)域內(nèi)的刻蝕停止層20 可以都具有張應(yīng)力，所述張應(yīng)力為0-2 GPa0優(yōu)選地，所述張應(yīng)力為1.6 GPa0
此外，在柵介質(zhì)層202、偽柵極203a和20 的側(cè)壁與刻蝕停止層205之間還形成有硅化物層204。具體地，在形成刻蝕停止層205之前，在柵介質(zhì)層202上以及偽柵極203a 和20 的側(cè)壁上形成例如鎳或鉬化鎳的材料，以最終形成硅化物層204。
應(yīng)當(dāng)注意，本文所述的前端器件層結(jié)構(gòu)并非是限制性的，而是還可以具有其他結(jié)構(gòu)。例如，為了加快PMOS器件的運(yùn)行速度，在襯底表面的P型區(qū)域內(nèi)還可以具有形成有鍺硅應(yīng)力層的凹槽(未示出)；前端器件層結(jié)構(gòu)中的源極/漏極區(qū)域還可以被形成為具有輕摻雜漏區(qū)(LDD)結(jié)構(gòu)等。
如圖2B所示，采用三氟化氮處理(NF3 treatment)工藝對(duì)刻蝕停止層205進(jìn)行刻蝕至露出偽柵極203的上表面。
三氟化氮處理工藝包括等離子體刻蝕步驟和退火步驟。利用三氟化氮(NF3)和氨氣(NH3)對(duì)氮化物進(jìn)行等離子體刻蝕，然后進(jìn)行退火，使生成物轉(zhuǎn)變成氣態(tài)物質(zhì)被抽走。
作為示例，在等離子體刻蝕過程中，首先，在較低的功率(例如，20W-50W)下使NF3 和NH3在發(fā)生器中發(fā)生反應(yīng)轉(zhuǎn)變成氟化氨(NH4F)和二氟化氨(NH4F. HF),形成等離子體，參見以下反應(yīng)方程N(yùn)F3+NH3 — NH4F + NH4F. HF其中，NF3的流速可以為10-50sccm，NH3的流速可以為50-200sccm。此外，還可以通入包括例如氬氣(Ar)、氦氣(He)的惰性氣體和氮?dú)庵械囊环N或多種作為保護(hù)氣體。作為示例，通入的保護(hù)氣體為氦氣，其流速可以為200-500sCCm。
然后，將形成的等離子輸入到反應(yīng)室中。反應(yīng)室的主要部件包括位于上部的高溫面板(hot showerhead)和位于下部的低溫基座(cold pedestal) 0其中，該高溫面板的溫度可以設(shè)定在150°C-250°C左右，該低溫基座的溫度可以設(shè)定在30°C-50°C。將上述前端器件結(jié)構(gòu)放置在低溫基座上，在反應(yīng)過程中，通過使基座上下移動(dòng)來控制前端器件結(jié)構(gòu)表面的反應(yīng)溫度。例如，刻蝕時(shí)低溫基座遠(yuǎn)離高溫面板，以使刻蝕過程的反應(yīng)溫度約為 30°C-50°C。在該過程中，氟化氨和二氟化氨在晶片表面冷凝，并與氮化物反應(yīng)，形成六氟硅氨((NH4)2SiF6),參見以下反應(yīng)方程N(yùn)H4F/NH4F. HF + Si3N4 — (NH4)2SiF6 + NH3 作為示例，在退火過程中，使低溫底座向上移動(dòng)至接近高溫面板，由于六氟硅氨可以在70°C以上的環(huán)境中升華，利用六氟硅氨的上述性質(zhì)，可以使其轉(zhuǎn)變成氣體被抽走，這樣等離子刻蝕工藝和退火工藝就形成一個(gè)循環(huán)(cycle)。在退火過程中，六氟硅氨分解為氣態(tài)的 SiF4, NH3和HF，并被抽去，參見以下反應(yīng)方程 (NH4)2SiF6 — SiF4 + NH3 + HF其中，退火溫度可以為70°C至250°C?？紤]到六氟硅氨的升華速度和溫度對(duì)前端器件的影響，優(yōu)選的退火溫度為100°C。此外，根據(jù)本發(fā)明的方法還可以進(jìn)行多個(gè)上述循環(huán)以對(duì)刻蝕停止層205進(jìn)行刻蝕。
通過上述三氟化氮處理工藝，可以對(duì)刻蝕停止層205進(jìn)行刻蝕，使偽柵極203的上表面露出，并使相鄰偽柵極之間的間隙上寬下窄。
如圖2C所示，在刻蝕后的刻蝕停止層205和偽柵極203上形成金屬前介電層206。 金屬前介電層206的厚度可以為3000-6000埃，用于使上層金屬層與襯底之間絕緣。
可采用PECVD (等離子體增強(qiáng)化學(xué)氣相淀積)、SACVD (亞常壓化學(xué)氣相淀積)或 LPCVD (低壓化學(xué)氣相淀積)等工藝形成金屬前介電層206。
金屬前介電層206的材料包含但不限于磷硅玻璃(phosphosilicate glass, I^sG)、硼硅玻璃(borosilicate，BSG)、硼磷硅玻璃(borophosphosilicate，BPSG)或氟硅玻璃(FSG)中的一種或其組合。
為了降低集成電路的漏電流、降低導(dǎo)線之間的電容效應(yīng)、降低集成電路發(fā)熱等，金屬前介電層206的材料還可以選用低介電常數(shù)的材料，例如黑鉆石(Black Diam0nd，BD)或未摻雜的氧化硅(USG)等，其中，黑鉆石為應(yīng)用材料公司研發(fā)的具有空隙的氧化硅(Si02)。
如圖2D所示，平坦化金屬前介電層206至露出偽柵極203的上表面。
采用化學(xué)機(jī)械研磨執(zhí)行所述平坦化操作。執(zhí)行所述平坦化操作時(shí)，可同步運(yùn)行終點(diǎn)檢測(cè)系統(tǒng)(EPD)，以對(duì)研磨過程進(jìn)行實(shí)時(shí)監(jiān)測(cè)。
本發(fā)明的方法僅研磨金屬前介電層206，而不對(duì)刻蝕停止層205進(jìn)行研磨。由于僅對(duì)單一物質(zhì)進(jìn)行研磨，因此研磨速度均勻，最終的研磨表面平整。
如圖2E所示，去除偽柵極203a和20北，形成容納金屬柵極的填充開口 207a和 207b。
可以利用干法刻蝕或濕法刻蝕去除偽柵極203a和20北。
作為示例，采用濕法刻蝕去除偽柵極203a和20北，S卩，將待刻蝕的前端器件結(jié)構(gòu)浸泡在刻蝕溶液中，保持預(yù)定的溫度和預(yù)定的時(shí)間。
刻蝕溶液可以選用氫氧化物的水溶液，其中，所述氫氧化物可以為氫氧化銨或烷基氫氧化銨，舉例來說，所述烷基氫氧化銨可以為四甲基氫氧化銨(TMAH)。將上述氫氧化銨或烷基氫氧化銨制成體積比為1-40%的水溶液，優(yōu)選地，選用去離子水完成上述配制。
使氫氧化銨或烷基氫氧化銨的水溶液保持在15°C_90°C范圍內(nèi)，例如40°C、50°C、 60。C、70。C、80。C等。浸泡時(shí)間為0-60分鐘，例如1分鐘、10分鐘、20分鐘、30分鐘、40分鐘、 50分鐘等。
作為示例，采用干法刻蝕去除偽柵極203a和20北?？涛g氣體可以選用氟化硫 (SF6)、溴化氫(HBr)、碘化氫(HI)、氯氣(Cl2)中的一種或多種。另外，還可以通入保護(hù)氣體， 例如氬氣或氦氣等。
根據(jù)本發(fā)明的方法利用三氟化氮處理工藝對(duì)刻蝕停止層進(jìn)行刻蝕，可以減小金屬前介電層所填充的間隙的高度，并使該間隙的開口增大，因此，該工藝方法有效改善了金屬前介電層的填充能力，消除了在間隙底部產(chǎn)生孔洞的可能性，改善了半導(dǎo)體器件的性能。此外，與現(xiàn)有技術(shù)相比，本發(fā)明的方法在形成金屬前介電層后僅對(duì)金屬前介電層研磨，研磨速度均勻，研磨后的表面平整，因此可以避免表面不平整對(duì)后續(xù)工藝產(chǎn)生的影響。
本發(fā)明的方法還包括在填充開口 207a和207b內(nèi)形成金屬層，以形成金屬柵極。
作為示例，填充的金屬層自下而上可以依次包括功函數(shù)設(shè)定金屬層和柵極電極層。
金屬柵極可以包括NMOS器件的金屬柵極和PMOS器件的金屬柵極。
對(duì)于NMOS器件的金屬柵極而言，其功函數(shù)設(shè)定金屬層的材料為適用于NMOS器件的金屬，包括諸如鈦、鉭、鋁、鋯、鉿、這些元素的合金、以及這些元素的金屬碳化物等中的一種或多種。形成該N型功函數(shù)設(shè)定金屬層的方法可以是電鍍法、物理氣相沉積法或化學(xué)氣相沉積法。
對(duì)于PMOS器件的金屬柵極而言，其功函數(shù)設(shè)定金屬層的材料為適用于PMOS器件的金屬，包括諸如釕、鈀、鉬以及金屬氮化物中飛一種或多種。所述金屬氮化物例如是鈦、 鎢、鉭、釕和鈦鋁的氮化物。形成該P(yáng)型功函數(shù)設(shè)定金屬層的方法可以是電鍍法、物理氣相沉積法或化學(xué)氣相沉積法。
進(jìn)一步地，柵極電極層的材料可以選擇具有良好拋光特性的材料，例如鎢、氮化鈦、鉭、氮化鉭或銅。
可以理解的是，上述在填充開口 207a和207b中填充金屬層以形成金屬柵極的步驟，包括在填充開口 207a和207b內(nèi)及半導(dǎo)體器件的上表面形成金屬層；平坦化所述金屬層至露出填充開口 207a和207b的頂部，以形成金屬柵極。
作為示例，采用化學(xué)機(jī)械研磨方法對(duì)金屬柵極結(jié)構(gòu)進(jìn)行平坦化。
在優(yōu)選的情況下，恰好將金屬柵極結(jié)構(gòu)平坦化到填充開口 207a和207b的頂部表面。但是，應(yīng)當(dāng)注意的是，由于半導(dǎo)體晶體管的尺寸越來越小，很難且沒有必要過于精確地確定平坦化后的具體位置，因此，可以將金屬柵極結(jié)構(gòu)平坦化到溝槽的頂部表面以下，這對(duì)于本領(lǐng)域技術(shù)人員來講是顯而易見的。
圖3為根據(jù)本發(fā)明一個(gè)實(shí)施方式制作半導(dǎo)體器件結(jié)構(gòu)的方法流程圖。在步驟301 中，提供前端器件結(jié)構(gòu)，所述前端器件結(jié)構(gòu)包括襯底、在襯底上的柵介質(zhì)層、在柵介質(zhì)層上的偽柵極、以及覆蓋襯底和偽柵極的刻蝕停止層。在步驟302中，采用三氟化氮處理工藝對(duì)刻蝕停止層進(jìn)行刻蝕至露出偽柵極的上表面。在步驟303中，在刻蝕后的刻蝕停止層和偽柵極上形成金屬前介電層。在步驟304中，平坦化金屬前介電層至露出偽柵極的上表面。在步驟305中，去除偽柵極，形成容納金屬柵極的填充開口。
應(yīng)當(dāng)注意的是，可以用本領(lǐng)域技術(shù)人員公知的任意方法形成上述各種層結(jié)構(gòu)和其他結(jié)構(gòu)。還需要理解的是，當(dāng)提到某一層位于另一層或襯底“上”或“下”時(shí)，此層可以直接位于另一層或襯底的“上”或“下”，或者其間也可以出現(xiàn)中間層。
具有根據(jù)如上所述實(shí)施方式制造的半導(dǎo)體器件可應(yīng)用于多種集成電路(IC)中。根據(jù)本發(fā)明的IC例如是存儲(chǔ)器電路，如隨機(jī)存取存儲(chǔ)器(RAM)、動(dòng)態(tài)RAM (DRAM)、同步DRAM (SDRAM)、靜態(tài)RAM(SRAM)、或只讀存儲(chǔ)器(ROM)等等。根據(jù)本發(fā)明的IC還可以是邏輯器件， 如可編程邏輯陣列(PLA)、專用集成電路(ASIC)、合并式DRAM邏輯集成電路(掩埋式DRAM)、射頻電路或任意其它電路器件。根據(jù)本發(fā)明的IC芯片可用于例如用戶電子產(chǎn)品，如個(gè)人計(jì)算機(jī)、便攜式計(jì)算機(jī)、游戲機(jī)、蜂窩式電話、個(gè)人數(shù)字助理、攝像機(jī)、數(shù)碼相機(jī)、手機(jī)等各種電子產(chǎn)品中，尤其是射頻產(chǎn)品中。
本發(fā)明已經(jīng)通過上述實(shí)施方式進(jìn)行了說明，但應(yīng)當(dāng)理解的是，上述實(shí)施方式只是用于舉例和說明的目的，而非意在將本發(fā)明限制于所描述的實(shí)施方式范圍內(nèi)。此外本領(lǐng)域技術(shù)人員可以理解的是，本發(fā)明并不局限于上述實(shí)施方式，根據(jù)本發(fā)明的教導(dǎo)還可以做出更多種的變型和修改，這些變型和修改均落在本發(fā)明所要求保護(hù)的范圍以內(nèi)。本發(fā)明的保護(hù)范圍由附屬的權(quán)利要求書及其等效范圍所界定。
權(quán)利要求
1.一種半導(dǎo)體器件的制作方法，包括提供前端器件結(jié)構(gòu)，所述前端器件結(jié)構(gòu)包括襯底、在所述襯底上的柵介質(zhì)層、在所述柵介質(zhì)層上的偽柵極、以及覆蓋所述柵介質(zhì)層和所述偽柵極的刻蝕停止層；采用三氟化氮處理工藝對(duì)所述刻蝕停止層進(jìn)行刻蝕至露出所述偽柵極的上表面；在刻蝕后的刻蝕停止層和所述偽柵極上形成金屬前介電層；平坦化所述金屬前介電層至露出所述偽柵極的上表面；以及去除所述偽柵極，以形成填充開口。
2.如權(quán)利要求1所述的方法，其特征在于，所述刻蝕停止層具有張應(yīng)力。
3.如權(quán)利要求1所述的方法，其特征在于，所述半導(dǎo)體器件為PMOS器件、NMOS器件或 CMOS器件。
4.如權(quán)利要求3所述的方法，其特征在于，N型區(qū)域內(nèi)的所述刻蝕停止層具有張應(yīng)力， P型區(qū)域內(nèi)的所述刻蝕停止層具有壓應(yīng)力。
5.如權(quán)利要求2或4所述的方法，其特征在于，所述張應(yīng)力為0-2GPa，所述壓應(yīng)力為 0-4GPa。
6.如權(quán)利要求1所述的方法，其特征在于，所述前端器件結(jié)構(gòu)還包括硅化物層，所述硅化物層形成在所述柵介質(zhì)層上和所述偽柵極的側(cè)壁上與所述刻蝕停止層之間。
7.如權(quán)利要求1所述的方法，其特征在于，所述三氟化氮處理工藝包括等離子體刻蝕步驟和退火步驟，其中所述等離子體刻蝕步驟采用的刻蝕氣體包括三氟化氮和氨氣。
8.如權(quán)利要求7所述的方法，其特征在于，所述等離子體刻蝕步驟的功率為20W-50W。
9.如權(quán)利要求7所述的方法，其特征在于，所述等離子體刻蝕步驟的溫度為30°C-50°C。
10.如權(quán)利要求7所述的方法，其特征在于，所述退火步驟的溫度為70°C-250°C。
11.如權(quán)利要求7所述的方法，其特征在于，所述三氟化氮的流速為10-50sCCm，氨氣的流速為 50-200sccm。
12.如權(quán)利要求1所述的方法，其特征在于，所述偽柵極的材料為多晶硅。
13.如權(quán)利要求12所述的方法，其特征在于，采用濕法刻蝕去除所述偽柵極，其中，刻蝕溶液選用氫氧化銨溶液或烷基氫氧化銨溶液。
14.如權(quán)利要求13所述的方法，其特征在于，所述烷基氫氧化銨為四甲基氫氧化銨。
15.如權(quán)利要求12所述的方法，其特征在于，所述氫氧化銨溶液或所述烷基氫氧化銨溶液的濃度為1-40% (體積比)。
16.如權(quán)利要求12所述的方法，其特征在于，采用干法刻蝕去除所述偽柵極，其中，刻蝕氣體選用氟化硫、溴化氫、碘化氫、氯氣中的一種或多種。
17.如權(quán)利要求1所述的方法，其特征在于，所述方法還包括在所述填充開口內(nèi)形成金屬層，以形成金屬柵極。
18.如權(quán)利要求17所述的方法，其特征在于，所述金屬柵極包括PMOS器件的金屬柵極和NMOS器件的金屬柵極。
19.如權(quán)利要求18所述的方法，其特征在于，所述金屬層自下而上依次包括功函數(shù)設(shè)定金屬層和柵極電極層。
20.如權(quán)利要求19所述的方法，其特征在于，所述PMOS器件的金屬柵極的功函數(shù)設(shè)定金屬層的材料包括釕、鈀、鉬以及金屬氮化物中的一種或多種。
21.如權(quán)利要求19所述的方法，其特征在于，所述NMOS器件的金屬柵極的功函數(shù)設(shè)定金屬層的材料包括鈦、鉭、鋁、鋯、鉿、這些元素的合金、以及這些元素的金屬碳化物等中的一種或多種。
22.一種包含通過如權(quán)利要求1所述的方法制造的半導(dǎo)體器件的集成電路，其中所述集成電路選自隨機(jī)存取存儲(chǔ)器、動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器、同步動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器、靜態(tài)隨機(jī)存取存儲(chǔ)器、只讀存儲(chǔ)器、可編程邏輯陣列、專用集成電路、掩埋式動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器和射頻電路的其中至少一種。
23.一種包含通過如權(quán)利要求1所述的方法制造的半導(dǎo)體器件的電子設(shè)備，其中所述電子設(shè)備選自個(gè)人計(jì)算機(jī)、便攜式計(jì)算機(jī)、游戲機(jī)、蜂窩式電話、個(gè)人數(shù)字助理、攝像機(jī)、數(shù)碼相機(jī)和手機(jī)的其中至少一種。
全文摘要
本發(fā)明公開了一種半導(dǎo)體器件的制作方法，包括提供前端器件結(jié)構(gòu)，前端器件結(jié)構(gòu)包括襯底、在襯底上的柵介質(zhì)層、在柵介質(zhì)層上的偽柵極、以及覆蓋柵介質(zhì)層和偽柵極的刻蝕停止層；采用三氟化氮處理工藝對(duì)刻蝕停止層進(jìn)行刻蝕至露出偽柵極的上表面；在刻蝕后的刻蝕停止層和偽柵極上形成金屬前介電層；平坦化金屬前介電層至露出偽柵極的上表面；以及去除偽柵極，以形成填充開口。根據(jù)本發(fā)明的方法利用三氟化氮處理工藝對(duì)刻蝕停止層進(jìn)行刻蝕，可以減小金屬前介電層所填充的間隙的高度，并使該間隙的開口增大，因此，該工藝方法有效改善了金屬前介電層的填充能力，消除了在間隙底部產(chǎn)生孔洞的可能性，改善了半導(dǎo)體器件的性能。
文檔編號(hào)H01L21/8238GK102543739SQ20101060059
公開日2012年7月4日 申請(qǐng)日期2010年12月22日 優(yōu)先權(quán)日2010年12月22日
發(fā)明者鮑宇 申請(qǐng)人:中芯國際集成電路制造(上海)有限公司