專利名稱：薄膜晶體管器件及其制造方法
技術領域：
本發(fā)明涉及有源矩陣顯示技術，尤其涉及薄膜晶體管器件及其制造方法。
背景技術：
近年來，平板顯示技術發(fā)展迅速。作為有源矩陣顯示裝置的驅動電路基本單元的薄膜晶體管(TFT)的性能也不斷進步。與傳統(tǒng)的非晶硅TFT相比，低溫多晶硅(LTPS)TFT具有高電子遷移率以及低閾值電壓等優(yōu)點，因此，由LTPS TFT構成的驅動電路與傳統(tǒng)的非晶硅TFT構成的驅動電路相比，具有更高的速度和更低的功耗。LTPS TFT的有源區(qū)用LTPS薄膜形成，LTPS通常由非晶硅薄膜經過退火工藝轉化而來。使用這種多晶化技術制作出來的N型LTPS TFT和P型LTPS TFT具有不同的閾值電壓，通常P型LTPS TFT的閾值電壓的絕對值會高于N型LTPSTFT的閾值電壓。當在有源矩陣顯示裝置的周邊驅動電路中使用由LTPS TFT構成的互補型金屬氧化物半導體(CMOS:Complementary Metal OxideSemiconductor)器件時，由于 P 型 LTPS TFT 和 N 型 LTPS TFT的閾值電壓不對稱，對應該器件的驅動電路就會比較復雜。為解決CMOS器件中P型LTPS TFT和N型LTPS TFT的閾值電壓不對稱的問題，現(xiàn)有技術提出了一種對N型或P型LTPS TFT的溝道進行離子摻雜(channeldoping)的方法，該方法通過對LTPS TFT的溝道進行離子注入(ionimplantation)，改變了溝道的能帶結構，從而改變了閾值電壓。在實現(xiàn)上述對溝道進行離子摻雜的過程中，發(fā)明人發(fā)現(xiàn)現(xiàn)有技術中至少存在如下問題一、由于離子注入容易對溝道區(qū)域的晶格結構造成損傷，會導致LTPS TFT的載流子遷移率降低。二、在離子注入前通常使用光刻膠形成掩膜，將待摻雜的溝道區(qū)以外的區(qū)域遮蔽，離子注入過程會使非摻雜區(qū)域上的光刻膠表面硬化，導致后續(xù)的光刻膠移除工序中難于剝離光刻膠。

發(fā)明內容
本發(fā)明的實施例提供一種薄膜晶體管器件及其制造方法，在改變薄膜晶體管器件的閾值電壓的過程中，可防止載流子遷移率降低，并能避免光刻膠難于剝離的情況發(fā)生。為達到上述目的，本發(fā)明的實施例采用如下技術方案一種薄膜晶體管器件，包括源電極、漏電極、柵電極、以及與柵電極對應的有源層，所述柵電極和所述有源層之間形成有柵絕緣層，所述柵絕緣層上與所述柵電極對應位置處形成有凹入部。一種薄膜晶體管器件的制造方法，包括在制造薄膜晶體管的過程中，制備柵絕緣層后在柵絕緣層上形成對應于所述薄膜晶體管柵電極的凹入部。本發(fā)明實施例提供的薄膜晶體管器件及其制造方法，在制造薄膜晶體管的過程中，通過在制備柵絕緣層后，將對應于薄膜晶體管柵電極的凹入部形成在柵絕緣層上，使得隨后形成柵電極與薄膜晶體管溝道區(qū)間的柵絕緣層厚度減小，當需要在溝道中建立電荷通道時，在柵電極和有源層之間施加的電壓就會減小，從而降低了薄膜晶體管的閾值電壓絕對值，由于本發(fā)明不需要通過對溝道進行離子注入來調節(jié)薄膜晶體管器件的閾值電壓，因此，可防止載流子遷移率降低，并能避免光刻膠難于剝離的情況發(fā)生。


為了更清楚地說明本發(fā)明實施例或現(xiàn)有技術中的技術方案，下面將對實施例或現(xiàn)有技術描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實施例，對于本領域普通技術人員來講，在不付出創(chuàng)造性勞動性的前提下，還可以根據(jù)這些附圖獲得其他的附圖。圖IA 圖IK為本發(fā)明實施例1薄膜晶體管器件制造方法的流程剖面圖；圖2A 圖2F為本發(fā)明實施例2薄膜晶體管器件制造方法的流程剖面圖；圖3為本發(fā)明實施例3薄膜晶體管器件的剖面圖。
具體實施例方式本發(fā)明實施例提供一種薄膜晶體管器件，包括源電極、漏電極、柵電極、以及與柵電極對應的有源層，所述柵電極和所述有源層之間形成有柵絕緣層，為了對薄膜晶體管的閾值電壓進行調整，本發(fā)明實施例在所述柵絕緣層上與所述柵電極對應位置處形成有凹入部。本發(fā)明實施例還提供一種薄膜晶體管器件的制造方法，該制造方法在制造薄膜晶體管的過程中，制備柵絕緣層后在柵絕緣層上形成對應于所述薄膜晶體管柵電極的凹入部。由于在上述柵絕緣層上形成有與柵電極對應的凹入部，使得柵電極與薄膜晶體管溝道區(qū)間的柵絕緣層厚度減小，當需要在溝道中建立電荷通道時，在柵電極和有源層之間施加的電壓就會減小，從而降低了薄膜晶體管的閾值電壓絕對值，達到調整薄膜晶體管的閾值電壓的目的。下面將結合本發(fā)明實施例中的附圖，對本發(fā)明實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例僅僅是本發(fā)明一部分實施例，而不是全部的實施例?；诒景l(fā)明中的實施例，本領域普通技術人員在沒有作出創(chuàng)造性勞動前提下所獲得的所有其他實施例，都屬于本發(fā)明保護的范圍。實施例1 圖IK示出了一種薄膜晶體管器件，為CMOS器件，主要用在有源矩陣顯示裝置的外圍驅動電路中，包含一個P型TFTl 1和一個N型TFT12。其中，P型TFTl 1包括源電極160a、漏電極160b、柵電極140a、以及與柵電極140a對應的有源層120b，柵電極140a和有源層120b之間形成有柵絕緣層130，且柵絕緣層130上與該柵電極140a對應的位置處形成有凹入部130a。該薄膜晶體管器件還包括一個N型TFT12，其包括源電極160c、漏電極160d、柵電極140b、以及與柵電極140b對應的有源層120c，柵電極140b和有源層120c之間形成有柵絕緣層130。P型TFTll在柵絕緣層130上與其柵電極140a對應的位置處形成有凹入部130a，即該凹入部130a形成在溝道區(qū)上方，且該柵電極140a位于凹入部130a內，采用這樣的結構使得柵電極140a與溝道區(qū)間的柵絕緣層130厚度減小，當需要在溝道中建立電荷通道時，在柵電極140a和襯底100之間施加的電壓就會減小，從而達到了降低P型TFTll閾值電壓絕對值的目的。由于本實施例的薄膜晶體管器件的閾值電壓調整不依賴溝道中的離子摻雜濃度，也就是是說，在制造本實施例的薄膜晶體管器件時，不需要通過對溝道進行離子注入來調節(jié)閾值電壓，因此，可防止載流子遷移率降低，并能避免光刻膠難于剝離的情況發(fā)生。本實施例的CMOS器件可通過將P型TFTll溝道區(qū)上方的柵絕緣層130減薄，使其閾值電壓絕對值降低，當P型TFTll的閾值電壓絕對值調整到與N型TFT12的閾值電壓相同時，對CMOS器件實施控制的驅動電路結構就能得到簡化。需要說明的是本實施例示出了對P型TFT閾值電壓進行調整后的CMOS器件的結構，在該器件中也可只在N型TFT中對應溝道位置的柵絕緣層上設置凹入部，或者在P型TFT和N型TFT中對應各自溝道位置的柵絕緣層上分別設置凹入部，以根據(jù)實際需要降低TFT的閾值電壓。還需要說明的是薄膜晶體管器件并不限于本實施例所描述的CMOS器件，還可以為只包含一個薄膜晶體管的器件，或者為包含多個具有相同導電類型的薄膜晶體管的器件，器件中任何薄膜晶體管需要減少閾值電壓時，都可以在其溝道區(qū)上方的柵絕緣層上形成凹入部，使其柵絕緣層變薄。本實施例還提供了一種制造上述薄膜晶體管器件的方法，下面結合圖IA 圖IK對該方法進行詳細說明。1、如圖IA所示，用等離子體增強化學氣相淀積(PECVD)法在襯底100上生長緩沖層110，厚度為50nm。緩沖層110可以是單層也可以為多層，使用的材料可以為SiOx或SiNx，也可以為其他絕緣材料。襯底100可以為玻璃、石英、半導體或塑料。2、如圖IB所示，用PECVD法在形成有緩沖層110的襯底100上生長硅層120a，厚度為50nm。硅層的材料可以為本領域技術人員所知的任何類型，如非晶硅、多晶硅。硅層采用多晶硅時，可采用本步驟提供的方法在襯底100上生長非晶硅層，然后通過晶化工藝將非晶硅層轉化為多晶硅層，晶化工藝可以為激光晶化方法，比如準分子激光晶化方法，也可以為固相結晶法(SPC SoIidPhase Crystallization)。需要說明的是緩沖層110和硅層120a的生長方法并不限于PECVD法。3、如圖IC所示，將硅膜圖案化，形成圖案化的有源層120b和圖案化的有源層120c。其中，圖案化的有源層120b作為P型TFT的有源區(qū)，而圖案化的有源層120c作為N型TFT的有源區(qū)。4、如圖ID所示，使用但不限于PECVD法在形成有圖案化的有源層的襯底100上沉積柵絕緣層130，該層可以是SiOx或SiNx單層材料，也可以是二者的疊層。5、如圖IE所示，用傳統(tǒng)的光刻工藝和刻蝕工藝在對應P型TFT的有源區(qū)120b上方的柵絕緣層130進行部分刻蝕，形成凹入部130a，刻蝕厚度需預先設定。設定前先根據(jù)P型TFT的轉移特性曲線確定閾值電壓的調整量AVth,然后利用公式AVth=CiNiZtaj^ncax=ε ο ε yd計算得到刻蝕厚度d。其中，q為溝道中電荷量，Ni為溝道中的施主濃度，已0為真空介電常數(shù)，、為相對介電常數(shù)。根據(jù)上述兩個公式可獲得閾值電壓的調整量AVth與刻蝕厚度d之間的對應關系，即Δ Vth = ClqNi/ ε ^、，可知，閾值電壓的調整量Δ Vth與刻蝕厚度d成正比。在本步驟的光刻工藝中使用的光刻膠001可以為正型膠也可以為負型膠，刻蝕工藝可以為濕法刻蝕也可以為干法刻蝕。6、如圖IF所示，除去步驟5中的光刻膠001，然后在具有凹入部130a的柵絕緣層130上沉積柵金屬電極層并利用傳統(tǒng)的光刻工藝使之圖案化以形成柵圖案，該柵圖案包括位于凹入部130a內的柵電極140a，即P型TFT的柵電極，該柵圖案還包括N型TFT的柵電極140b，隔著柵絕緣層130位于N型TFT的有源層120c上方，柵金屬可以是Al及其合金，Al/Mo雙層或多層結構，也可以為其他金屬或合金，如Cr，Cu，MoW等。7、如圖IG所示，采用離子注入工藝，用含硼離子束IOla對N型TFT的有源層120c進行輕漏極(LDD =Light Doping Drain)摻雜。8、如圖IH所示，采用離子注入工藝，用含硼離子束IOlb對N型TFT的有源層120c進行N+摻雜，從而形成N型TFT的源區(qū)125a、漏區(qū)125b，以及形成第一 LDD摻雜區(qū)128a和第二 LDD摻雜區(qū)12 。9、如圖II所示，采用離子注入工藝，用含磷離子束IOlc對P型TFT的有源層120b進行P+摻雜，從而形成P型TFT的源區(qū)12 及漏區(qū)124b。10、把整個襯底投入退火爐中進行活化處理，使摻雜區(qū)的Si-Si鍵重新鍵合以提高摻雜區(qū)的電導率，然后如圖IJ所示，沉積層間絕緣層150，該層可以是SiOx或SiNx的單層材料，也可以是二者的疊層。11、如圖IK所示，利用光刻工藝在層間絕緣層150上刻蝕出過孔，露出P型TFTll的源區(qū)12 和漏區(qū)124b以及N型TFT12的源區(qū)12 和漏區(qū)12恥。然后在具有過孔的層間絕緣層150上沉積源漏金屬并圖案化，以形成源/漏極圖案，該源/漏極圖案包括P型TFTll的源電極160a和漏電極160b以及N型TFT12的源電極160c和漏極160d，源漏金屬可以是Al及其合金，Al/Mo雙層或多層結構，也可以為其他金屬或合金，如Cr，Cu，Moff等。通過步驟5刻蝕對應P型TFT有源層上方的柵絕緣層的一部分，以在柵絕緣層上形成凹入部，再通過步驟6在凹入部內形成柵電極，可使得溝道區(qū)的柵絕緣層變薄，當需要在溝道中建立電荷通道時，在柵電極和襯底之間施加的電壓就會減小，從而達到了降低P型TFT閾值電壓絕對值的目的。由于本實施例薄膜晶體管器件的制造方法不需要使用對溝道進行離子注入的方法來調節(jié)TFT閾值電壓，因此，可防止載流子遷移率降低，并能避免光刻膠難于剝離的情況發(fā)生。需要說明的是上述薄膜晶體管器件的制造方法僅在P型TFT溝道位置的柵絕緣層上形成了凹入部，以降低該P型TFT的閾值電壓，若需要減小N型TFT的閾值電壓時，僅需在制造薄膜晶體管的過程中，制備柵絕緣層后在柵絕緣層上蝕刻出對應于N型TFT柵電極的凹入部，即減小溝道區(qū)柵絕緣層的厚度，從而可達到降低N型TFT閾值電壓的目的。還需要說明的是當制造的薄膜晶體管器件為只包含一個薄膜晶體管的器件，或者為包含多個具有相同導電類型的薄膜晶體管的器件時，器件中任何薄膜晶體管需要減少閾值電壓時，都可在制造薄膜晶體管的過程中，制備柵絕緣層后在柵絕緣層上形成對應于要減小閾值電壓的薄膜晶體管柵電極的凹入部。實施例2 圖2F示出了一種薄膜晶體管器件，包含一個P型或者N型TFT，主要用在有源矩陣顯示裝置的像素驅動電路中，為一個像素單元提供驅動電流或電壓。該P型或者N型TFT包括源電極240a、漏電極MOb、柵電極210、以及與柵電極210對應的有源層230，該柵電極210和有源層230之間形成有柵絕緣層220，其形成在該柵電極之上，其中，該柵絕緣層220上與該柵電極210對應的位置處形成有凹入部220a。本實施例薄膜晶體管器件中的TFT的柵絕緣層220在與柵電極210對應的位置處形成有凹入部220a，使得柵電極210與溝道區(qū)間的柵絕緣層220的厚度減小，當需要在溝道中建立電荷通道時，在柵電極210與源電極MOa之間施加的電壓就會減小，或者在柵電極210與漏電極MOb之間施加的電壓就會減小，從而達到了降低TFT閾值電壓絕對值的目的。由于本實施例的薄膜晶體管器件的閾值電壓調整不依賴溝道中的離子摻雜濃度，也就是說，在制造本實施例的薄膜晶體管器件時，不需要通過對溝道進行離子注入來調節(jié)閾值電壓，因此，可防止載流子遷移率降低，并能避免光刻膠難于剝離的情況發(fā)生，同時，可以通過調節(jié)薄膜晶體管器件的閾值電壓來降低驅動電壓，以降低功耗。本實施例還提供了一種制造上述薄膜晶體管器件的方法，下面結合圖2A 圖2F對該方法進行詳細說明。1、如圖2A所示，用濺鍍法(Sputtering)在襯底200上鍍一層導電層后，用微影蝕刻工藝將導電層圖案化，形成圖案化的柵電極210，襯底的材質可為玻璃、透明塑料或是其它透明材料，柵電極的材質可為鉭、鉻、鉬、鈦或是鋁。2、如圖2B所示，用PECVD法在形成有柵電極210的襯底200上形成柵絕緣層220，其材質可為氮化硅、氮氧化硅、氧化硅或是其它介電材質；3、如圖2C所示，用傳統(tǒng)的光刻工藝和刻蝕工藝在柵絕緣層220上對應于柵電極210的位置刻蝕出凹入部220a，刻蝕厚度預先設定。該厚度的設定方法與實施例1中柵絕緣層的厚度設定方法相同，在此不再贅述。4、如圖2D所示，在具有凹入部220a的柵絕緣層220上形成有源層圖案，該有源層圖案包括覆蓋在凹入部220a上的有源層230，該有源層230為非晶硅層，也可以為氧化物半導體層，或是多晶硅層，有源層包括源區(qū)和漏區(qū)。5、如圖2E所示，在具有有源層圖案的襯底200上形成源/漏極圖案，源/漏極圖案中的源電極MOa與有源層230的源區(qū)接觸，源/漏層圖案中的漏電極MOb與有源層230的漏區(qū)接觸。6、如圖2F所示，在具有源電極MOa和漏電極MOb的襯底上形成一層保護膜250，以對背溝道區(qū)進行鈍化處理以防止漏電流增大。在本實施例薄膜晶體管器件的制造方法中，通過步驟3刻蝕TFT柵極上方的柵絕緣層的一部分，以在柵絕緣層上形成凹入部，可使得溝道區(qū)的柵絕緣層變薄，當需要在溝道中建立電荷通道時，在柵電極與源電極或者柵電極與漏電極之間施加的電壓就會減小，從而達到了降低TFT閾值電壓絕對值的目的。由于本實施例薄膜晶體管器件的制造方法不需要使用對溝道進行離子注入的方法來調節(jié)TFT閾值電壓，因此，可防止載流子遷移率降低，并能避免光刻膠難于剝離的情況發(fā)生。同時，當薄膜晶體管器件用在有源矩陣顯示裝置的像素驅動電路時，由于減小了薄膜晶體管閾值電壓，使得薄膜晶體管的驅動電壓降低，進而降低了整個像素驅動電路的功耗。需要說明的是有源層230不限于本實施例中覆蓋柵絕緣層220上凹入部220a的情況，凹入部可擴展到有源層230所覆蓋的范圍之外，即有源層230可形成在凹入部內，這種方式仍然可以使溝道區(qū)下的柵絕緣層厚度減薄，達到降低薄膜晶體管器件閾值電壓的目的。實施例3 圖3示出了一種薄膜晶體管器件，包含形成在襯底300上的兩個相鄰的薄膜晶體管，襯底上形成有緩沖層310。這兩個薄膜晶體管具有相同的導電類型并且相互串連。薄膜晶體管31包括柵電極340a、漏區(qū)320a、源區(qū)320b及漏電極360a，薄膜晶體管32包括柵電極340b、源區(qū)320c及源電極360b，薄膜晶體管32的漏區(qū)與薄膜晶體管31的源區(qū)320b共用，以形成串聯(lián)結構。薄膜晶體管31的漏電極360a作為薄膜晶體管器件的漏電極，而薄膜晶體管32的源電極360b作為薄膜晶體管器件的源電極。兩個TFT的源區(qū)和漏區(qū)形成在有源層320中，兩個TFT的柵電極與有源層320之間形成有柵絕緣層330，該柵絕緣層330上形成有凹入部330a，且薄膜晶體管31的柵電極340a和薄膜晶體管32的柵電極340b都形成在該凹入部330a內。本實施例通過將薄膜晶體管器件中兩個相鄰并串聯(lián)的薄膜晶體管的柵電極同時設置在柵絕緣層的凹入部內，使得與兩個TFT溝道區(qū)對應的柵絕緣層的厚度減小，當需要在溝道中建立電荷通道時，在兩個柵電極和襯底之間施加的電壓就會同時減小，從而達到了同時降低兩個TFT的閾值電壓絕對值的目的。由于本實施例的薄膜晶體管器件的閾值電壓調整不依賴溝道中的離子摻雜濃度，也就是是說，在制造本實施例的薄膜晶體管器件時，不需要通過對溝道進行離子注入來調節(jié)閾值電壓，因此，可防止載流子遷移率降低，并能避免光刻膠難于剝離的情況發(fā)生。需要說明的是薄膜晶體管器件中柵電極位于凹入部內的薄膜晶體管的個數(shù)并不限于本實施例所提供的兩個，可以為多于兩個，且薄膜晶體管之間并不一定需要電連接。即使薄膜晶體管之間存在電連接關系，也不限于是串聯(lián)，也可以為并聯(lián)，或者并聯(lián)與串聯(lián)的組
I=I O本發(fā)明實施例用于制造有源矩陣顯示裝置的有源背板。以上所述，僅為本發(fā)明的具體實施方式
，但本發(fā)明的保護范圍并不局限于此，任何熟悉本技術領域的技術人員在本發(fā)明揭露的技術范圍內，可輕易想到變化或替換，都應涵蓋在本發(fā)明的保護范圍之內。因此，本發(fā)明的保護范圍應所述以權利要求的保護范圍為準。
權利要求
1.一種薄膜晶體管器件，包括源電極、漏電極、柵電極、以及與柵電極對應的有源層，所述柵電極和所述有源層之間形成有柵絕緣層，其特征在于，所述柵絕緣層上與所述柵電極對應位置處形成有凹入部。
2.根據(jù)權利要求1所述的薄膜晶體管器件，其特征在于，所述柵絕緣層形成在所述柵電極之上，所述凹入部位于柵絕緣層上與所述柵電極對應位置；所述有源層形成在所述凹入部內、或者所述有源層覆蓋在所述凹入部上。
3.根據(jù)權利要求1所述的薄膜晶體管器件，其特征在于，所述柵絕緣層形成在所述有源層之上，所述凹入部位于柵絕緣層上與所述有源層對應位置；所述柵電極形成在所述凹入部內。
4.根據(jù)權利要求1、2或3所述的薄膜晶體管器件，其特征在于，所述有源層的導電類型為P型或N型。
5.根據(jù)權利要求1、2或3所述的薄膜晶體管器件，其特征在于，所述凹入部處的柵絕緣層厚度與所述薄膜晶體管器件的閾值電壓調整量成正比。
6.根據(jù)權利要求1所述的薄膜晶體管器件，其特征在于，所述薄膜晶體管器件包括至少兩個薄膜晶體管，所述薄膜晶體管器件中相鄰的至少兩個薄膜晶體管的柵電極對應于一個所述凹入部。
7.一種薄膜晶體管器件的制造方法，其特征在于，包括(I)在制造薄膜晶體管的過程中，制備柵絕緣層后在柵絕緣層上形成對應于所述薄膜晶體管柵電極的凹入部。
8.根據(jù)權利要求7所述的薄膜晶體管器件的制造方法，其特征在于，所述(1)包括(II)在襯底上形成圖案化的有源層；(12)在形成有所述有源層的襯底上形成柵絕緣層；(13)在所述柵絕緣層上對應于所述有源層的位置刻蝕出凹入部；(14)在具有所述凹入部的柵絕緣層上形成柵圖案，所述柵圖案包括位于所述凹入部內的柵電極；(15)對所述有源層進行離子摻雜形成的源區(qū)和漏區(qū)。
9.根據(jù)權利要求8所述的薄膜晶體管器件的制造方法，其特征在于，所述(1)還包括(16)在具有所述柵圖案的柵絕緣層上形成層間絕緣層；(17)在所述層間絕緣層和柵絕緣層上刻蝕出過孔，所述過孔露出所述有源層的源區(qū)和漏區(qū)；(18)在所述具有過孔的層間絕緣層上形成源/漏極圖案，所述源/漏極圖案中的源電極通過所述過孔與所述有源層的源區(qū)接觸，所述源/漏極圖案中的漏電極通過所述過孔與所述有源層的漏區(qū)接觸。
10.根據(jù)權利要求7所述的薄膜晶體管器件的制造方法，其特征在于，所述(1)包括(11')在襯底上形成圖案化的柵電極；(12')在形成有所述柵電極的襯底上形成柵絕緣層；(13')在所述柵絕緣層上對應于所述柵電極的位置刻蝕出凹入部；(14')在具有所述凹入部的柵絕緣層上形成有源層圖案，所述有源層圖案包括覆蓋在所述凹入部上的有源層，所述有源層包括源區(qū)和漏區(qū)；
11.根據(jù)權利要求10所述的薄膜晶體管器件的制造方法，其特征在于，所述(1)還包括(15')在具有所述有源層圖案的襯底上形成源/漏極圖案，所述源/漏極圖案中的源電極與所述有源層的源區(qū)接觸，所述源/漏極圖案中的漏電極與所述有源層的漏區(qū)接觸。
全文摘要
本發(fā)明公開了一種薄膜晶體管器件及其制造方法，涉及有源矩陣顯示技術，解決了現(xiàn)有薄膜晶體管器件閾值電壓調整方法容易使載流子遷移率降低、光刻膠難于剝離等問題。本發(fā)明在制造薄膜晶體管的過程中，通過在制備柵絕緣層后，將對應于薄膜晶體管柵電極的凹入部形成在柵絕緣層上，使得隨后形成柵電極與薄膜晶體管溝道區(qū)間的柵絕緣層厚度減小，從而降低了薄膜晶體管的閾值電壓絕對值，由于本發(fā)明不需要通過對溝道進行離子注入來調節(jié)薄膜晶體管器件的閾值電壓，因此，可防止載流子遷移率降低，并能避免光刻膠難于剝離的情況發(fā)生。本發(fā)明用于制造有源矩陣顯示裝置的有源背板。
文檔編號H01L21/28GK102569412SQ20101059726
公開日2012年7月11日 申請日期2010年12月20日 優(yōu)先權日2010年12月20日
發(fā)明者袁劍峰 申請人:京東方科技集團股份有限公司, 北京京東方顯示技術有限公司