專利名稱：半導(dǎo)體裝置及其制造方法、顯示裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明，涉及半導(dǎo)體裝置及其制造方法，以及具有這個半導(dǎo)體裝置的顯示裝置。
背景技術(shù)：
做為半導(dǎo)體裝置，薄膜晶體管(TFT = Thin-Film Transistor)已為所知，這個薄 膜晶體管(TFT)適合于驅(qū)動液晶顯示裝置或有機EL顯示裝置等的顯示裝置而為使用。特別是，溝道區(qū)域只由非晶硅(a-Si)等的非晶膜形成的非晶硅薄膜晶體管 (a-SiTFT)使用的最為普遍。在此，所謂的溝道高型薄膜晶體管(以前結(jié)構(gòu)1)，參照放大剖 面圖的

圖17說明。薄膜晶體管(TFT) 100，具有形成在基板101上的柵電極102、覆蓋柵電極 102的柵絕緣膜103、形成在柵絕緣膜103上構(gòu)成溝道區(qū)域的非晶硅層104、在非晶硅層104 上圖案形成的η+硅層的源極區(qū)域105及漏極區(qū)域106、覆蓋源極區(qū)域105的源電極107、和 覆蓋漏極區(qū)域106的漏電極108。然而，這個以前的結(jié)構(gòu)1的非晶硅薄膜晶體管，由于溝道區(qū)域為非晶膜，移動度為 0. TO. 5Gm2/Vs，導(dǎo)通性較差。相反，通過將柵極絕緣膜用硅氮化膜形成，可以得到與溝道區(qū) 域得非晶硅層104之間的良好界面特性，提高接通電流的上升特性(S值)。再有，因為非結(jié) 晶硅層104的帶寬間隙寬，所以漏電流(非導(dǎo)通電流)小。還有，在非結(jié)晶硅層104和源極 區(qū)域105以及漏極區(qū)域106之間的界面同樣降低了漏電流。另一方面，溝道區(qū)域只由結(jié)晶層膜(微結(jié)晶硅膜)形成的薄膜晶體管(TFT)2也已 為所知。這個薄膜晶體管(TFT)，是在上述非結(jié)晶硅薄膜晶體管(TFT)結(jié)構(gòu)中，具有溝道區(qū) 域由微結(jié)晶硅膜形成的結(jié)構(gòu)。還有，柵極絕緣膜是由硅氮化膜或氧化硅膜形成的。根據(jù)這 個薄膜晶體管(TFT)，因為溝道區(qū)域具有結(jié)晶性，移動度為r3cm2/Vs，導(dǎo)通性得到提高。然而，由于微結(jié)晶硅膜(溝道區(qū)域)中欠陷能級數(shù)多，在與η+硅層(源極區(qū)域及 漏極區(qū)域)的接合界面特性差。也就是，與非結(jié)晶硅層(a-Si層)相比電阻低帶寬間隙窄， 所以非導(dǎo)通電流變大。再有，微結(jié)晶硅膜(溝道區(qū)域)，由于具有結(jié)晶硅和非結(jié)晶硅的混合結(jié)構(gòu)，即便是 由硅氧化膜及硅氮化膜的任何一種形成，也無法得到良好的界面。也就是，固定電荷密度及 界面能級密度非常高，薄膜晶體管(TFT)的閾值電壓的極端負(fù)移動和S值惡化成為問題。還 有，制造工序非常不安定，所以控制閾值電壓是困難的。在此，參照表示電壓電流特性的曲線的圖19說明上述以前結(jié)構(gòu)1及以前結(jié)構(gòu)2。 圖19中的實線，是表示在以前結(jié)構(gòu)1(溝道區(qū)域為非結(jié)晶硅層、且柵極絕緣膜是SiNx的結(jié) 構(gòu))的薄膜晶體管(TFT)中，表示對應(yīng)于施加電壓的增大所產(chǎn)生的電流值的變化。施加電 壓在-40V—-10V的范圍中，電流值約在KT12A以下值大偏差變化。這樣做，施加電壓如果大 于-IOV的話，導(dǎo)通電流豎直上升急增大。其后，伴隨著施加電壓的增大導(dǎo)通電流漸漸接近1(Γ2Α程度。圖19中的點劃線，以前結(jié)構(gòu)2 (溝道區(qū)域是微結(jié)晶硅層，且柵極絕緣膜為SiNx結(jié) 構(gòu))的薄膜晶體管(TFT)，與以上所述相同，表示了施加電壓的增大產(chǎn)生的電流值的變化。 施加電壓在-40V—-22V范圍內(nèi)，電流值只是減少。其后，伴隨著施加電壓的增大而增大，導(dǎo) 通電流豎直上升漸漸接近10_2A程度。圖19中的波線，以前結(jié)構(gòu)2 (溝道區(qū)域是微結(jié)晶硅層，且柵極絕緣膜為SiOx結(jié)構(gòu)) 的薄膜晶體管(TFT)，與以上所述相同，表示了施加電壓的增大產(chǎn)生的電流值的變化。施加 電壓在-40V—-25V范圍內(nèi)，電流值只是減少。其后，伴隨著施加電壓的增大而增大，導(dǎo)通電 流豎直上升漸漸接近10_3A程度。這樣，得知以前結(jié)構(gòu)2中，無論柵極絕緣膜是SiNx或SiOx的哪一種，在非導(dǎo)通電 流增加的同時，電流的豎立上升的特性比以前結(jié)構(gòu)1惡化了。對此，如剖面圖的圖18所示，使非結(jié)晶硅層104介于微結(jié)晶硅層110和源極區(qū)域 105及漏極區(qū)域106之間以為所知(例如，參照專利文獻1及專利文獻2)。也就是，在柵極 絕緣膜103上形成微結(jié)晶硅層104。這樣做，非結(jié)晶硅層104上分別形成了源極區(qū)域105及 漏極區(qū)域106。通過這樣，要解決溝道區(qū)域中移動能力低的上述以前結(jié)構(gòu)1的問題點。(專利文獻1)日本專利公開昭62力卯465號公報(專利文獻2)日本專利公開2001-217424號公報(發(fā)明所要解決的課題)但是，上述專利文獻1及專利文獻2的結(jié)構(gòu)中，無論柵極絕緣膜103是SiNx或SiOx 的哪一種，也無法得到這個柵極絕緣膜103和構(gòu)成溝道區(qū)域的微結(jié)晶硅層110之間的良好 界面，固定電荷密度及界面能級密度變得非常高。其結(jié)果，薄膜晶體管(TFT)的閾值電壓的 極端負(fù)移動和S值惡化成為問題。還有，制造工序非常不安定，所以控制閾值電壓是困難 的。還有，因為源極區(qū)域105 —側(cè)及漏極區(qū)域106 —側(cè)設(shè)置了高電阻的非結(jié)晶硅層 104，由這個非結(jié)晶硅層104可以降低泄漏電流，另外又因為柵極絕緣膜103 —側(cè)設(shè)置了微 結(jié)晶硅層110，由于界面引起的泄漏電流不減少，非導(dǎo)通電流變高，這成為問題。

發(fā)明內(nèi)容
本發(fā)明，是鑒于上述諸點發(fā)明的，其目的為在包含溝道區(qū)域的層和柵極絕緣膜之 間形成良好的界面的同時，提高溝道區(qū)域內(nèi)的載流子的移動能力。(為解決課題的方法)為了達成上述目的，這個發(fā)明中，將具有溝道區(qū)域的半導(dǎo)體層和與柵極絕緣膜直 接疊層了的第一非晶膜以及結(jié)晶膜疊層形成。具體的講，本發(fā)明所涉及的半導(dǎo)體裝置，是包括具有溝道區(qū)域的半導(dǎo)體層、具有 源極區(qū)域及漏極區(qū)域的雜質(zhì)層、和隔著柵極絕緣膜與上述半導(dǎo)體層相對設(shè)置的柵電極的半 導(dǎo)體裝置，上述半導(dǎo)體層，具有至少疊層了第一非晶膜、和包含晶相的結(jié)晶膜的疊層結(jié)構(gòu)， 上述第一非晶膜，直接疊層在上述柵極絕緣膜上。上述結(jié)晶膜和上述雜質(zhì)層之間，最好的是至少形成一層第二非晶膜。上述柵電極形成在絕緣性基板上，還可以具有上述絕緣性基板上形成上述半導(dǎo)體層覆蓋上述柵電極及上述柵極絕緣膜的至少一部分的底柵(bottom gate)結(jié)構(gòu)。上述半導(dǎo)體層最好的是由硅構(gòu)成。上述結(jié)晶膜，最好的是由相對于該結(jié)晶膜表面垂直延伸的柱狀結(jié)晶形成的微結(jié)晶 硅構(gòu)成的。
上述柱狀結(jié)晶的斷面直徑，最好的是在IOnm以上且在40nm以下。
上述第一非晶層，最好的是由非晶硅構(gòu)成。
上述柵極絕緣膜，還可以由硅氮化膜構(gòu)成。
上述第一非晶膜的膜厚，最好的是在5nm以上且在30nm以下。
上述雜質(zhì)層，最好的是具有至少疊層了非晶的第一層、和包含晶相的第二層的疊
上述雜質(zhì)層，最好的是具有至少疊層了低濃度雜質(zhì)層、和高濃度雜質(zhì)層的疊層結(jié)
層結(jié)構(gòu)構(gòu)。上述第一非晶膜，最好的是由傅立葉紅外光譜學(xué)(FT-IR)法檢測具有2000CHT1 的吸收峰值和2100CHT1的吸收峰值，ZOOOcnr1的吸收峰值的比率為75%以上的光譜(法 spectre)。一種顯示裝置，包括形成了多個薄膜晶體管的第一基板、和隔著顯示媒體與上述 第一基板相對設(shè)置的第二基板，上述薄膜晶體管包括具有溝道區(qū)域的半導(dǎo)體層、具有源極 區(qū)域及漏極區(qū)域的雜質(zhì)層、和隔著柵極絕緣膜與上述半導(dǎo)體層相對設(shè)置的柵電極，上述半 導(dǎo)體層，具有至少疊層了第一非晶膜、和包含晶相的結(jié)晶膜的疊層結(jié)構(gòu)，上述第一非晶膜， 直接疊層在上述柵極絕緣膜上。上述結(jié)晶膜和上述雜質(zhì)層之間，最好的是至少形成了一層第二非晶膜。上述柵電極形成在絕緣性基板上，最好的是具有上述絕緣性基板上形成上述半導(dǎo) 體層覆蓋上述柵電極及上述柵極絕緣膜的至少一部分的底柵結(jié)構(gòu)。上述半導(dǎo)體層最好的是由硅構(gòu)成。上述結(jié)晶膜，最好的是由相對于該結(jié)晶膜表面垂直延伸的柱狀結(jié)晶形成的微結(jié)晶 硅構(gòu)成的。
層結(jié)構(gòu)
上述柱狀結(jié)晶的斷面直徑，最好的是在IOnm以上且在40nm以下。
上述第一非晶層，最好的是由非晶硅構(gòu)成。
上述柵極絕緣膜，最好的是由硅氮化膜構(gòu)成。
上述第一非晶膜的膜厚，最好的是在5nm以上且在30nm以下。
上述雜質(zhì)層，最好的是具有至少疊層了非晶的第一層、和包含晶相的第二層的疊
上述雜質(zhì)層，還可以具有至少疊層了低濃度雜質(zhì)層、和高濃度雜質(zhì)層的疊層結(jié)構(gòu)。 上述第一非晶膜，最好的是由傅立葉變換紅外光譜(FT-IR)法檢測具有2000CHT1 的吸收峰值和2100CHT1的吸收峰值，ZOOOcnr1的吸收峰值的比率為75%以上的光譜(法 spectre)。 本發(fā)明所涉及的半導(dǎo)體裝置的制造方法，是包括在絕緣基板上形成柵電極的第 一工序，以覆蓋上述柵電極的形式形成柵極絕緣膜的第二工序，形成半導(dǎo)體層和包含雜質(zhì) 的半導(dǎo)體層的雜質(zhì)層的第三工序，蝕刻上述半導(dǎo)體層形成激活層的第四工序，通過蝕刻上述雜質(zhì)層形成源極區(qū)域及漏極區(qū)域的第五工序的制造方法，上述第三工序中，包括以覆蓋 上述柵極絕緣膜的形式形成第一非晶膜的工序、和以覆蓋上述第一非晶膜的形式形成包含 晶相的結(jié)晶膜的工序。上述第三工序中，最好的是包括以覆蓋上述結(jié)晶膜的形式形成第二非晶膜的工序。上述第三工序中，在上述半導(dǎo)體層上形成蝕刻阻止部，以覆蓋上述半導(dǎo)體層及上 述蝕刻阻止部的形式形成上述雜質(zhì)層。上述第三工序中，最好的是由等離子體化學(xué)氣相沉積(CVD = Chemical Vapor Deposition)法形成上述半導(dǎo)體層。上述第三工序中，最好的是由高密度等離子體化學(xué)氣相沉積(CVD)法形成上述結(jié)晶膜。上述高密度等離子體化學(xué)氣相沉積(CVD)法，還可以是電感耦合等離子體(ICP = Inductively coupled plasma)方式。還有，上述高密度等離子體化學(xué)氣相沉積(CVD)法， 可以是表面波等離子體方式。再有，上述高密度等離子體化學(xué)氣相沉積(CVD)法，還可以是 電子回方寵共振(ECR = Electron Cyclotron Resonance)方式。上述等離子體化學(xué)氣相沉積(CVD)法中，最好的是沉積壓力在0. 133Pa以上且在 13. 3Pa 以下。上述等離子體化學(xué)氣相沉積(CVD)法中，最好的是做為原料氣體應(yīng)用SiH4及H2, 上述SiH4及H2的流量比SiH4/H2，在1/30以上且在1/1以下。上述等離子體化學(xué)氣相沉積(CVD)法中，做為原料氣體還可以只應(yīng)用SiH4。在形成上述結(jié)晶膜之前，最好的是對上述第一非晶膜進行用吐等離子體的表面處理。-作用-本發(fā)明所涉及的半導(dǎo)體裝置，因為具有溝道區(qū)域的半導(dǎo)體層具有結(jié)晶膜，提高了 溝道區(qū)域載流子的移動度。也就是，增大導(dǎo)通電流成為可能。再有，上述半導(dǎo)體層具有第一 非晶膜，這個第一非晶膜直接疊層在柵極絕緣膜上，所以，半導(dǎo)體層和柵極絕緣膜之間形成 了良好的界面。其結(jié)果，固定電荷密度及界面能級密度降低，所以，閾值電壓的極端負(fù)移動 被抑制的同時，提高了表示導(dǎo)通電流豎立上升特性的S值。還有，安定的進行制造工序成為 可能，所以，控制閾值電壓也變得容易。再有，通過將電阻較大的第一非晶膜直接疊層在柵 極絕緣膜上，從半導(dǎo)體層向柵極絕緣膜的泄漏電流減少，非導(dǎo)通電流降低。特別是，結(jié)晶膜和雜質(zhì)層之間形成了第二非結(jié)晶膜的情況，這個第二非結(jié)晶膜電 阻較大，所以，在半導(dǎo)體層和雜質(zhì)層之間減少了泄漏電流降低了非導(dǎo)通電流。這樣，具有上 述半導(dǎo)體裝置的顯示裝置，它的顯示品位和信賴性提高了。上述半導(dǎo)體裝置，例如是由底柵結(jié)構(gòu)最適合形成的。還有，半導(dǎo)體層，例如由硅最 合適的形成。還有，結(jié)晶膜最合適的是硅。由此，與一般的非結(jié)晶硅薄膜晶體管(TFT)同樣 的制造工序進行制造成為可能。特別是，只要柱狀結(jié)晶的斷面直徑在IOnm以上且在40nm以下，與元件的大小相比 充分的小，元件的特性就被均一。另一方面，第一非晶膜，由例如非晶硅最合適的形成。還 有，柵極絕緣膜，最好的是例如硅氮化膜。
然而，假設(shè)，當(dāng)?shù)谝环蔷さ哪ず裥∮?nm的情況，得不到良好的界面特性的同 時，而厚于30nm的情況，只使結(jié)晶膜起到溝道區(qū)域的作用又不容易，得不到良好的導(dǎo)通特 性。也就是，第一非晶膜的膜厚，例如在5nm以上且在30nm以下，導(dǎo)通特性及界面特性的提
高這一點最好。還有，雜質(zhì)層，例如可以由非晶的第一層、含晶相的第二層構(gòu)成的疊層結(jié)構(gòu)構(gòu)成， 還可以由低雜質(zhì)層和高雜質(zhì)層的疊層結(jié)構(gòu)構(gòu)成。由此，源極區(qū)域和漏極區(qū)域附近的電場分 別得到緩和，非導(dǎo)通電流降低。制造上述半導(dǎo)體裝置的情況，進行上述的第一工序至第四工序。第一工序中，在絕 緣基板上形成柵電極。接下來，第二工序中，以覆蓋柵電極的形式形成柵極絕緣膜。其后， 第三工序中，形成包含半導(dǎo)體層和雜質(zhì)的半導(dǎo)體層。這個第三工序中，進行以覆蓋柵極絕 緣膜的形式形成第一非晶膜的工序，和以覆蓋第一非晶膜的形式形成含晶相的結(jié)晶膜的工 序。其后，蝕刻半導(dǎo)體層形成激活層。因此，與非結(jié)晶硅薄膜晶體管(TFT)的一般的工序例 如溝道蝕刻工序等同樣適用，制造半導(dǎo)體裝置成為可能。其后，第四工序中，蝕刻半導(dǎo)體層形成激活層。接下來，第五工序中，通過蝕刻雜質(zhì) 層，形成源極區(qū)域及漏極區(qū)域。這樣，制造半導(dǎo)體裝置。特別是，第三工序中，只要進行以覆蓋結(jié)晶膜的形式形成第二非結(jié)晶膜的工序，在 電阻較大的第二非晶膜上疊層雜質(zhì)層就成為可能。其結(jié)果，在半導(dǎo)體層和雜質(zhì)層之間也可 以降低非導(dǎo)通電流。還有，第三工序中，在半導(dǎo)體層上形成蝕刻阻止部，只要以覆蓋半導(dǎo)體層及蝕刻阻 止部的形式形成雜質(zhì)層，由蝕刻阻止部保護半導(dǎo)體層的同時，只蝕刻雜質(zhì)層成為可能。其結(jié) 果，提高了元件的導(dǎo)通特性及信賴性。還有，非結(jié)晶硅薄膜晶體管(TFT)的一般的工序例如 蝕刻阻止工序等同樣適用，制造上述半導(dǎo)體裝置成為可能。上述結(jié)晶膜，只要是由等離子體化學(xué)氣相沉積(CVD)法(最好的是高密度等離子 體化學(xué)氣相沉積(CVD)法)形成，低溫成膜成為可能，不適合高溫處理的玻璃基板或塑料基 板等都可適用于上述絕緣基板的同時，提高它的生產(chǎn)性也成為可能。還有，根據(jù)等離子體化 學(xué)氣相沉積(CVD)法，例如提高了微結(jié)晶硅膜等的結(jié)晶膜的結(jié)晶率，特別是在成膜初期顯 著。換句話講，根據(jù)等離子體化學(xué)氣相沉積(CVD)法，從成膜初期起，就能夠形成結(jié)晶率及 密度高的結(jié)晶膜。還有，SiH4及H2的流量比SiH4/H2，即便是在1/30以上且在1/1以下也可能形成結(jié) 晶膜。還有，等離子體化學(xué)氣相沉積(CVD)法中，做為原料氣體可以只應(yīng)用SiH4,由此，形成 良好的結(jié)晶硅膜，由于膜的致密化提高了耐藥液性，同時，膜中的氫含量降低信賴性提高。還有，形成結(jié)晶膜前，只要對第一非晶膜進行氫(H2)的表面處理，就可以提高從成 膜初期開始的結(jié)晶性。-發(fā)明的效果-根據(jù)本發(fā)明，具有溝道區(qū)域的半導(dǎo)體層，是由直接疊層在柵極絕緣膜上的第一非 晶膜、和結(jié)晶膜疊層形成的，所以，在包含溝道區(qū)域的半導(dǎo)體層的第一非晶膜和柵極絕緣膜 之間形成了良好的界面的同時，還可以提高溝道區(qū)域中的載流子的移動度。其結(jié)果，由良好 的界面，抑制了閾值電壓的極端負(fù)移動，能夠提高導(dǎo)通電流的豎立上升特性的同時，還可以 提高導(dǎo)通特性。
附圖的簡單說明圖1，是擴大表示實施方式1的薄膜晶體管(TFT) 1的構(gòu)成的剖面圖。圖2，是表示形成在玻璃基板上的柵電極的剖面圖。圖3，是表示再形成柵極絕緣膜、半導(dǎo)體層及雜質(zhì)層的狀態(tài)的剖面圖。圖4，是表示圖案形成活性區(qū)域的狀態(tài)的剖面圖。圖5，是表示形成了光敏抗蝕劑、源電極及漏電極的狀態(tài)的剖面圖。圖6，是表示形成源極區(qū)域及漏極區(qū)域狀態(tài)的剖面圖。圖7，是表示液晶顯示裝置的概略構(gòu)成的剖面圖。圖8，是表示實施方式2的薄膜晶體管(TFT) 1的構(gòu)成的擴大剖面圖。圖9，是表示再形成柵極絕緣膜、半導(dǎo)體層、雜質(zhì)層及硅氮化物層的狀態(tài)的剖面圖。圖10，是表示圖案形成高限制部(H-stopper)狀態(tài)的剖面圖。圖11，是表示圖案形成活性區(qū)域狀態(tài)的剖面圖。圖12，是表示形成源電極、漏電極、源極區(qū)域及漏極區(qū)域狀態(tài)的剖面圖。圖13，是一部分?jǐn)U大表示其它實施方式中的活性區(qū)域的剖面圖。圖14，是一部分?jǐn)U大表示其他實施方式中的活性區(qū)域的剖面圖。圖15，是擴大表示參差結(jié)構(gòu)的薄膜晶體管(TFT)的構(gòu)成的剖面圖。圖16，是擴大表示溝道蝕刻·共面型薄膜晶體管(TFT)的構(gòu)成的剖面圖。圖17，是擴大表示以前的薄膜晶體管(TFT)構(gòu)成的剖面圖。圖18，是擴大表示以前的薄膜晶體管(TFT)構(gòu)成的剖面圖。圖19，是表示以前薄膜晶體管(TFT)的電壓電流特性的曲線圖。(符號說明)1薄膜晶體管(TFT)2溝道區(qū)域3半導(dǎo)體層4源極區(qū)域5漏極區(qū)域6激活層11玻璃基板(絕緣基板)12柵電極13柵極絕緣膜14第一非晶膜(第一 a-Si膜)15微結(jié)晶硅膜(結(jié)晶膜)Hn+硅層(雜質(zhì)層)18電極層19源電極20漏電極30高限制部31硅氮化膜33 第一層；34 第二層
35低雜質(zhì)層36高雜質(zhì)層42有源矩陣基板(半導(dǎo)體裝置)
具體實施例方式以下，基于附圖詳細(xì)說明本發(fā)明的實施方式。尚，本發(fā)明中，不為以下實施方式所 限定?！栋l(fā)明的實施方式1》圖1至圖12，表示本發(fā)明的實施方式1。圖7，是概略表示液晶顯示裝置S的主要 部位的剖面圖。圖1，是擴大表示薄膜晶體管(TFT)I的剖面圖。圖2至圖6，是為說明薄膜 晶體管(TFT)I的制造方法的擴大剖面圖。液晶顯示裝置S，如圖7所示，包括是半導(dǎo)體裝置的且是第一基板的有源矩陣基 板42、隔著顯示媒體層的液晶層44與上述有源矩陣基板42相對設(shè)置的第二基板的相對基 板43。有源矩陣基板42中，設(shè)置了多個像素(省略圖示)，如圖1所示的開關(guān)元件的薄膜 晶體管(TFT)I形成在每個像素中。還有，有源矩陣基板42，在液晶層44 一側(cè)的表面設(shè)置了 定向膜45的同時，在與液晶層44相反一側(cè)的表面上疊層了偏光板46。還有，有源矩陣基板 42上，組裝了為驅(qū)動控制各薄膜晶體管(TFT)I的驅(qū)動器IC(省略圖示)。這樣，半導(dǎo)體裝 置的有源矩陣基板42，就成為多個NMOS晶體管的薄膜晶體管(TFT)I制造在同一半導(dǎo)體基 板上的結(jié)構(gòu)。相對基板43上，盡管省略了圖示，形成了由彩色濾光片或ITO形成的共通電極。還 有，相對基板43，在液晶層44 一側(cè)的表面設(shè)置了定向膜47的同時，在與液晶層44相反一側(cè) 的表面上疊層了偏光板48。還有，上述液晶層44，由夾在有源矩陣基板42和相對基板43 之間的密封部件49密封。這樣做，液晶顯示裝置S，由薄膜晶體管(TFT)I使液晶層44中的 液晶分子的定向狀態(tài)在每個像素中受到控制，進行所希望的顯示。接下來，詳細(xì)說明薄膜晶體管(TFT) 1。尚，說明一個NMOS晶體管。上述薄膜晶體管(TFT) 1，如圖1所示，包括具有溝道區(qū)域2的半導(dǎo)體層3、具有源 極區(qū)域4及漏極區(qū)域5的雜質(zhì)層17、與半導(dǎo)體層3相對的隔著柵極絕緣膜13的柵電極12。也就是，絕緣基板的玻璃基板11表面上，凸?fàn)钚纬蓶烹姌O12的同時，以覆蓋柵電 極12的形式形成柵極絕緣膜13。柵極絕緣膜13，例如由硅氮化膜構(gòu)成。柵極絕緣膜13的 表面，沿著柵電極12的表面形成凸?fàn)睢艠O絕緣膜13上，以覆蓋這個凸?fàn)畈糠值男问叫纬?了半導(dǎo)體層3。再有，半導(dǎo)體層3上疊層了例如包含磷等雜質(zhì)的雜質(zhì)層17。半導(dǎo)體層3及 雜質(zhì)層17，分別沿著上述柵極絕緣膜13的表面形成。半導(dǎo)體層3，由硅構(gòu)成，具 有至少由第一非晶膜14和包含晶相的結(jié)晶膜15疊層的 疊層結(jié)構(gòu)。再有，結(jié)晶膜15和雜質(zhì)層17之間，至少形成了一層第二非晶膜16。也就是，半 導(dǎo)體層3，是由第一非晶膜的第一非結(jié)晶硅層14、結(jié)晶膜的微結(jié)晶硅膜15、和第二非晶膜的 第二非結(jié)晶硅層16構(gòu)成。尚，微結(jié)晶硅膜15和雜質(zhì)層17之間，還可以疊層多層非晶膜。第一非結(jié)晶硅層14，由非晶半導(dǎo)體的非晶硅(amorphous silicon)形成，直接疊 層在柵極絕緣膜13的表面上。第一非晶膜14，形成為5nm以上且30nm以下的膜厚。
微結(jié)晶硅膜15，是由相對于這個微結(jié)晶硅膜15的表面垂直延伸的柱狀結(jié)晶形成 微結(jié)晶硅構(gòu)成的。上述柱狀結(jié)晶的斷面直徑，在IOnm以上且在40nm以下。第二非結(jié)晶硅層16，與第一非晶膜14 一樣是由非晶硅構(gòu)成，疊層在微結(jié)晶硅膜15 的表面上。還有，雜質(zhì)層17，是由導(dǎo)入了 η型雜質(zhì)的半導(dǎo)體層的η+硅層17形成的。η+硅 層17，在柵電極12的上方，由后述的開口部21分?jǐn)嘣礃O區(qū)域4和漏極區(qū)域5。這樣，η+硅 層17的源極區(qū)域4及漏極區(qū)域5，直接疊層在上述第二非結(jié)晶硅層16的表面上。還有，上 述源極區(qū)域4和漏極區(qū)域5之間的微結(jié)晶硅膜15上，形成了溝道區(qū)域2。η+硅層17上疊層了金屬材料形成的電極層18。電極層18，形成為覆蓋與η+硅層 17—起的柵極絕緣膜13。并且，以貫通電極層18、及η+硅層17的形式形成開口部21。也 就是，第一非晶硅膜16的上側(cè)表面，以構(gòu)成開口部21的底部的形式成為凹狀。這樣，電極層18，由開口部21分?jǐn)嘣礃O區(qū)域19和漏極區(qū)域20。源極區(qū)域19疊層 在源極區(qū)域4上的同時，漏極區(qū)域20疊層在漏極區(qū)域5上。電極層18 (源極區(qū)域19及漏極區(qū)域20)，由鈍化膜22覆蓋。鈍化膜22，例如由硅 氮化膜構(gòu)成，也覆蓋開口部21的內(nèi)部。再有，這個鈍化膜22，由透明樹脂膜的平整膜23覆
至
ΓΤΠ ο上述平整膜23及鈍化膜22上，形成了貫通它們的接線孔24。接線孔24到達漏極 區(qū)域5的表面。這樣，平整膜23的表面上，形成了通過接線孔24連接于漏極區(qū)域5的透明 電極25。透明電極25，由例如納米銦錫金屬氧化物(ITO= Indium Tin Oxides)等形成。這樣，上述薄膜晶體管(TFT) 1，對于玻璃基板，具有半導(dǎo)體層3至少以覆蓋柵電極 12及柵極絕緣膜13的一部分的形式形成底部柵極結(jié)構(gòu)。-制造方法-接下來，說明上述半導(dǎo)體裝置的有源矩陣基板42的制造方法。有源矩陣基板42， 是在玻璃基板11上形成上述薄膜晶體管(TFT)I或未圖示的布線等后，形成定向膜45，粘貼 偏光板46的同時組裝驅(qū)動器IC(省略圖示)進行制造。本實施方式的有源矩陣基板42的制造方法，因為在薄膜晶體管(TFT) 1的制造工 序中具有特征，所以參照圖1-圖6特別詳細(xì)說明薄膜晶體管(TFT) 1的制造工序。首先，第一工序中，如圖2所示，在玻璃基板11上形成柵電極12。也就是，在玻璃 基板11的表面上通過噴鍍法，按照TaN膜、Ta膜及TaN膜的順序形成，再通過蝕刻它形成 圖案的柵電極12。蝕刻使用干蝕刻法。這時，通過在蝕刻氣體中加入氧氣，邊使光敏抗蝕 劑后退邊進行蝕刻，使柵電極12的斷面相對于玻璃基板11的表面成45°的角度成為喇叭 狀。接下來，第二工序中，如圖3所示，以覆蓋柵電極12的形式形成柵極絕緣膜13。柵 極絕緣膜13，通過等離子體化學(xué)氣相沉積(CVD)法形成膜厚為400nm的硅氮化物(SiNx)而 形成。其后，第三工序中，如圖3所示，形成半導(dǎo)體層3、和雜質(zhì)層(η+硅層)17。半導(dǎo)體 層3，由等離子體化學(xué)氣相沉積(CVD)法形成。這個第三工序中，包含使第一非結(jié)晶硅層14 覆蓋柵極絕緣膜13而形成的工序、以覆蓋第一非結(jié)晶硅層14的形式形成微結(jié)晶硅膜15的 工序。再有，以覆蓋微結(jié)晶硅膜15的形式形成第二非結(jié)晶硅層16的工序。柵極絕緣膜13的硅氮化膜、第一非結(jié)晶硅層14及第二非結(jié)晶硅層16，分別由平行平板型等離子體化學(xué)氣相沉積(CVD)裝置形成。另一方面，微結(jié)晶硅膜15，由高密度等離子 體化學(xué)氣相沉積(CVD)法(電感耦合等離子體(IPC)方式、表面波等離子體方式或電子回 旋共振(ECR)方式)形成。這些膜14、15、16，由多重箱型裝置，在真空中連續(xù)進行成膜處理。柵極絕緣膜1 3、第一非結(jié)晶硅層14及第二非結(jié)晶硅層16、n+硅層17，可以由和一 般的非結(jié)晶硅薄膜晶體管(TFT)的制造工序相同的條件形成。另一方面，做為微結(jié)晶硅膜 15的成膜條件，使沉積壓力在0. 133Pa以上且在13. 3Pa以下。例如，最好的是使沉積壓力 為1.33Pa (lOmTorr)。再有，做為等離子體化學(xué)氣相沉積(CVD)法的原料氣體使用SiH4及 H2，使SiHjP H2的流量比SiH4/H2，在1/30以上且在1/1以下。例如，最好的是使SiH4/H2 為約1/20。這時，使玻璃基板11的溫度約為30(TC。做為等離子體化學(xué)氣相沉積(CVD)法 使用的氣體，由于可以同時導(dǎo)入輸運氣體的Ar，可以使等離子體安定。還有，在形成微結(jié)晶 硅膜15前，進行對上述第一非結(jié)晶硅層14的H2等離子體的表面處理。這時的沉積壓力為 1. 33Pa。這樣，使第一非結(jié)晶硅層14的膜厚約為10歷，微結(jié)晶硅膜15的膜厚約為30nm，第 二非結(jié)晶硅層16的膜厚為lOOnm。再有，使η+硅層17的膜厚為60nm。η+硅層17，既可以 是微結(jié)晶硅也可以是非結(jié)晶硅。尚，等離子體化學(xué)氣相沉積(CVD)法中，做為原料氣體可以只使用SiH4,由此，形成 良好結(jié)晶性的硅膜，由于膜的致密提高了耐藥液性的同時，還可以降低膜中的含氫量提高 信賴性。接下來，第四工序中，如圖4所示，蝕刻半導(dǎo)體層3形成激活層6。也就是，通過平 版印刷法圖案形成半導(dǎo)體層3 (第一非結(jié)晶硅層14、微結(jié)晶硅膜15及第二非結(jié)晶硅層16) 及η+硅層17，島狀形成激活層6。蝕刻用干蝕刻。由此，就能夠形成精細(xì)的形狀。蝕刻氣 體中，使用與柵極絕緣膜13的硅氮化物選擇比容易取得的氯氣(Cl2)。并且，蝕刻中，用邊 界探測器(EPD)監(jiān)視蝕刻部分，到柵極絕緣膜13露出為止進行蝕刻。其后，如圖5所示，形成源電極19及漏電極20。首先，由噴鍍法形成Al/Mo膜，以 它為電極層18。電極層18的膜厚，分別為Al = lOOnm, Mo = lOOnm。接下來，光敏抗蝕劑 27中，在柵電極12的上方位置以露出電極層18的形式形成開口 28。再以這個光敏抗蝕劑 27為掩模蝕刻電極層18，通過在電極層18上形成開口部21，在開口部21的兩側(cè)形成源電 極19及漏電極20。蝕刻通過濕蝕刻進行，可以有選擇的只蝕刻除去電極層18。接下來，第五工序中，如圖6所示，通過蝕刻η+硅層17，形成源極區(qū)域4及漏極區(qū) 域5。也就是，在殘留上述光敏抗蝕劑27的狀態(tài)下進行干蝕刻，由此蝕刻從上述光敏抗蝕劑 27露出的η+硅層17除去。由此，開口部21，形成為從電極層18貫通η+硅層17，到達第二 非結(jié)晶硅層16。也就是，不只是η+硅層17，第二非結(jié)晶硅層16的一部分也被蝕刻。由此， 利用為形成上述源電極19及漏電極20而使用的光敏抗蝕劑27的源極區(qū)域4及漏極區(qū)域 5(溝道高工序)。其后，如圖1所示，形成透明電極25。首先，以覆蓋上述源電極19及漏電極20的 形式，由等離子體化學(xué)氣相沉積(CVD)法形成硅氮化膜，以它為鈍化膜22。這時，開口部21 的內(nèi)部也形成鈍化膜22，源極區(qū)域4和漏極區(qū)域5之間由鈍化膜22遮斷。接下來，以覆蓋鈍化膜22的形式形成樹脂膜(JAS膜)，以它為平整膜23。接下來，在漏電極20的上方位置，貫通平整膜23和鈍化膜22形成接線孔24。其后，對接線孔 24及平整膜23的表面由噴鍍法形成納米銦錫金屬氧化膜(ITO)。通過圖案形成它，形成透 明電極25。由以上各工序，制造液晶顯示裝置的有源矩陣基板42上設(shè)置的多個薄膜晶體管 (TFT) 1。-實施方式1的效果_
在此，微結(jié)晶硅膜15，具有結(jié)晶硅和非結(jié)晶硅混合的結(jié)構(gòu)，可以由喇曼分光測定進 行測定。結(jié)晶硅在520CHT1的波長下有尖銳的峰值的同時，非晶硅在480CHT1的波長下有較寬 大的峰值。微結(jié)晶硅膜15是兩者混合，所以具有在520CHT1的波長達到最高峰值的同時在它 的低波長一側(cè)具有較長的較寬大的峰值的光譜。還有，根據(jù)520CHT1和480CHT1的峰值強度 比可以比較結(jié)晶比率，由高密度等離子體化學(xué)氣相沉積(CVD)法，峰值比(SZOcn^ASOcnT1) 為2-8的程度。由高密度等離子體化學(xué)氣相沉積(CVD)法可以提高結(jié)晶硅的比率，但是不 能使其全部成為結(jié)晶硅，所以結(jié)晶硅與非晶硅混合存在。還有，由固層成長(SPC)或激光結(jié)晶的多晶硅中，這個峰值強度比成為15-80的程 度，形成了的膜上實際上不再存在非晶成分。這樣的結(jié)晶硅膜，硅氧化膜時可以形成良好的 界面，微結(jié)晶硅膜15，因為結(jié)晶硅和非晶硅混合，硅氧化膜及硅氮化膜的任何一個都無法得 到良好的界面特性。特別是，成膜初期結(jié)晶比率低(特別是峰值強度比為2以下的情況)， 這樣不良的界面在底部柵極結(jié)構(gòu)中成為致命的問題。對此，本實施方式1中，在柵極絕緣膜13上直接疊層了第一非結(jié)晶硅層14、微結(jié)晶 硅膜15，形成具有溝道區(qū)域2的半導(dǎo)體層3的第一非結(jié)晶硅層14和柵極絕緣膜13之間形 成良好的界面的同時，還可以提高由微結(jié)晶硅膜15的在溝道區(qū)域2中的載流子的移動度。 其結(jié)果，降低了固定電荷密度及界面能級密度，所以就可以控制閾值電壓的極端的負(fù)移動 的同時，還可以提高表示導(dǎo)通電流的豎立上升特性的S值。還有，因為安定制造工序進行成 為可能，所以控制閾值電壓也變得容易。再有，因為電阻較大的第一非結(jié)晶硅層14直接疊 層在柵極絕緣膜13上，所以減少了從半導(dǎo)體層3向柵極絕緣膜13的泄漏電流，也就可以降 低非導(dǎo)通電流。再有，微結(jié)晶硅膜15和η+硅膜17之間形成第二非結(jié)晶硅層16，所以這個第二非 結(jié)晶硅層16電阻較大，所以即便是在半導(dǎo)體層3和η+硅層17之間也可以減少泄漏電流降 低非導(dǎo)通電流。還有，做為結(jié)晶膜15使用了微結(jié)晶硅膜15，由與一般的非結(jié)晶硅薄膜晶體管 (TFT)同樣的制造工序可以容易的進行制造。再有，微結(jié)晶硅膜15所具有的柱狀結(jié)晶的斷 面直徑在IOnm以上且在40nm以下，這個結(jié)晶斷面與元件的大小相比充分的小，所以能夠使 元件的特性均一。然而，假設(shè)第一非結(jié)晶硅層14的膜厚薄于5nm，不能得到良好的界面特性的同時， 而如果厚于30nm，只用微結(jié)晶硅膜15做為溝道區(qū)域2也不容易，因此，就不能得到良好的導(dǎo) 通特性。對此，本實施方式中，規(guī)定第一非結(jié)晶硅層14的膜厚在5nm以上30nm以下，所以 就可以分別提高導(dǎo)通特性及界面特性。再有，根據(jù)本實施方式的制造方法，使用非結(jié)晶硅薄膜晶體管(TFT)的一般的工 序的溝道H工序，容易的制造薄膜晶體管(TFT) 1及有源矩陣基板42就成為可能。還有，微結(jié)晶硅膜15，是由等離子體化學(xué)氣相沉積(CVD)法(最好的是高密度等離子體化學(xué)氣相沉積(CVD)法)形成的，所以，低溫成膜成為可能，使用于顯示裝置的同時還 可以使用于無法適應(yīng)于高溫處理的玻璃基板或塑料基板等使用于上述絕緣基板11。還有， 提高了它的生產(chǎn)性。再有，由高密度等離子體化學(xué)氣相沉積(CVD)法，可以提高微結(jié)晶硅膜 15的結(jié)晶率，特別在成膜初期得到顯著的提高。換句話說，根據(jù)高密度等離子體化學(xué)氣相沉 積(CVD)法，從成膜初期的階段，可以形成結(jié)晶率及密度高的微結(jié)晶硅膜15。在此，所謂的平行 平板型的一般的等離子體化學(xué)氣相沉積(CVD)裝置中，從成膜 初期階段得到結(jié)晶性是困難的，初期的厚度50nm程度部分成了潛伏層。尚，上述潛伏層，是到微結(jié)晶硅膜開始成長為止的前驅(qū)體，與本發(fā)明的柵極絕緣膜 13界面一側(cè)使用的第一非晶膜(第一非結(jié)晶硅膜)14結(jié)構(gòu)不同。潛伏層因為在膜中含有 大量的空(void)，所以，無法得到與柵極絕緣膜良好的界面，還有移動度也非常低。兩者的 不同，可以由FT-IR法容易的判別。大量包含F(xiàn)T-IR空的情況下，在波數(shù)為2100CHT1附近 由Si-H2、(Si-H2)n的光譜的峰值觀察。另一方面，空少的情況下，在波數(shù)為ZOOOcnT1附近 由Si-H的光譜的峰值觀察。也就是，潛伏層的光譜，在波數(shù)2000CHT1及波數(shù)2100CHT1中具 有吸收峰值，在波數(shù)2100CHT1附近吸收峰值的比率為75%以上，對此，本發(fā)明所用的第一非 晶膜(第一非結(jié)晶硅膜)14的光譜，在波數(shù)2000CHT1及波數(shù)2100CHT1中具有吸收峰值，在波 數(shù)2000CHT1附近吸收峰值的比率為75%以上。還有，為了由這個平行平板型的等離子體化學(xué)氣相沉積(CVD)裝置得到微結(jié)晶硅 膜15，使SiH4/H2比在1/300-1/100的范圍是必要的，若SiH4的供給速度極端的低，那么，成 膜的速度就會變得非常慢。對此，本實施方式1中，SiH4及H2的流量比SiH4/H2即便是在1/30以上1/1以下 形成微結(jié)晶硅膜15是可能的。再有，形成微結(jié)晶硅膜15前，通過對第一非結(jié)晶硅層14進 行H2的等離子體表面處理，可以從成膜初期更提高結(jié)晶性。這樣，具有上述薄膜晶體管(TFT) 1及有源矩陣基板42的液晶顯示裝置S，提高了 它的顯示品位及信賴性?！栋l(fā)明的實施方式2》圖8-圖12，表示本發(fā)明的實施方式2。圖8，是擴大表示薄膜晶體管(TFT) 1的剖 面圖。圖9-圖12，是為說明薄膜晶體管(TFT)I制造方法的擴大剖面圖。尚，以下各實施方 式中，與圖1-圖7相同的部分標(biāo)注相同的符號，省略其詳細(xì)說明。本實施方式2，是在上述實施方式1中形成了蝕刻阻止部30。也就是，如圖8所示， 在半導(dǎo)體層3上，柵電極12的上方位置形成了蝕刻阻止部30。也就是，蝕刻阻止部30形成 在第二非結(jié)晶硅膜16的表面上，在它的側(cè)面及上表面的一部分由源極區(qū)域4及漏極區(qū)域5 覆蓋。在蝕刻阻止部30的上方，以貫通電極層18及η+硅層17的形式形成開口部21。在 這個開口部21的內(nèi)部，與上述實施方式1同樣形成了鈍化膜22。然而，針對上述實施方式1中除去第二非結(jié)晶硅膜16的一部分構(gòu)成了開口部21 的底部的做法，這個實施方式2中是由蝕刻阻止部30保護，不除去而原樣保留。薄膜晶體 管(TFT)I的其它部分的結(jié)構(gòu)，與上述實施方式1同樣。-制造方法-接下來，說明本實施方式2的制造方法。首先，與上述實施方式1同樣進行第一工序及第二工序。由此，在玻璃基板11上形成柵電極12及柵極絕緣膜13。接下來，第三工序中，形成半導(dǎo)體層3及η+硅層17，但 是，特別的是在半導(dǎo)體層3上形成蝕刻阻止部30，以覆蓋半導(dǎo)體層3及蝕刻阻止部30的形 式形成η+硅層17。也就是，如圖9所示，首先，以覆蓋柵極絕緣膜13的形式形成第一非結(jié)晶硅膜14。 接下來，以覆蓋第一非結(jié)晶硅膜14的形式形成微結(jié)晶硅膜15。接下來，以覆蓋微結(jié)晶硅膜 15的形式形成第二非結(jié)晶硅膜 16。其后，以覆蓋第二非結(jié)晶硅膜16的形式形成硅氮化膜 13。硅氮化膜13，由平行平板型等離子體化學(xué)氣相沉積(CVD)裝置形成。使第一非結(jié)晶硅膜14的膜厚為約5nm，微結(jié)晶硅膜15的膜厚為約20nm，第二非結(jié) 晶硅膜16的膜厚為約25nm。再有，使硅氮化膜31的膜厚為約150。接下來，使硅氮化膜31從玻璃基板11的背面一側(cè)(也就是柵電極12—側(cè))曝光， 如圖10所示，對柵電極12用自定位(self-alignment)圖案形成。其后，以覆蓋上述第二 非結(jié)晶硅膜16及硅氮化膜31的形式由等離子體化學(xué)氣相沉積(CVD)法形成例如是含磷等 雜質(zhì)層的η+硅層17。接下來，第四工序中，如圖11所示，蝕刻半導(dǎo)體層3島狀形成激活層 6。其后，以覆蓋上述η+硅層17及柵極絕緣膜13的形式形成電極層18。電極層18， 是在η+硅膜17及柵極絕緣膜13上通過噴鍍法堆積Mo膜而形成的。電極層18的膜厚為 200nm。通過隔著光敏抗蝕劑蝕刻這個電極層18，在柵電極12的上方位置形成開口部21。 這時，通過進行濕蝕刻，可以有選擇的只蝕刻Mo膜的電極層18。腐蝕劑使用SLA腐蝕劑。 這樣，分割電極層18，形成源電極19及漏電極20。接下來，在原樣殘留上述光敏抗蝕劑的狀態(tài)下，干蝕刻η+硅層17。由此，如圖12 所示，分割η+硅層17形成源極區(qū)域4及漏極區(qū)域5。這時，在η+硅層17和第二非結(jié)晶硅 膜16之間形成蝕刻阻止部30，因此對溝道區(qū)域2不會有蝕刻影響，可以期待導(dǎo)通特性及信 賴性的提高。其后，與上述實施方式1同樣，通過形成鈍化膜22、平整膜23、以及透明電極25制 造薄膜晶體管(TFT) 1。-實施方式2的效果-然而，根據(jù)這個實施方式2，通過蝕刻阻止部30保護半導(dǎo)體層3的同時，可以有選 擇的只蝕刻η+硅層17。因此，由于能夠使半導(dǎo)體層3的厚度比溝道蝕刻工序的薄，所以可 以更降低非導(dǎo)通電流，提高導(dǎo)通特性及信賴性。還有，使用非結(jié)晶硅薄膜晶體管(TFT)的一般工序的蝕刻阻止部工序，就可以容 易的制造薄膜晶體管(TFT) 1及有源矩陣基板42。《其他實施方式》本發(fā)明，上述實施方式1還可以是以下的結(jié)構(gòu)。上述實施方式1及2中，是用一層η+硅層17構(gòu)成了雜質(zhì)層17，但是，本發(fā)明并不 為此所限，還可以由多數(shù)層構(gòu)成。例如，如圖13所示，將上述雜質(zhì)層17，疊層為在非晶的第 一層33的高電阻非晶硅η+硅33上，至少疊層含晶相的第二層34的低電阻微結(jié)晶η+硅34 而成為的疊層結(jié)構(gòu)。也就是，第二非結(jié)晶硅膜16的表面上形成20nm厚的非結(jié)晶η+硅33， 再在它的表面上形成厚度為40nm的微結(jié)晶η+硅34。由此，可以緩和漏極區(qū)域5等的雜質(zhì) 層17中的電場，所以，在降低非導(dǎo)通電流的同時可以增大導(dǎo)通電流。在此，通過使非晶η+硅的薄膜電阻在5X107Q/cm2以上且在5X IO8 Ω/cm2以下，使微結(jié)晶η+硅的薄膜電阻在 5X IO4 Ω/cm2以上且在5X IO6 Ω/cm2以下，可以得到這個效果。還有，如圖14所示，將上述雜質(zhì)層17，疊層為具有至少疊層了雜質(zhì)濃度降低的低 雜質(zhì)層35、以及雜質(zhì)濃度較高的高雜質(zhì)層36的疊層結(jié)構(gòu)。由此，分別緩和了源極區(qū)域4及 漏極區(qū)域5附近的電場，可以降低非導(dǎo)通電流。還有，上述實施方式1 及2中，以底柵結(jié)構(gòu)的半導(dǎo)體裝置為例進行了說明，但是，本 發(fā)明并不限于此，圖15及圖16所示的頂層?xùn)艠O結(jié)構(gòu)的半導(dǎo)體裝置同樣適用。也就是，圖15，是表示具有參差結(jié)構(gòu)的薄膜晶體管(TFT) 1的剖面圖。這個薄膜晶 體管(TFT) 1，是在玻璃基板11上源電極19及源極區(qū)域4的η+硅層17按照這個順序疊層 形成的同時，在所規(guī)定的間隔中，漏電極20及漏極區(qū)域5的η+硅層17按照這個順序疊層 形成。源極區(qū)域4及漏極區(qū)域5上，在這些源極區(qū)域4及漏極區(qū)域5之間，形成半導(dǎo)體層3。 這樣，在源極區(qū)域4和漏極區(qū)域5之間，形成了溝道區(qū)域2。半導(dǎo)體層3，是由第二非結(jié)晶硅膜16、微結(jié)晶硅膜15、及第一非結(jié)晶硅膜14按照這 個順序疊層構(gòu)成的。再有，以覆蓋這個半導(dǎo)體層3的形式形成柵極絕緣膜13。也就是，半導(dǎo) 體層3的與柵極絕緣膜13的界面，由第一非結(jié)晶硅膜14構(gòu)成。柵極絕緣膜13上，以相對溝道區(qū)域2的形式設(shè)置柵電極12的同時，形成為通過接 線孔39源電極19及漏電極20延伸出來。并且，這些柵電極12、源電極19、及漏電極20，由 保護膜36覆蓋。還有，圖16，是擴大表示溝道蝕刻 共面型薄膜晶體管(TFT)的構(gòu)成的剖面圖。這 個薄膜晶體管(TFT) 1，是在玻璃基板11上形成半導(dǎo)體層3。半導(dǎo)體層3，是由微結(jié)晶硅膜 15及第一非結(jié)晶硅膜14按照這個順序疊層構(gòu)成。半導(dǎo)體層3上，源極區(qū)域4及漏極區(qū)域5 間隔所規(guī)定的間隔形成。再有，柵極絕緣膜13，以覆蓋源極區(qū)域4、漏極區(qū)域5、及半導(dǎo)體層 3的形式形成。也就是，半導(dǎo)體層3的與柵極絕緣膜13的界面，由第一非結(jié)晶硅膜14構(gòu)成。柵極絕緣膜13上，在源極區(qū)域4及漏極區(qū)域5之間相對溝道區(qū)域2設(shè)置柵電極 12。再有，柵極絕緣膜13上，設(shè)置了源電極19和漏電極20，它們分別通過接線孔19與源 極區(qū)域4及漏極區(qū)域5連接。并且，這些柵電極12、源電極19及漏電極20由保護膜36覆
至
ΓΤΠ ο這樣，即便是將本發(fā)明適用于頂柵型結(jié)構(gòu)，半導(dǎo)體層3的與柵極絕緣膜13的界面 也由第一非結(jié)晶硅膜14構(gòu)成，所以，可以得到與上述實施方式1同樣的效果。再有，微結(jié)晶 硅膜15在膜厚增加的同時有結(jié)晶率增加的傾向，它的結(jié)晶率高的區(qū)域設(shè)置在接近與柵極 絕緣膜的界面一側(cè)，相對于底柵結(jié)構(gòu)提高移動度成為可能。還有，上述實施方式1及2中，做為半導(dǎo)體裝置，例舉了液晶顯示裝置的有源矩陣 基板42進行了說明，但是，本發(fā)明并不只限于此，有機EL顯示裝置的有源矩陣基板等同樣 能夠適用。還有，薄膜晶體管(TFT) 1，不只是做為像素的開關(guān)元件的薄膜晶體管(TFT) 1，還 可以做為其它的例如柵極驅(qū)動器或有機EL顯示裝置的開關(guān)元件。-產(chǎn)業(yè)上的利用可能性_正如以上說明的那樣，本發(fā)明，對于半導(dǎo)體裝置及其制造方法以及顯示裝置是有 用的，特別是，適用于包含溝道區(qū)域的層和柵極絕緣膜之間形成良好的界面的同時，提高溝 道區(qū)域中的載流子的移動度的情況。
權(quán)利要求
1.一種半導(dǎo)體裝置的制造方法，其特征在于 包括在絕緣基板上形成柵電極的第一工序，以覆蓋上述柵電極的形式形成柵極絕緣膜的第二工序，形成半導(dǎo)體層和做為包含雜質(zhì)的半導(dǎo)體層的雜質(zhì)層的第三工序，蝕刻上述半導(dǎo)體層形成激活層的第四工序，通過蝕刻上述雜質(zhì)層形成源極區(qū)域及漏極區(qū)域的第五工序；上述第三工序中，包括以覆蓋上述柵極絕緣膜的形式形成第一非晶膜的工序、和以覆 蓋上述第一非晶膜的形式形成包含晶相的結(jié)晶膜的工序。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置的制造方法，其特征在于上述第三工序中，包括以覆蓋上述結(jié)晶膜的形式形成第二非晶膜的工序。
3.根據(jù)權(quán)利要求1或2所述的半導(dǎo)體裝置的制造方法，其特征在于上述第三工序中，在上述半導(dǎo)體層上面形成蝕刻阻止部，以覆蓋上述半導(dǎo)體層及上述 蝕刻阻止部的形式形成上述雜質(zhì)層。
4.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置的制造方法，其特征在于 上述第三工序中，由等離子體化學(xué)氣相沉積法形成上述半導(dǎo)體層。
5.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置的制造方法，其特征在于上述第三工序中，由高密度等離子體化學(xué)氣相沉積法形成上述結(jié)晶膜。
6.根據(jù)權(quán)利要求5所述的半導(dǎo)體裝置的制造方法，其特征在于 上述高密度等離子體化學(xué)氣相沉積法，是電感耦合等離子體方式。
7.根據(jù)權(quán)利要求5所述的半導(dǎo)體裝置的制造方法，其特征在于 上述高密度等離子體化學(xué)氣相沉積法，是表面波等離子體方式。
8.根據(jù)權(quán)利要求5所述的半導(dǎo)體裝置的制造方法，其特征在于 上述高密度等離子體化學(xué)氣相沉積法，是電子回旋共振方式。
9.根據(jù)權(quán)利要求5所述的半導(dǎo)體裝置的制造方法，其特征在于上述等離子體化學(xué)氣相沉積法中，沉積壓力在0. 133Pa以上且在13. 3Pa以下。
10.根據(jù)權(quán)利要求5所述的半導(dǎo)體裝置的制造方法，其特征在于上述等離子體化學(xué)氣相沉積法中，做為原料氣體應(yīng)用SiH4及H2，上述SiH4及吐的流量 比SiH4/H2，在1/30以上且在1/1以下。
11.根據(jù)權(quán)利要求5所述的半導(dǎo)體裝置的制造方法，其特征在于 上述等離子體化學(xué)氣相沉積法中，做為原料氣體只應(yīng)用SiH4。
12.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置的制造方法，其特征在于在形成上述結(jié)晶膜之 前，對上述第一非晶膜進行用氫氣等離子體的表面處理。
全文摘要
本發(fā)明提供半導(dǎo)體裝置的制造方法，該制造方法包括在絕緣基板上形成柵電極的第一工序，以覆蓋上述柵電極的形式形成柵極絕緣膜的第二工序，形成半導(dǎo)體層和做為包含雜質(zhì)的半導(dǎo)體層的雜質(zhì)層的第三工序，蝕刻上述半導(dǎo)體層形成激活層的第四工序，通過蝕刻上述雜質(zhì)層形成源極區(qū)域及漏極區(qū)域的第五工序；上述第三工序中，包括以覆蓋上述柵極絕緣膜的形式形成第一非晶膜的工序、和以覆蓋上述第一非晶膜的形式形成包含晶相的結(jié)晶膜的工序。
文檔編號H01L21/336GK102097325SQ201010560100
公開日2011年6月15日 申請日期2007年8月3日 優(yōu)先權(quán)日2006年9月8日
發(fā)明者守口正生, 齊藤裕一 申請人:夏普株式會社