專利名稱：一種半導(dǎo)體器件的制作方法及器件結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體集成電路領(lǐng)域，特別是涉及一種具有交替排列的P型和N型硅外延柱層的超級結(jié)結(jié)構(gòu)的半導(dǎo)體器件的制作方法。本發(fā)明還涉及所述半導(dǎo)體器件結(jié)構(gòu)。
背景技術(shù)：
超級結(jié)結(jié)構(gòu)的器件通過利用N/P交替排列的結(jié)構(gòu)來代替?zhèn)鹘y(tǒng)VDMOS(縱向雙擴散金屬氧化物半導(dǎo)體晶體管)中的N漂移區(qū)。它結(jié)合業(yè)內(nèi)熟知的VDMOS工藝，就可以制作得到超級結(jié)結(jié)構(gòu)的MOSFET(金屬氧化物半導(dǎo)體場效應(yīng)管)；它能在反向擊穿電壓與傳統(tǒng)的VDMOS 一致的情況下，通過使用低電阻率的外延層，使器件的導(dǎo)通電阻大幅降低?，F(xiàn)有N/P交替排列的結(jié)構(gòu)的加工方法有多次外延和深溝槽填充兩種方法。其中深溝槽填充的方法具有成本低，加工周期短的優(yōu)點，成為超級結(jié)高壓工藝的一個重要發(fā)展方向。作為深溝槽填充方法的一個重要工藝步驟一深溝槽加工工藝，為了保證超級結(jié)的完美形成，需要深溝槽達(dá)到足夠的深度，達(dá)到或者接近外延的厚度，深溝槽也需要做到非常垂直，這樣才能保證深溝槽內(nèi)上下部填充硅的雜質(zhì)濃度的一致性。在深溝槽內(nèi)填充硅以后，再經(jīng)過CMP (化學(xué)機械研磨-實現(xiàn)平坦化)最終可以得到N/P交替排列的超級結(jié)結(jié)構(gòu)。深溝槽的刻蝕和硅填充在工藝上實現(xiàn)起來難度很大，特別是深溝槽中的P型雜質(zhì)的濃度分布， 變化會較大，這樣就會帶來器件反向擊穿電壓BV的較大的變化。在多次外延工藝中，有人提出利用垂直方向變化的雜質(zhì)濃度分布來改善BV隨P型雜質(zhì)濃度變化的依存性，這在多次外延工藝中易于實現(xiàn)，但在深溝槽填充的工藝中，由于深溝槽的填充是一方面從硅片底部， 同時也從溝槽側(cè)壁淀積，因此控制P型雜質(zhì)濃度在溝槽垂直方向的分布難以穩(wěn)定的實現(xiàn)。
發(fā)明內(nèi)容
本發(fā)明要解決的技術(shù)問題是提供一種超級結(jié)結(jié)構(gòu)的半導(dǎo)體器件的制作方法，能夠提高器件BV的均勻性和器件的可靠性；為此，本發(fā)明還要提供一種所述半導(dǎo)體器件結(jié)構(gòu)。為解決上述技術(shù)問題，本發(fā)明的半導(dǎo)體器件的制作方法包括如下步驟步驟一、在N+硅基板上依次形成N-外延層和介質(zhì)膜，通過光刻刻蝕在所述N-外延層中形成溝槽；步驟二、在所述溝槽中外延生長P型外延層，填充滿所述溝槽；獲得交替排列的P 型和N型半導(dǎo)體薄層；步驟三、涂負(fù)性光刻膠，進(jìn)行全面曝光并進(jìn)行顯影，得到將溝槽之上的負(fù)性光刻膠去除的圖形；其中，還包括步驟四、利用離子注入將P型雜質(zhì)注入到所述溝槽的上部；步驟五、將所述負(fù)性光刻膠去除，并將所述介質(zhì)膜去除；步驟六、將溝槽中的P型雜質(zhì)進(jìn)行再分布；使溝槽上部P型雜質(zhì)的總量多于相應(yīng)位置的N型雜質(zhì)的總量，溝槽底部P型雜質(zhì)總量等于或小于相應(yīng)位置的N型雜質(zhì)總量。本發(fā)明所述的半導(dǎo)體器件結(jié)構(gòu)包括，在N+硅基板上具有交替排列的P型和N型半導(dǎo)體薄層，且P型半導(dǎo)體薄層位于溝槽中，其中在溝槽上部P型雜質(zhì)總量多于相應(yīng)位置的 N型雜質(zhì)總量，在溝槽底部P型雜質(zhì)總量等于或小于相應(yīng)位置的N型雜質(zhì)總量。本發(fā)明利用負(fù)性光刻膠的特性，實現(xiàn)自對準(zhǔn)的高能量離子注入，得到在溝槽方向上P型薄層中不均勻的雜質(zhì)濃度分布，以改善器件的BV對雜質(zhì)濃度變化的靈敏度；通過得到P型雜質(zhì)濃度的非均勻分布，改善器件的大電流處理能力(EAS)，提高器件BV的均勻性， 并提高器件的可靠性。
下面結(jié)合附圖與具體實施方式
對本發(fā)明作進(jìn)一步詳細(xì)的說明圖1-7是本發(fā)明的方法一實施例控制流程示意圖；圖8是采用本發(fā)明的方法制成的超級結(jié)NMOS器件單元結(jié)構(gòu)示意圖；圖9是P/N薄層中多數(shù)載流子雜質(zhì)濃度分布示意圖。
具體實施例方式實施例一，在本實施例中，所述半導(dǎo)體器件的制作方法如下步驟一、參見圖1所示，在N+硅基板1上形成N-外延層2。N+硅基板1的電阻率一般在0. 001-0. 003歐姆.厘米；N-外延層2的厚度和電阻率是按照器件設(shè)計的要求來確定的，如對BVDS(源漏擊穿電壓)為600V的器件，其電阻率一般選取在2-10歐姆.厘米， 厚度選取40-55微米。在所述N-外延層2上生長一層氧化硅膜31 (該氧化硅膜可以做為溝槽刻蝕的掩膜，還可以做為化學(xué)機械研磨時的阻擋層)，在所述N-外延層2中通過光刻刻蝕得到溝槽的圖形(這里溝槽可以穿過N-外延層2延伸到N+硅基板1的端面，也可以停留在N-外延層2中，按器件設(shè)計的要求而定)。所述溝槽可以是垂直的，也可以是傾斜的。溝槽底部可以是平坦的，也可以是有彎曲弧度的。所述氧化硅膜31可以通過熱氧化得到，也可以通過化學(xué)汽相淀積(CVD)來實現(xiàn)。 溝槽刻蝕可以是利用氧化硅膜31做為掩膜，也可以利用光刻膠做為掩膜進(jìn)行刻蝕，刻蝕后的氧化硅膜31的厚度建議在1000埃以上。 步驟二、參見圖2，在溝槽中外延生長P型硅外延柱層(P型薄層)41，填充所述溝槽。該P型硅外延柱層41為P型硅、P型硅加介質(zhì)(如SiO2)或P型硅加不摻雜的硅，且填滿溝槽。這里的P型硅中的雜質(zhì)用于平衡相鄰的N型薄層(N型硅外延柱層)中的N型雜質(zhì)。為了得到理想的器件特性，P型薄層中的P型雜質(zhì)總量要與N型薄層中的N型雜質(zhì)總量差異控制在N型雜質(zhì)總量的30%之內(nèi)，當(dāng)然隨后步驟(參見步驟六)中注入的P型雜質(zhì)也要考慮在內(nèi)。為得到無縫的溝槽填充效果并減少工藝難度，P型硅外延柱層41中可以先填充摻雜的P型硅，之后填充介質(zhì)膜，如BPSG(硼磷硅玻璃)，利用BPSG的流動性將溝槽完成填充好；也可以先填充一層P型硅后，再填充不摻雜的硅，利用不摻雜的硅中即使有空洞也不會有大的漏電的特性來得到好的器件特性。這里的P型硅可以是單晶硅、多晶硅或不定型硅。P型單晶硅的生長溫度可以在650°C 1200°C，P型多晶硅的生長溫度可以在580°C 到650°C，P型不定型硅的生長溫度可以在510°C到579°C，本例中的溝槽中填充的都是P型硅，且雜質(zhì)濃度在溝槽的方向上均勻分布，利用化學(xué)機械研磨或回刻將表面的硅除去。
步驟三、參見圖3所示，在硅片表面(即氧化硅膜31和P型硅外延柱層41的表面)旋涂一層抗反射膜32 ；利用旋涂的方式，在溝槽中(即P型硅外延柱層41的表面)得到的抗反射膜32的厚度會大于在氧化硅膜31上的抗反射膜32的厚度。這里，抗反射膜32 的厚度一般在300-2000埃。步驟四、參見圖4，進(jìn)行回刻，將氧化硅膜31上的抗反射膜32除去，并使溝槽頂部位置表面上仍留有抗反射膜32。步驟五、參見圖5所示，涂負(fù)性光刻膠33，進(jìn)行全面曝光并進(jìn)行顯影，得到將溝槽之上的負(fù)性光刻膠33去除的圖形(結(jié)合圖6所示)；這里負(fù)性光刻膠33可以是化學(xué)增幅型的光刻膠，厚度可以在10000-50000埃。由于抗反射膜32的存在，通過選擇曝光時的條件，使氧化硅膜31上的負(fù)性光刻膠31不被除去，而抗反射膜32之上的負(fù)性光刻膠31都被去除掉，這樣得到在氧化硅膜31上有負(fù)性光刻膠33，而溝槽頂部位置表面上有抗反射膜32 的圖形(參見圖6)。步驟六、參見圖6所示，利用離子注入將P型雜質(zhì)注入到溝槽上部，使得位于溝槽內(nèi)的P型硅外延柱層41的上部內(nèi)形成有摻雜的P型硅42 ；離子注入可以利用硼(B)，也可以利用二氟化硼(BF2)；注入的能量要保證離子注入不可以透過負(fù)性光刻膠33和氧化硅膜 31到達(dá)溝槽以外的位置。所述的離子注入可以采用一次注入完成，也可以采用多次注入完成。當(dāng)采用多次離子注入時，每次可以采用不同的注入能量。當(dāng)采用不同的注入能量時，所形成的P型雜質(zhì)在沿溝槽垂直方向的分布可以是連續(xù)的，也可以的間斷的。一般離子注入的能量可以在100KEV-10MEV的范圍，劑量可以在0. 5E11/CM2 8E11/CM2的范圍(要保證經(jīng)過后面擴散后的，由離子注入引入的雜質(zhì)濃度是N型薄層的雜質(zhì)濃度的1/10的量級)。步驟七、參見圖7所示，將負(fù)性光刻膠33去除；并將氧化硅膜31和抗反射膜32去除，就得到了 P型薄層和N型薄層交替排列的超級結(jié)結(jié)構(gòu)。步驟八、利用爐管進(jìn)行推阱，將P型雜質(zhì)進(jìn)行再分布；這里推阱目的是將P型雜質(zhì)分布推到需要的深度。之后，禾Ij 用成熟的 VDMOS (vertical doub 1 e-d i f f u s i on metal-oxide-semiconductor縱向雙擴散金屬氧化物半導(dǎo)體)加工工藝得到對應(yīng)的超級結(jié) NMOS器件單元結(jié)構(gòu)，結(jié)合圖8所示，包括位于N-外延層2上端的柵氧化層5和多晶硅柵 6，位于N-外延和P型薄層上部的P阱7，位于N-外延和P型薄層上部的N+源8，包覆所述多晶硅電極6的層間介質(zhì)膜9，位于接觸孔10中和層間介質(zhì)膜9上方的源金屬電極12，在接觸孔中間并位于P型薄層上部的P+接觸注入層11，將多晶柵6引出的多晶電極(未中圖示)，位于N+硅基板1下端面的漏電極14 (背面金屬)。而P型薄層中的P型雜質(zhì)濃度，N型薄層中的N型雜質(zhì)濃度沿溝槽方向的分布如圖9所示。圖8、9中A位置表示P阱7與N-外延層2區(qū)域中N型半導(dǎo)體之間結(jié)的位置，B 表示P型硅外延柱層41區(qū)域中P型半導(dǎo)體與N型半導(dǎo)體之間結(jié)的位置。圖9說明了交替的P/N薄層中P型區(qū)的P型雜質(zhì)和N型區(qū)的N型雜質(zhì)沿垂直于硅片表面方向上的濃度分布圖N型區(qū)的N型雜質(zhì)沿垂直于硅片表面方向上的濃度是不變的，P型區(qū)的P型雜質(zhì)沿垂直于硅片表面方向上的濃度是變化的，在接近交替排列的P/N薄層上表面的區(qū)域，P型雜質(zhì)濃度高，且高于N型區(qū)的N型雜質(zhì)濃度；在接近交替排列的P/N薄層下表面的區(qū)域，P型雜質(zhì)濃度低，且低于N型區(qū)的N型雜質(zhì)濃度。
采用本發(fā)明形成的超級結(jié)器件可以在P型溝槽的上部，通過離子注入和推阱，實現(xiàn)P型雜質(zhì)在溝槽頂部比N型雜質(zhì)多(Cp^ffil > Cn*Al)，溝槽底部N型雜質(zhì)比P型雜質(zhì)多 (Cp*B3 < Cn*A3)，而在中間的某一部分或某一處，N型雜質(zhì)總量等于P型雜質(zhì)總量(Cp^ 2 =Cn*A2)；這樣，相對于P型薄層中雜質(zhì)沿溝槽完全均勻分布的情況，本發(fā)明的器件的BV 對雜質(zhì)濃度偏移的敏感度就得到改善。上式中A1，A2，A3分別是交替排列的P/N薄層中N型區(qū)中的上部，中部與下部(結(jié)合圖8)，Cn是相應(yīng)區(qū)域中N型雜質(zhì)的濃度；B1，B2，B3分別是交替的P/N薄層中P型區(qū)中的上部，中部與下部(結(jié)合圖8)，Cp是相應(yīng)區(qū)域中P型雜質(zhì)的濃度。采用本發(fā)明形成的超級結(jié)器件，通過上述的雜質(zhì)分布，使P型雜質(zhì)在沿溝槽方向有一個不均勻的分布，從而在有些位置P型雜質(zhì)有局域的變化，雜質(zhì)濃度沿溝槽的局域分布就可以形成一個附加的縱向電場，從而是該處的電場較別的位置大，在器件工作于截止?fàn)顟B(tài)下，BV發(fā)生在P區(qū)中，提高器件的電流處理能力。實施例二本實施例與實施例一的不同地方是不實施步驟三和步驟四，利用氧化硅膜31做為離子注入的阻檔層，這樣氧化硅膜31的厚度一般要在20000-50000埃之間，以保證P型注入時不能透過氧化硅膜31到達(dá)N-外延層2的表面。如果由于氧化硅膜31的厚度的限制，使離子注入的能量不能達(dá)到需要的高能量，可以在步驟八的推阱中利用更高的溫度或更長的時間來加大P型雜質(zhì)的擴散長度。實施例三本實施例與實施例一的不同地方是步驟八的推阱不采用單獨的步驟，而是利用后續(xù)工藝中的高溫過程(P阱DRIVE IN, SD ANNEAL等)來實現(xiàn)P型雜質(zhì)的再分布，以達(dá)到簡化工藝的作用。以上通過具體實施方式
對本發(fā)明進(jìn)行了詳細(xì)的說明，但這些并非構(gòu)成對本發(fā)明的限制。在不脫離本發(fā)明原理的情況下，本領(lǐng)域的技術(shù)人員還可做出許多變形和改進(jìn)，這些也應(yīng)視為本發(fā)明的保護(hù)范圍。
權(quán)利要求
1.一種半導(dǎo)體器件的制作方法，包括如下步驟步驟一、在N+硅基板上依次形成N-外延層和介質(zhì)膜，通過光刻刻蝕在所述N-外延層中形成溝槽；步驟二、在所述溝槽中外延生長P型外延層，填充滿所述溝槽；獲得交替排列的P型和 N型半導(dǎo)體薄層；步驟三、涂負(fù)性光刻膠，進(jìn)行全面曝光并進(jìn)行顯影，得到將溝槽之上的負(fù)性光刻膠去除的圖形；其特征在于，還包括步驟四、利用離子注入將P型雜質(zhì)注入到所述溝槽的上部；步驟五、將所述負(fù)性光刻膠去除，并將所述介質(zhì)膜去除；步驟六、將溝槽中的P型雜質(zhì)進(jìn)行再分布；使溝槽上部P型雜質(zhì)的總量多于相應(yīng)位置的 N型雜質(zhì)的總量，溝槽底部P型雜質(zhì)總量等于或小于相應(yīng)位置的N型雜質(zhì)總量。
2.如權(quán)利要求1所述的制作方法，其特征在于，所述步驟二和步驟三之間還包括如下步驟在介質(zhì)膜和P型外延層的表面旋涂一層抗反射膜，在P型外延層上方得到的抗反射膜的厚度大于在介質(zhì)膜上方的抗反射膜的厚度；進(jìn)行回刻，將介質(zhì)膜上的抗反射膜去除，并使 P型外延層上方仍留有部分抗反射膜。
3.如權(quán)利要求1所述的制作方法，其特征在于步驟六所述的P型雜質(zhì)再分布，采用爐管進(jìn)行推阱的方法將P型雜質(zhì)分布推到需要的深度。
4.如權(quán)利要求1所述的制作方法，其特征在于步驟六所述的P型雜質(zhì)再分布，利用后續(xù)工藝中的高溫過程來實現(xiàn)。
5.如權(quán)利要求1所述的制作方法，其特征在于步驟二中形成的P型外延層為P型硅、 P型硅加介質(zhì)或P型硅加不摻雜的硅。
6.如權(quán)利要求1所述的制作方法，其特征在于步驟四中所述的離子注入可以采用一次注入完成，也可以采用多次注入完成。
7.如權(quán)利要求6所述的制作方法，其特征在于當(dāng)采用多次離子注入時，每次可以采用不同的注入能量。
8.如權(quán)利要求7所述的制作方法，其特征在于所述離子注入的能量為100KEV-10MEV0
9.如權(quán)利要求7所述的制作方法，其特征在于當(dāng)采用不同的注入能量時，所形成的P 型雜質(zhì)在沿溝槽垂直方向的分布可以是連續(xù)的，也可以的間斷的。
10.如權(quán)利要求1所述的制作方法，其特征在于步驟二中所述P型外延層為單晶硅、 多晶硅或無定型硅。
11.如權(quán)利要求1所述的制作方法，其特征在于步驟一中形成的溝槽可以是垂直的， 也可以是傾斜的。
12.如權(quán)利要求1所述的制作方法，其特征在于步驟一中形成的溝槽底部可以是平坦的，也可以是有彎曲弧度的。
13.如權(quán)利要求1所述的制作方法，其特征在于步驟一中所述的溝槽可以穿透N-外延層，也可以停在N-外延層中。
14.一種半導(dǎo)體器件結(jié)構(gòu)，在N+硅基板上具有交替排列的P型和N型半導(dǎo)體薄層，且P型半導(dǎo)體薄層位于溝槽中，其特征在于在溝槽上部P型雜質(zhì)總量多于相應(yīng)位置的N型雜質(zhì)總量，在溝槽底部P型雜質(zhì)總量等于或小于相應(yīng)位置的N型雜質(zhì)總量。
全文摘要
本發(fā)明公開了一種半導(dǎo)體器件的制作方法，在形成交替排列的P型和N型半導(dǎo)體薄層后，涂負(fù)性光刻膠，進(jìn)行全面曝光并進(jìn)行顯影，得到將溝槽之上的負(fù)性光刻膠去除的圖形；利用離子注入將P型雜質(zhì)注入到所述溝槽的上部；將所述負(fù)性光刻膠去除，并將介質(zhì)膜去除；將溝槽中的P型雜質(zhì)進(jìn)行再分布，使溝槽上部P型雜質(zhì)的總量多于相應(yīng)位置的N型雜質(zhì)的總量，溝槽底部P型雜質(zhì)總量等于或小于相應(yīng)位置的N型雜質(zhì)總量。本發(fā)明還公開了一種半導(dǎo)體器件結(jié)構(gòu)。本發(fā)明能夠提高器件BV的均勻性和器件的可靠性。
文檔編號H01L21/02GK102468132SQ20101054383
公開日2012年5月23日 申請日期2010年11月15日 優(yōu)先權(quán)日2010年11月15日
發(fā)明者王雷, 肖勝安 申請人:上海華虹Nec電子有限公司