專利名稱：一種半導(dǎo)體存儲(chǔ)單元、器件及其制備方法
技術(shù)領(lǐng)域：
本發(fā)明涉及微電子技術(shù)領(lǐng)域，尤其涉及一種半導(dǎo)體存儲(chǔ)單元、器件及其制備方法。
背景技術(shù)：
浮柵結(jié)構(gòu)存儲(chǔ)器是目前被大量使用和普遍認(rèn)可的主流存儲(chǔ)器類型，是一種十分重要的半導(dǎo)體元器件，被廣泛應(yīng)用于電子和計(jì)算機(jī)行業(yè)。傳統(tǒng)的浮柵結(jié)構(gòu)存儲(chǔ)器由于其自身結(jié)構(gòu)與材料的選擇導(dǎo)致要求快速寫(xiě)入/擦除操作和長(zhǎng)時(shí)間高穩(wěn)定性存儲(chǔ)相沖突的局限性， 且隨著技術(shù)節(jié)點(diǎn)的縮小這一矛盾并沒(méi)有得到明顯改善，限制了浮柵存儲(chǔ)器的發(fā)展。傳統(tǒng)的浮柵存儲(chǔ)單元是采用η型摻雜的多晶硅薄膜浮柵用于信息的存儲(chǔ)。圖1為現(xiàn)有技術(shù)采用η 型摻雜多晶硅浮柵作為存儲(chǔ)層的存儲(chǔ)單元的示意圖。圖2為現(xiàn)有技術(shù)采用η型摻雜多晶硅浮柵作為存儲(chǔ)層的存儲(chǔ)單元在電荷保持狀態(tài)下的能帶示意圖。隨著特征尺寸進(jìn)入到納米級(jí)，如何適應(yīng)工藝的發(fā)展，在減小存儲(chǔ)單元尺寸的同時(shí)提高存儲(chǔ)數(shù)據(jù)寫(xiě)入、讀取、擦除和保持性能，已經(jīng)成為目前浮柵存儲(chǔ)器發(fā)展面臨的關(guān)鍵問(wèn)題，這就要求從材料或結(jié)構(gòu)上對(duì)傳統(tǒng)浮柵存儲(chǔ)器進(jìn)一步改進(jìn)。圖3為現(xiàn)有技術(shù)采用單層遂穿層的多晶硅浮柵存儲(chǔ)單元在擦除狀態(tài)下的能帶示意圖。由于高的空穴隧穿勢(shì)壘，所以擦除主要是電子從多晶硅浮柵隧穿進(jìn)入襯底，空穴很難從襯底進(jìn)入浮柵，因此需要很大的擦除電壓。擦除電壓的增大會(huì)帶來(lái)隧穿層的退化，進(jìn)而會(huì)使得數(shù)據(jù)駐留特性變差。在實(shí)現(xiàn)本發(fā)明的過(guò)程中，發(fā)明人意識(shí)到現(xiàn)有技術(shù)存在如下缺陷采用η型摻雜多晶硅浮柵作為存儲(chǔ)層的存儲(chǔ)單元在器件特征尺寸越來(lái)越小的情況下，其數(shù)據(jù)的駐留性能逐漸變差。

發(fā)明內(nèi)容
(一)要解決的技術(shù)問(wèn)題本發(fā)明的目的就是解決現(xiàn)有技術(shù)中采用η型摻雜多晶硅浮柵作為存儲(chǔ)層的存儲(chǔ)單元在器件特征尺寸越來(lái)越小的情況下，其數(shù)據(jù)的駐留性能逐漸變差的技術(shù)問(wèn)題，而提出一種半導(dǎo)體存儲(chǔ)器件及其制備方法。( 二)技術(shù)方案發(fā)明人經(jīng)過(guò)研究發(fā)現(xiàn)采用η型摻雜多晶硅浮柵作為存儲(chǔ)層的存儲(chǔ)單元在器件特征尺寸越來(lái)越小的情況下，其數(shù)據(jù)的駐留性能逐漸變差。在另一方面，從理論分析可以知道，浮柵的勢(shì)壘能級(jí)如果變深，則電子從浮柵隧穿或者熱發(fā)射進(jìn)入襯底所需要的能量越多， 所以就可以抑制電子的泄露。為此，可以考慮改變多晶硅浮柵的費(fèi)米能級(jí)深度。因此，本發(fā)明通過(guò)采用多種方法降低浮柵材料的費(fèi)米能級(jí)，從而提高了存儲(chǔ)器件中的數(shù)據(jù)駐留特性。針對(duì)采用降低浮柵材料的費(fèi)米能級(jí)，加深電子勢(shì)阱所導(dǎo)致的數(shù)據(jù)參數(shù)困難的技術(shù)問(wèn)題，本發(fā)明采用由多個(gè)隧穿子層構(gòu)建隧穿層勢(shì)壘，增大擦除時(shí)的襯底空穴注入，通過(guò)綜合調(diào)制器件的能帶結(jié)構(gòu)，在提高器件保持特性的前提下也獲得了高擦除速度。(三)有益效果
本發(fā)明公開(kāi)的改進(jìn)型的半導(dǎo)體存儲(chǔ)單元及器件對(duì)傳統(tǒng)浮柵器件的多晶硅浮柵采用P型摻雜，碳C摻雜等處理工藝，以獲得更深的電子存儲(chǔ)勢(shì)阱，從而有效提高器件的數(shù)據(jù)保持能力。同時(shí)引入多層隧穿介質(zhì)堆疊的隧穿層勢(shì)壘工程，調(diào)制器件的能帶結(jié)構(gòu)來(lái)獲得高擦除速度，從而綜合改善了器件的存儲(chǔ)特性。


圖1為現(xiàn)有技術(shù)采用η型摻雜多晶硅浮柵作為存儲(chǔ)層的存儲(chǔ)單元的示意圖；圖2為現(xiàn)有技術(shù)采用η型摻雜多晶硅浮柵作為存儲(chǔ)層的存儲(chǔ)單元的在電荷保持狀態(tài)下的能帶示意圖；圖3為現(xiàn)有技術(shù)采用單層遂穿層的多晶硅浮柵存儲(chǔ)單元在擦除狀態(tài)下的能帶示意圖；圖4為根據(jù)本發(fā)明實(shí)施例半導(dǎo)體存儲(chǔ)單元的結(jié)構(gòu)示意圖；圖5為根據(jù)本發(fā)明實(shí)施例二半導(dǎo)體存儲(chǔ)單元的勢(shì)壘結(jié)構(gòu)圖；圖6為根據(jù)本發(fā)明實(shí)施例三半導(dǎo)體存儲(chǔ)單元的勢(shì)壘結(jié)構(gòu)圖；圖7為根據(jù)本發(fā)明實(shí)施例四半導(dǎo)體存儲(chǔ)單元的勢(shì)壘結(jié)構(gòu)fe為根據(jù)本發(fā)明實(shí)施例五半導(dǎo)體存儲(chǔ)器件制備方法SW2隧穿層淀積步驟的示意圖；圖8b為根據(jù)本發(fā)明實(shí)施例五半導(dǎo)體存儲(chǔ)器件制備方法Si3N4隧穿層淀積步驟的示意圖；圖8c為根據(jù)本發(fā)明實(shí)施例五半導(dǎo)體存儲(chǔ)器件制備方法SW2隧穿層淀積步驟的示意圖；圖8d為根據(jù)本發(fā)明實(shí)施例五半導(dǎo)體存儲(chǔ)器件制備方法多晶硅浮柵淀積步驟的示意圖；圖8e為根據(jù)本發(fā)明實(shí)施例五半導(dǎo)體存儲(chǔ)器件制備方法B離子注入，進(jìn)行P型摻雜步驟的示意圖；圖8f為根據(jù)本發(fā)明實(shí)施例五半導(dǎo)體存儲(chǔ)器件制備方法ONO阻塞層淀積步驟的示意圖；圖8g為根據(jù)本發(fā)明實(shí)施例五半導(dǎo)體存儲(chǔ)器件制備方法柵電極淀積步驟的示意圖；圖他為根據(jù)本發(fā)明實(shí)施例五半導(dǎo)體存儲(chǔ)器件制備方法柵堆?？涛g步驟的示意圖；圖8i為根據(jù)本發(fā)明實(shí)施例五半導(dǎo)體存儲(chǔ)器件制備方法源漏注入步驟的示意圖。
具體實(shí)施例方式為使本發(fā)明的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚明白，以下結(jié)合具體實(shí)施例，并參照附圖，對(duì)本發(fā)明進(jìn)一步詳細(xì)說(shuō)明。針對(duì)現(xiàn)有技術(shù)中采用η型摻雜多晶硅浮柵作為存儲(chǔ)層的存儲(chǔ)單元在器件特征尺寸越來(lái)越小的情況下，其數(shù)據(jù)的駐留性能逐漸變差的技術(shù)問(wèn)題，可以采用P型摻雜手段處
5理的多晶硅浮柵，其費(fèi)米能級(jí)比η型摻雜的費(fèi)米能級(jí)低，電子能存儲(chǔ)與更深的勢(shì)阱中，使數(shù)據(jù)的駐留性能有很大的提高。另外，對(duì)傳統(tǒng)的多晶硅浮柵進(jìn)行碳摻雜處理，或者用SiC材料 (具有帶隙寬、導(dǎo)帶深的特點(diǎn))來(lái)替代多晶硅薄膜作為浮柵層也可以起到增大電子存儲(chǔ)勢(shì)阱、提高數(shù)據(jù)駐留特性的目的。但是，由于浮柵采用P型摻雜，電子勢(shì)阱較深，如果采用常規(guī)的S^2隧穿層結(jié)構(gòu)，電子擦除會(huì)很困難。因此，必須對(duì)提高電子擦除速度，折衷數(shù)據(jù)保持和編程/擦除效率的矛盾，綜合改善存儲(chǔ)性能。本發(fā)明公開(kāi)了一種改進(jìn)型的半導(dǎo)體存儲(chǔ)單元。圖4為根據(jù)本發(fā)明實(shí)施例一半導(dǎo)體存儲(chǔ)單元的結(jié)構(gòu)示意圖。如圖4所示，該半導(dǎo)體存儲(chǔ)單元包括襯底；在襯底上溝道區(qū)兩端形成的源區(qū)和漏區(qū)；在溝道區(qū)上方自下而上依次形成的隧穿層、具有深電子存儲(chǔ)勢(shì)阱的浮柵存儲(chǔ)層、阻擋層；在阻擋層上方形成的控制柵。其中，上述控制柵包括控制柵介質(zhì)層和柵電極。在傳統(tǒng)的半導(dǎo)體存儲(chǔ)單元中，采用的多晶硅浮柵作為存儲(chǔ)層。本發(fā)明對(duì)于傳統(tǒng)浮柵存儲(chǔ)器件(Flash)中的η型多晶硅浮柵做如下改進(jìn)采用P型摻雜，碳C摻雜或者用碳化硅SiC材料取代N型多晶硅浮柵等手段，拉低存儲(chǔ)介質(zhì)的能帶，獲得更深的電子存儲(chǔ)勢(shì)阱， 從而有效提高器件的數(shù)據(jù)保持能力。上述技術(shù)方案中，電荷保持特性良好的多晶硅浮柵層的材料選用P型摻雜的多晶硅或者碳摻雜的多晶硅。或者對(duì)C摻雜的多晶硅浮柵進(jìn)一步進(jìn)行P型摻雜，其P型摻雜物質(zhì)為B、BF2、B2H6。還可以采用SiC材料取代多晶硅浮柵，并進(jìn)行P型摻雜處理，對(duì)SiC材料進(jìn)行P型摻雜的物質(zhì)為Al，B, Be, Ga, 0等。本發(fā)明提出的改進(jìn)方案，不局限于上述列舉的案例，也包括對(duì)多晶硅浮柵采用其他處理方式或用其他材料替換多晶硅浮柵來(lái)調(diào)節(jié)能帶，獲得深電子存儲(chǔ)勢(shì)阱，增強(qiáng)數(shù)據(jù)保持特性的技術(shù)方案。針對(duì)電子存儲(chǔ)勢(shì)阱變深導(dǎo)致電子擦除困難的問(wèn)題，引入隧穿層勢(shì)壘工程，增大擦除時(shí)的襯底空穴注入，通過(guò)綜合調(diào)制器件的能帶結(jié)構(gòu)，在提高器件保持特性的前提下也獲得了高擦除速度。根據(jù)上述思想，本發(fā)明還公開(kāi)了一種半導(dǎo)體存儲(chǔ)單元，該存儲(chǔ)單元包括 硅襯底；在硅襯底上重?fù)诫s的源導(dǎo)電區(qū)和漏導(dǎo)電區(qū)；源漏導(dǎo)電區(qū)之間載流子溝道上覆蓋的采用多層材料順次堆疊進(jìn)行能帶調(diào)制的復(fù)合隧穿層；隧穿介質(zhì)層上覆蓋的經(jīng)過(guò)摻雜處理或者材料替換的具有深導(dǎo)帶能級(jí)(深電子存儲(chǔ)勢(shì)阱)的多晶硅浮柵層；在浮柵上覆蓋的阻塞層；以及在控制柵介質(zhì)層上覆蓋的柵電極。上述技術(shù)方案中，復(fù)合隧穿層由多層介質(zhì)順次堆疊構(gòu)成，其中第一隧穿子層由 SiO2或者HfSiO、HfLaON等能帶較寬且與Si襯底界面特性良好的的材料制作而成，第二隧穿子層為Si3N4或SiOxNy等能帶較窄且價(jià)帶位置較高的材料構(gòu)成，第三隧穿子層由SW2或者HfSiO、HfLaON, HfAlO等能帶較寬的材料構(gòu)成。圖5為根據(jù)本發(fā)明實(shí)施例二半導(dǎo)體存儲(chǔ)單元的勢(shì)壘結(jié)構(gòu)圖。如圖5所示，隧穿層的三層隧穿介質(zhì)堆疊形成兩邊高，中間低的隧穿勢(shì)壘結(jié)構(gòu)。上述技術(shù)方案中的復(fù)合隧穿介質(zhì)層，也可以選擇各層材料堆疊形成兩邊低，中間高的冠狀隧穿勢(shì)壘結(jié)構(gòu)，如圖6。其中，第一隧穿子層為Si3N4或SiOxNy等能帶較窄且價(jià)帶位置較高的材料構(gòu)成，第二隧穿子層由SW2或者HfSiO、HfLaON等能帶較寬的材料制作而成，第三隧穿子層為Si3N4或SiOxNy等能帶較窄且價(jià)帶位置較高的材料構(gòu)成?；蛘呷サ舻谌龑铀泶樱捎肧i襯底一高勢(shì)壘隧穿層一低勢(shì)壘(高價(jià)帶位置)隧穿層一浮柵一阻塞層一柵電極的器件結(jié)構(gòu)，如圖7所示。其中，第一隧穿子層由SiO2或者HfSiO、HfLaON等能帶較寬的材料且與Si襯底界面特性良好的材料制作而成，第二隧穿子層為Si3N4或SiOxNy等能帶較窄且價(jià)帶位置較高的材料構(gòu)成。上述技術(shù)方案中，控制柵介質(zhì)層可以由單層SiO2材料構(gòu)成，或者由Si02、Si3N4, SiO2三層介質(zhì)層(ONO)材料堆疊制作而成；或者由A1203、HfO2, HfAlxOy, HfSixOy, ZrO2, ZrSixOy, La203> Y2O3> LaAlxOy, Ta2O5, TiO2等高K材料中的任一種或適當(dāng)?shù)膸追N組合構(gòu)成。上述技術(shù)方案中，控制柵材料層(7)可以采用金屬、金屬氮化物、金屬硅化物、金屬硅氮化合物、金屬碳化物、金屬碳氮化合物、多晶硅中的任一種或者幾種的組合。本發(fā)明還公開(kāi)了一種半導(dǎo)體存儲(chǔ)器件的制備方法，包括步驟一、在執(zhí)行完畢在先工藝的硅襯底上制備由至少兩層隧穿子層所構(gòu)成的隧穿勢(shì)壘結(jié)構(gòu)的隧穿層；步驟二、在隧穿層上制備由具有深電子存儲(chǔ)勢(shì)阱的浮柵存儲(chǔ)層；步驟三、在浮柵存儲(chǔ)層上制備阻塞層；步驟四、多晶硅柵電極淀積，刻蝕，形成柵極圖形；步驟五、執(zhí)行源漏注入、源漏結(jié)激活退火、電極制備工藝，完成整個(gè)存儲(chǔ)器件的制備。此外，基于目前CMOS工藝的成熟材料和技術(shù)，制備了改進(jìn)型的半導(dǎo)體存儲(chǔ)器件， 制備工藝如圖8a至8i所示步驟a，在執(zhí)行完畢離子注入等工藝的硅襯底上用熱氧化的方法生長(zhǎng)1. 5nm SiO2, 作為第一隧穿子層層，如圖8a所示；步驟b，在SW2隧穿層上淀積2. 5納米的Si3N4薄膜，作為第二隧穿子層層，如圖8b 所示；步驟c，在Si3N4隧穿層上淀積2納米SW2薄膜，作為第三隧穿子層層，完成復(fù)合隧穿層的制備，如圖8c所示；步驟d，在0/N/0俘獲隧穿層上生長(zhǎng)多晶硅浮柵，如圖8d所示；步驟e，對(duì)多晶硅浮柵進(jìn)行P型注入，并退火激活，如圖8e所示；步驟f，在多晶硅浮柵層上進(jìn)行0/N/0阻塞層的生長(zhǎng)，如圖8f所示；步驟g，多晶硅柵電極淀積，刻蝕，形成柵極圖形，如圖8g所示；步驟h，柵堆?？涛g，如圖他所示；步驟i，在此基礎(chǔ)上執(zhí)行源漏注入、源漏結(jié)激活退火、電極制備等工藝，完成整個(gè)存儲(chǔ)器件的制備，如圖8i所示。上述方案中，該改進(jìn)存儲(chǔ)方案的制備工藝與傳統(tǒng)浮柵器件工藝完全兼容，只需在相關(guān)制程增添必要步驟，如隧穿層生長(zhǎng)由單層薄膜生長(zhǎng)調(diào)整為多層薄膜生長(zhǎng)，多晶硅淀積變換為其他材料淀積，或者保持多晶硅浮柵，改變其摻雜條件等。器件制備涉及的工藝包括熱氧化，化學(xué)氣相淀積工藝、濺射工藝、原子層淀積工藝、熱蒸發(fā)工藝、脈沖激光淀積工藝、 電子束蒸發(fā)工藝或其它可實(shí)現(xiàn)結(jié)構(gòu)的工藝，如光刻、刻蝕、表面平坦化、退火等傳統(tǒng)方法。從上述技術(shù)方案可以看出，本發(fā)明具有以下有益效果1)本發(fā)明指出的改進(jìn)型的浮柵存儲(chǔ)器件對(duì)傳統(tǒng)浮柵器件的多晶硅浮柵采用P型摻雜，C摻雜等處理工藝，以獲得更深的電子存儲(chǔ)勢(shì)阱，從而有效提高器件的數(shù)據(jù)保持能力；2)采用C摻雜多晶硅工藝可以增大浮柵的電荷存儲(chǔ)密度，有效增大存儲(chǔ)窗口。3)同時(shí)引入多層隧穿介質(zhì)堆疊的隧穿層勢(shì)壘工程，調(diào)制器件的能帶結(jié)構(gòu)來(lái)獲得高擦除速度，從而綜合改善了器件的存儲(chǔ)特性；4)該改進(jìn)型浮柵存儲(chǔ)器件制造工藝簡(jiǎn)單，與常規(guī)的浮柵存儲(chǔ)器工藝完全兼容，成本低，利于廣泛應(yīng)用。以上的具體實(shí)施例，對(duì)本發(fā)明的目的、技術(shù)方案和有益效果進(jìn)行了進(jìn)一步詳細(xì)說(shuō)明，所應(yīng)理解的是，以上僅為本發(fā)明的具體實(shí)施例而已，并不用于限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)，所做的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。
權(quán)利要求
1.一種半導(dǎo)體存儲(chǔ)單元，其特征在于，包括 襯底；在所述襯底上溝道區(qū)兩端形成的源區(qū)和漏區(qū)；在所述溝道區(qū)上方自下而上依次形成的隧穿層、具有深電子存儲(chǔ)勢(shì)阱的浮柵存儲(chǔ)層； 在所述浮柵存儲(chǔ)層上方形成的控制柵。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)單元，其特征在于，所述具有深電子存儲(chǔ)勢(shì)阱的浮柵存儲(chǔ)層由下列材料中的一種構(gòu)成采用P型摻雜手段處理的多晶硅浮柵； 采用碳C摻雜的多晶硅浮柵； 碳化硅SiC ；對(duì)采用C摻雜的多晶硅浮柵再進(jìn)行P型摻雜形成的材料； 對(duì)SiC進(jìn)行P型摻雜形成的材料。
3.根據(jù)權(quán)利要求2所述的半導(dǎo)體存儲(chǔ)單元，其特征在于，所述對(duì)采用C摻雜的多晶硅浮柵進(jìn)一步進(jìn)行P型摻雜形成的材料中，進(jìn)行P型摻雜的材料為下列材料中的至少一種為 B、BF2、B2H6 ο
4.根據(jù)權(quán)利要求2所述的半導(dǎo)體存儲(chǔ)單元，其特征在于，所述對(duì)SiC進(jìn)一步進(jìn)行P型摻雜形成的材料中，進(jìn)行P型摻雜的材料為下列材料中的至少一種A1，B, Be, Ga, 0。
5.根據(jù)權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)單元，其特征在于，所述隧穿層為由至少兩層隧穿子層所構(gòu)成的隧穿勢(shì)壘結(jié)構(gòu)。
6.根據(jù)權(quán)利要求5所述的半導(dǎo)體存儲(chǔ)單元，其特征在于，所述隧穿勢(shì)壘結(jié)構(gòu)由三層隧穿子層構(gòu)成，自溝道區(qū)自下向上依次為由能帶較寬且與襯底界面特性良好的材料制作而成的第一隧穿子層，所述能帶較寬且與襯底界面特性良好的材料為下列材料中的一種Si02、HfSi0、HfLa0N、Al203、；能帶較窄且價(jià)帶位置較高的材料構(gòu)成的第二隧穿子層，所述能帶較窄且價(jià)帶位置較高的材料為下列材料中的一種Si3N4、Hf02、SiOxNy ；由能帶較寬的材料構(gòu)成第三隧穿子層，所述能帶較寬的材料為下列材料中的一種 SiO2, HfSiO, HfLaON, HfAlO, A1203、。
7.根據(jù)權(quán)利要求5所述的半導(dǎo)體存儲(chǔ)單元，其特征在于，所述隧穿勢(shì)壘結(jié)構(gòu)由三層隧穿子層構(gòu)成，自溝道區(qū)自下向上依次為能帶較窄且價(jià)帶位置較高的材料構(gòu)成的第一隧穿子層，所述能帶較窄且價(jià)帶位置較高的材料為下列材料中的一種Si3N4、Hf02、SiOxNy ；由能帶較寬的材料構(gòu)成第二隧穿子層，所述能帶較寬的材料為下列材料中的一種 SiO2, A1203、HfSiO、HfLaON, HfAlO。能帶較窄且價(jià)帶位置較高的材料構(gòu)成的第三隧穿子層，所述能帶較窄且價(jià)帶位置較高的材料為下列材料中的一種Si3N4、HfO2, SiOxNy。
8.根據(jù)權(quán)利要求5所述的半導(dǎo)體存儲(chǔ)單元，其特征在于，所述襯底為硅Si，所述隧穿勢(shì)壘結(jié)構(gòu)為由兩層隧穿子層構(gòu)成，自溝道區(qū)自下向上依次為由能帶較寬且與襯底界面特性良好的材料制作而成的第一隧穿子層，所述能帶較寬且與襯底界面特性良好的材料為下列材料中的一種Si02、Al203、HfSiO、HfLaON ；能帶較窄且價(jià)帶位置較高的材料構(gòu)成的第二隧穿子層，所述能帶較窄且價(jià)帶位置較高的材料為下列材料中的一種Si3N4、Al203、Hf02、SiOxNy ；
9.一種半導(dǎo)體存儲(chǔ)器件，其特征在于，包括多個(gè)權(quán)利要求1至8中任一項(xiàng)所述半導(dǎo)體存儲(chǔ)單元。
10.一種半導(dǎo)體存儲(chǔ)器件的制備方法，其特征在于，包括在執(zhí)行完畢在先工藝的硅襯底上制備由至少兩層隧穿子層所構(gòu)成的隧穿勢(shì)壘結(jié)構(gòu)的隧穿層；在所述隧穿層上制備由具有深電子存儲(chǔ)勢(shì)阱的浮柵存儲(chǔ)層；在所述浮柵存儲(chǔ)層上制備阻塞層；多晶硅柵電極淀積，刻蝕，形成柵極圖形；執(zhí)行源漏注入、源漏結(jié)激活退火、電極制備工藝，完成整個(gè)存儲(chǔ)器件的制備。
11.根據(jù)權(quán)利要求10所述的半導(dǎo)體存儲(chǔ)器件的制備方法，其特征在于，所述在隧穿層上制備由具有深電子存儲(chǔ)勢(shì)阱的浮柵存儲(chǔ)層包括在隧穿層上生長(zhǎng)多晶硅浮柵；對(duì)多晶硅浮柵進(jìn)行P型摻雜注入，并退火激活。
12.根據(jù)權(quán)利要求10所述的半導(dǎo)體存儲(chǔ)器件的制備方法，其特征在于，所述在執(zhí)行完畢在先工藝的硅襯底上制備由至少兩層隧穿子層所構(gòu)成的隧穿勢(shì)壘結(jié)構(gòu)的隧穿層包括在執(zhí)行完畢離子注入工藝的硅襯底上用熱氧化的方法生長(zhǎng)1. 5nmSi02，作為第一隧穿子層；在S^2隧穿層上淀積2. 5納米的Si3N4薄膜，作為第二隧穿子層；在Si3N4隧穿層上淀積2納米SW2薄膜，作為第三隧穿子層。
全文摘要
本發(fā)明公開(kāi)了一種半導(dǎo)體存儲(chǔ)單元、器件及其制備方法。本發(fā)明公開(kāi)的半導(dǎo)體存儲(chǔ)單元及器件對(duì)傳統(tǒng)浮柵器件的多晶硅浮柵采用P型摻雜，碳摻雜等處理工藝，以獲得更深的電子存儲(chǔ)勢(shì)阱，從而有效提高器件的數(shù)據(jù)保持能力。同時(shí)引入多層隧穿介質(zhì)堆疊的隧穿層勢(shì)壘工程，調(diào)制器件的能帶結(jié)構(gòu)來(lái)獲得高擦除速度，從而改善了器件的綜合存儲(chǔ)特性。
文檔編號(hào)H01L29/49GK102468342SQ20101054115
公開(kāi)日2012年5月23日 申請(qǐng)日期2010年11月10日 優(yōu)先權(quán)日2010年11月10日
發(fā)明者劉明, 劉璟, 張滿紅, 李冬梅, 金林, 霍宗亮 申請(qǐng)人:中國(guó)科學(xué)院微電子研究所