專利名稱：集成電路結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種集成電路元件的制造工藝，特別是涉及一種具有后鈍化內(nèi)連線的 集成電路元件。
背景技術(shù)：
現(xiàn)有的集成電路是由橫向排列的百萬個(gè)有源元件如晶體管及電容所組成。這些 元件在初步制造工藝中彼此絕緣，但在后段制造工藝中將以內(nèi)連線連接元件以形成功能電 路。一般的內(nèi)連線結(jié)構(gòu)包含橫向內(nèi)連線如金屬線路，與垂直內(nèi)連線如通孔與接點(diǎn)。現(xiàn)有的集 成電路其性能與密度的上限取決于內(nèi)連線。集成電路可含有鈍化層，以保護(hù)其下的層狀結(jié) 構(gòu)不受濕氣、污染物、或其他劣化或損傷集成電路的狀況影響。目前廣泛采用的晶片等級(jí)的 裸片尺寸封裝(WLCSP)具有成本低廉與工藝簡單等優(yōu)點(diǎn)。在一般的晶片等級(jí)的裸片尺寸封 裝中，在金屬化層上形成內(nèi)連線結(jié)構(gòu)后，接著形成凸塊下冶金(UBM)層，以及固定焊球。在 后鈍化內(nèi)連線(PPI)工藝中，連接至集成電路的接點(diǎn)區(qū)的接點(diǎn)焊盤與其他導(dǎo)體，是形成于 鈍化層的頂部上。后鈍化內(nèi)連線可將集成電路的連線重新布線，以接觸封裝結(jié)構(gòu)。一般來 說，氮化硅或聚酰亞胺可避免銅組成的后鈍化內(nèi)連線氧化，但需額外的圖案化步驟(比如 蝕刻工藝)以利后續(xù)凸塊工藝。由于聚酰亞胺涂布工藝中無法進(jìn)行去氧化步驟，因此必需 考慮銅電鍍工藝到聚酰亞胺涂布工藝之間的留置時(shí)間to-time)。

發(fā)明內(nèi)容
為克服現(xiàn)有技術(shù)的缺陷，本發(fā)明一實(shí)施例提供一種集成電路結(jié)構(gòu)，包括半導(dǎo)體基 板；鈍化層，位于半導(dǎo)體基板上；高分子層，位于鈍化層上；內(nèi)連線線路，形成于鈍化層與高 分子層之間；以及保護(hù)層，形成于內(nèi)連線線路與高分子層之間；其中保護(hù)層為含銅材料層， 且包括III族元素、IV族元素、或V族元素中至少一個(gè)。本發(fā)明另一實(shí)施例提供一種集成電路結(jié)構(gòu)，包括半導(dǎo)體基板，包括接觸區(qū)；鈍化 層，位于半導(dǎo)體基板上，且鈍化層具有開口露出部分接觸區(qū)；銅線路位于部分鈍化層上，且 填入開口以電性連接至接觸區(qū)；以及保護(hù)層，形成于銅連線的表面上；其中保護(hù)層為含銅 材料層，且包括III族元素、IV族元素、或V族元素中至少一個(gè)。本發(fā)明可避免后鈍化內(nèi)連線氧化而在后續(xù)凸塊工藝不需額外蝕刻步驟。


圖IA至圖IC是本發(fā)明一實(shí)施例中，PPI工藝的剖視圖；圖ID至圖IH是本發(fā)明一實(shí)施例中，在PPI線路上進(jìn)行凸塊工藝的剖視圖；圖2A至圖2C是本發(fā)明一實(shí)施例中，在PPI線路上進(jìn)行凸塊工藝的剖視圖；以及圖3A至圖3C是本發(fā)明一實(shí)施例中，在PPI線路上進(jìn)行凸塊工藝的剖視圖。主要附圖標(biāo)記說明10 基板；
12 -接點(diǎn)區(qū)；
14 -鈍化層；
15、27、32 開口 ；
16 -黏著層；
18 -晶種層；
20 -層狀結(jié)構(gòu)；
22 -后鈍化內(nèi)連線線路；
24、36 保護(hù)層；
26 -高分子層；
28 -凸塊下冶金層；
28a 保留的凸塊下冶金層
30 -掩模層；
34 -銅層；
34P 銅柱；
35、35a、35b 凸塊結(jié)構(gòu)；
38 "蓋層；
40 -焊料層。
具體實(shí)施例方式在下述說明中，多種特例會(huì)先置前以利本領(lǐng)域普通技術(shù)人員對(duì)本發(fā)明有全面性的 了解。然而本領(lǐng)域普通技術(shù)人員應(yīng)理解，實(shí)際上的操作并不需完全符合這些特例。在某些 例子中，不會(huì)詳細(xì)地描述本領(lǐng)域熟知的結(jié)構(gòu)與工藝，以避免不必要地模糊公開內(nèi)容。在下述說明中，“一實(shí)施例”指的是特定特征、結(jié)構(gòu)、或至少一實(shí)施例中包含的實(shí)施 例所連結(jié)的結(jié)構(gòu)。因此，不同段落中的“一實(shí)施例”指的不一定是同一實(shí)施例。此外，一或 多個(gè)實(shí)施例中的特定特征、結(jié)構(gòu)、或特點(diǎn)可由任何合適形式組合。可以理解的是，下述圖示 并非依比例示出，僅用以方便說明而已。圖IA至圖IC是本發(fā)明一實(shí)施例中，PPI工藝的剖視圖。如圖IA所示的實(shí)施例中，用以形成后鈍化內(nèi)連線的基板10可為半導(dǎo)體集成電路 產(chǎn)業(yè)常用的半導(dǎo)體基板，在半導(dǎo)體基板之上或之中可形成集成電路。半導(dǎo)體基板的定義可 為任何半導(dǎo)體材料組成，包含但不限于基體硅、半導(dǎo)體晶片、絕緣層上硅(SOI)基板、或硅 鍺基板。半導(dǎo)體材料也可含有III、IV、或V族元素。這里所指的集成電路為具有多個(gè)獨(dú)立 電路單元的電子電路，而電路單元可為晶體管、二極管、電阻、電容、電感、及其他有源或無 源半導(dǎo)體元件?；?0可進(jìn)一步具有層間介電層與金屬化結(jié)構(gòu)于集成電路上。位于金屬化結(jié)構(gòu) 中的層間介電層可為低介電常數(shù)的介電材料、未摻雜的硅酸鹽玻璃(USG)、氮化硅、氮氧化 硅、或其他一般常用材料。低介電常數(shù)的介電材料的介電常數(shù)(k值)可小于約3. 9，或小于 約2. 8。金屬化結(jié)構(gòu)中的金屬線路的組成可為銅或銅合金。本領(lǐng)域普通技術(shù)人員應(yīng)理解上 述金屬化層的詳細(xì)制造工藝。最上層的金屬化層為接點(diǎn)區(qū)12，是位于最上層的層間介電層 上。接點(diǎn)區(qū)12為導(dǎo)電線路的一部分，且露出平坦化工藝處理過的表面。若必要的話，上述平坦化工藝可為化學(xué)機(jī)械研磨(CMP)工藝。適用于接點(diǎn)區(qū)12的材料可包含但不限定于銅、 鋁、銅合金、或其他現(xiàn)有導(dǎo)電材料。在一實(shí)施例中，接點(diǎn)區(qū)12為接合焊盤區(qū)，可用于連接不 同芯片中的集成電路至外部結(jié)構(gòu)的接合工藝。如圖IA所示，形成鈍化層14于基板10上，并圖案化鈍化層14以形成開口 15，露 出部分的接點(diǎn)區(qū)12。在一實(shí)施例中，鈍化層14的組成為非有機(jī)材料如USG、氮化硅、氮氧化 硅、氧化硅、或上述的組合。在另一實(shí)施例中，鈍化層14的組成為高分子層如環(huán)氧樹脂、聚 酰亞胺、苯并環(huán)丁烯(BCB)、聚苯并惡唑(ΡΒ0)、類似物、或其他較軟，通常為有機(jī)物的介電 材料。如圖IB所示，在鈍化層14上形成黏著層16與晶種層18，以襯墊開口 15的側(cè)壁 與底部。黏著層16又稱膠層，是毯覆性地覆蓋鈍化層14及開口 15的側(cè)壁與底部。黏著層 16可為常用阻擋材料如鈦、氮化鈦、鉭、氮化鉭、或上述的組合。黏著層16的形成方法可為 物理氣相沉積法(PVD)、濺鍍法、或類似方法。黏著層16可幫助改善鈍化層14與后續(xù)形成 其上的銅線路之間的黏著力。晶種層18是毯覆性地形成于黏著層16上。晶種層18的組 成可為銅或銅合金，其他金屬如銀、金、鋁，或上述的組合。晶種層18可為鋁或鋁合金。在 一實(shí)施例中，晶種層18的形成方法為濺鍍。在其他實(shí)施例中，晶種層18的形成方法可為其 他常用方法如PVD或無電電鍍法。為了簡潔起見，在后續(xù)圖示中將以層狀結(jié)構(gòu)20表示上述 的晶種層18與黏著層16。此外，后鈍化內(nèi)連線(PPI)線路22形成于層狀結(jié)構(gòu)20上以填入開口 15。以掩模 搭配光刻工藝，將導(dǎo)電材料填入掩模開口，再移除掩模與露出的層狀結(jié)構(gòu)20。形成于層狀 結(jié)構(gòu)20上與填入開口 15的導(dǎo)電材料可作為后鈍化內(nèi)連線線路22。后鈍化內(nèi)連線線路22 的組成可含有但不限于銅、鋁、銅合金、或其他現(xiàn)有的導(dǎo)電材料。后鈍化內(nèi)連線線路22可進(jìn) 一步具有含鎳層(未圖示)形成于含銅層的頂部上。后鈍化內(nèi)連線的形成方法可為電鍍、 無電電鍍、濺鍍、化學(xué)氣相沉積法(CVD)、或類似方法。后鈍化內(nèi)連線線路22可將接觸區(qū)12 連線至凸塊結(jié)構(gòu)。后鈍化內(nèi)連線線路22可作為電源線、再分布線路(RDL)、電感、電容、或 任何無源構(gòu)件。后鈍化內(nèi)連線線路22的厚度可小于約30 μ m,比如介于約2 μ m至約25 μ m 之間。接著移除露出的部分層狀結(jié)構(gòu)20 (即黏著層16與晶種層18)。移除步驟可為濕蝕 刻或干蝕刻。在一實(shí)施例中，移除步驟采用氨為主的酸類進(jìn)行等向濕蝕刻，此為短時(shí)間的閃 蝕法。接著如圖IC所示，在后鈍化內(nèi)連線線路22上形成保護(hù)層M。保護(hù)層M為含銅材 料層，并含有周期表中的III、IV、及V族元素或上述的任何組合。在一實(shí)施例中，含銅材料 層可含有但不限于硼、鍺、硅、碳、氮、磷、或上述的組合。在某些實(shí)施例中，含銅材料層為氮 化銅鍺(CuGeN)層、銅鍺(CuGe)層、硅化銅(CuSi)層、硅氮化銅(CuSiN)層、硅氮化銅鍺層 (CuSiGeN)、氮化銅(CuN)層、磷化銅(CuP)層、碳化銅(CuC)層、硼化銅(CuB)層、或上述的 組合。含銅材料層的形成方法可為選擇性CVD，其制造工藝氣體含硼、鍺、硅、碳、氮、磷、或上 述的組合，比如硼烷、甲烷、硅烷、鍺烷、氨、或磷化氫。以形成氮化銅鍺層為例，在去氧處理 步驟(氨處理)后接著進(jìn)行鍺烷的CVD工藝。在一實(shí)施例中，保護(hù)層M用以避免后鈍化內(nèi)連線線路22在后續(xù)工藝中氧化。如 此一來，保護(hù)層M也可稱為抗氧化層或阻止氧化層。與后鈍化內(nèi)連線線路上的現(xiàn)有氮化硅層相較，保護(hù)層M比較能減少后鈍化內(nèi)連線的應(yīng)力。此外在后續(xù)的凸塊工藝中，保護(hù)層 M可保留于銅組成的后鈍化內(nèi)連線線路上，而不需以額外蝕刻步驟移除保護(hù)層對(duì)。另一方 面，在銅組成的后鈍化內(nèi)連線線路、鈍化層、以及后續(xù)的聚酰亞胺的工藝間可選擇性地形成 保護(hù)層M，且不會(huì)大幅增加結(jié)構(gòu)的電阻(Rs)。圖ID至圖IG是本發(fā)明一實(shí)施例中，在后鈍化內(nèi)連線線路上進(jìn)行凸塊工藝的剖視 圖。如圖ID所示，在鈍化層14上形成高分子層沈以覆蓋保護(hù)層對(duì)，其形成方法包含 涂布、硬化、去渣、及類似工藝。接著進(jìn)行光刻工藝與蝕刻工藝如干蝕刻及/或濕蝕刻以圖 案化高分子層26，形成貫穿高分子層沈的開口 27以露出部分下方的保護(hù)層M。高分子層 26如名所示，其組成為高分子如環(huán)氧樹脂、聚酰亞胺、BCB、PB0、類似物、或其他較軟，通常為 有機(jī)物的介電材料。在一實(shí)施例中，高分子層沈?yàn)榫埘啺穼印８叻肿訉由驗(yàn)檐浶圆牧希?因此可減少基板上的固有應(yīng)力。另一方面，高分子層沈的厚度可輕易達(dá)到數(shù)十個(gè)微米。如圖IE所示，含有阻擋層與晶種層的凸塊下冶金(UBM)層觀形成于上述結(jié)構(gòu)上。 凸塊下冶金層觀形成于高分子層26與露出的部分保護(hù)層M上，并襯墊開口 27的側(cè)壁與 底部。擴(kuò)散阻擋層也稱為膠層，是形成以覆蓋開口 27的側(cè)壁與底部。擴(kuò)散阻擋層的組成可 為氮化鉭，也可為其他材料如氮化鈦、鉭、鈦、或類似物。擴(kuò)散阻擋層的形成方法可為PVD或 濺鍍法。晶種層可為形成于擴(kuò)散阻擋層上的銅晶種層。晶種層的組成可為銅合金，除了銅 以外還含有銀、鉻、鎳、錫、金、或上述的組合。在一實(shí)施例中，凸塊下冶金層觀含有鈦組成 的擴(kuò)散阻擋層，與銅組成的晶種層。接著形成掩模層30于凸塊下冶金層觀上，再圖案化掩 模層30以形成開口 32露出部分的凸塊下冶金層觀以利凸塊工藝。在一實(shí)施例中，開口 32 位于開口 27上。在另一實(shí)施例中，開口 32的直徑大于或等于開口 27的直徑。掩模層30 可為干膜或光致抗蝕劑膜。如圖IF所示，以具有焊料濕潤性的導(dǎo)電材料填入部分或全部的開口 32。在一實(shí) 施例中，在凸塊下冶金層觀上形成銅層34以填入部分的開口 32。在說明書中的所有段落 中，“銅層”此用語可延伸至實(shí)質(zhì)上純銅元素層、含有無可避免的雜質(zhì)的銅層、以及銅合金 層，其次要元素可為鉭、銦、錫、鋅、鎂、鉻、鈦、鍺、鍶、鉬、錳、鋁、或鋯。銅層34的形成方法可 為濺鍍、印刷、電鍍、無電電鍍、或常用的CVD。舉例來說，電化學(xué)電鍍(ECP)法可用以形成銅 層34。在一實(shí)施例中，銅層34的厚度大于40 μ m。在另一實(shí)施例中，銅層34的厚度介于約 40 μ m至約50 μ m之間。在其他實(shí)施例中，銅層；34的厚度介于約40 μ m至約70 μ m之間。 不過銅層34的厚度并不限于上述范圍，可大于或小于上述范圍。接著如圖IG所示，移除掩模層30。當(dāng)掩模層30為干膜時(shí)，其移除方法可采用堿性 溶液。若掩模層30為光致抗蝕劑時(shí)，其移除方法可采用丙酮、N-甲基咯烷酮(NMP)、二甲基 亞砜(DMSO)、胺基乙氧基乙醇、或類似物。接著蝕刻露出的部分凸塊下冶金層觀，直到露出 銅層34以外與凸塊下冶金層觀下方的高分子層26。在一實(shí)施例中，移除凸塊下冶金層觀 的步驟為干蝕刻或濕蝕刻。舉例來說，可采用氨為主的酸類進(jìn)行等向蝕刻。由于蝕刻時(shí)間 短，此蝕刻也稱為閃蝕。由于銅層34自高分子層沈凸出，因此稱之為銅柱34P。銅柱34P 與其下方的凸塊下冶金層28a組成凸塊結(jié)構(gòu)35。接著切割基板10，并以固定于封裝基板或 其他裸片上的焊盤上焊球或銅柱，將切割后的基板10封裝至封裝基板或另一裸片上。為了保護(hù)銅柱34P的表面不致氧化，可視情況形成另一保護(hù)層36于銅柱34P上，如圖IH所示。保護(hù)層36可選擇性地形成于凸塊結(jié)構(gòu)35的側(cè)壁表面及/或上表面上。在一 實(shí)施例中，保護(hù)層36為含錫層。舉例來說，先將凸塊結(jié)構(gòu)35浸入含錫的無電電鍍?nèi)芤褐小?通過起始后就會(huì)自動(dòng)催化的化學(xué)還原法，可將錫沉積于凸塊結(jié)構(gòu)35上。溶液中的化學(xué)劑會(huì) 還原無電電鍍?nèi)芤褐械腻a離子，使其沉積于凸塊表面上。由于電鍍反應(yīng)只發(fā)生在凸塊結(jié)構(gòu) 35的表面，高分子層沈的表面上將不具有電鍍銅。保護(hù)層36可包覆凸塊結(jié)構(gòu)35以避免其 氧化，并改善后續(xù)形成的底填材料與凸塊結(jié)構(gòu)35之間的黏著力。圖2A至圖2C是本發(fā)明一實(shí)施例中，在PPI線路上進(jìn)行凸塊工藝的剖視圖。在下 述說明中，與圖IA至圖IH重疊的部分將不贅述。如圖2A所示，在形成銅層34后，在掩模層30的開口 32中沉積蓋層38于銅層34 上。蓋層38可為鎳、錫、錫鉛、金、銀、鈀、銦、鎳鉬金、鎳金、其他類似材料、或上述的合金。 在一實(shí)施例中，蓋層38為無鉛預(yù)焊層如錫金。在另一實(shí)施例中，蓋層38為焊料如下述金屬 的合金錫、鉛、銀、銅、鎳、鉍、或上述的組合。在其他實(shí)施例中，蓋層38為鎳層、金層、或鎳 金層。如圖2B所示，在移除掩模層30與部分凸塊下冶金層觀后，保留的銅層34 (即銅柱 34P)凸出高分子層沈。保留的凸塊下冶金層、銅柱34P、與蓋層38形成凸塊結(jié)構(gòu)35a。 蓋層38作為阻擋層，可避免銅柱34P中的銅擴(kuò)散。避免銅擴(kuò)散可增加元件可信度及封裝的 接合強(qiáng)度。在圖2C中，可選擇性地形成另一保護(hù)層36于凸塊結(jié)構(gòu)35a的側(cè)壁表面上及/ 或上表面上。在一實(shí)施例中，保護(hù)層36為含錫層。圖3A至圖3C是本發(fā)明一實(shí)施例中，在PPI線路上進(jìn)行凸塊工藝的剖視圖。在下 述說明中，與圖IA至圖IH重疊的部分將不贅述。如圖3A所示，在形成銅層34后，在掩模層30的開口 32中沉積蓋層38與焊料層 40于銅層34上。蓋層38可為鎳、金、銀、銀、鈀、銦、鎳鉬金、鎳金、其他類似材料、或上述的 合金。在一實(shí)施例中，焊料層40為無鉛預(yù)焊層如錫金，或焊料如下述金屬的合金錫、鉛、 銀、銅、鎳、鉍、或上述的組合。如圖3B所示，在移除掩模層30及部分凸塊下冶金層觀后， 保留的銅層34(即銅柱34P)凸出高分子層沈。保留的凸塊下冶金層、銅柱34P、蓋層 38、與焊料層40形成凸塊結(jié)構(gòu)35b。接著可進(jìn)行焊料再流動(dòng)工藝使焊料層40轉(zhuǎn)變?yōu)楹盖颉?在圖3C中，可選擇性地形成另一保護(hù)層36于凸塊結(jié)構(gòu)35b的側(cè)壁表面上及/或上表面上。 在一實(shí)施例中，保護(hù)層36為含錫層。雖然本發(fā)明已以多個(gè)較佳實(shí)施例公開如上，然其并非用以限定本發(fā)明，任何本領(lǐng) 域普通技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作任意的更動(dòng)與潤飾，因此本發(fā)明 的保護(hù)范圍當(dāng)視所附的權(quán)利要求所界定的范圍為準(zhǔn)。
權(quán)利要求
1.一種集成電路結(jié)構(gòu)，包括一半導(dǎo)體基板；一鈍化層，位于該半導(dǎo)體基板上；一高分子層，位于該鈍化層上；一內(nèi)連線線路，形成于該鈍化層與該高分子層之間；以及一保護(hù)層，形成于該內(nèi)連線線路與該高分子層之間；其中該保護(hù)層為含銅材料層，且包括III族元素、IV族元素、或V族元素中至少一個(gè)。
2.根據(jù)權(quán)利要求1所述的集成電路結(jié)構(gòu)，其中該保護(hù)層為氮化銅鍺層。
3.根據(jù)權(quán)利要求1所述的集成電路結(jié)構(gòu)，其中該鈍化層具有一開口露出部分的該半導(dǎo) 體基板，且該內(nèi)連線線路是形成于部分該鈍化層上并填入該鈍化層的開口。
4.根據(jù)權(quán)利要求3所述的集成電路結(jié)構(gòu)，還包括一鈦層位于該內(nèi)連線線路下，且該鈦 層襯墊該鈍化層的開口的底部及側(cè)壁；以及一銅層形成于該內(nèi)連線線路與該鈦層之間。
5.根據(jù)權(quán)利要求1所述的集成電路結(jié)構(gòu)，其中該高分子層具有一開口露出部分該保護(hù) 層，以及一凸塊結(jié)構(gòu)位于該高分子層上，且該凸塊結(jié)構(gòu)經(jīng)由該高分子的該開口電性連接至 該保護(hù)層。
6.根據(jù)權(quán)利要求5所述的集成電路結(jié)構(gòu)，其中該凸塊結(jié)構(gòu)包括一銅柱，與一蓋層位于 該銅柱上，其中該蓋層包括含鎳層、含錫層、或上述的組合中至少一個(gè)。
7.根據(jù)權(quán)利要求5所述的集成電路結(jié)構(gòu)，其中該凸塊結(jié)構(gòu)包括一含錫層位于該銅柱的 側(cè)壁上。
8.一種集成電路結(jié)構(gòu)，包括一半導(dǎo)體基板，包括一接觸區(qū)；一鈍化層，位于該半導(dǎo)體基板上，且該鈍化層具有一開口露出部分該接觸區(qū)；一銅線路位于部分該鈍化層上，且填入該開口以電性連接至該接觸區(qū)；以及一保護(hù)層，形成于該銅連線的表面上；其中該保護(hù)層為含銅材料層，且包括III族元素、IV族元素、或V族元素中至少一個(gè)。
9.根據(jù)權(quán)利要求8所述的集成電路結(jié)構(gòu)，其中該保護(hù)層是氮化銅鍺層、銅鍺層、硅化銅 層、硅氮化銅層、硅氮化銅鍺層、氮化銅層、磷化銅層、碳化銅層、硼化銅層、或上述的組合中 至少一個(gè)。
10.根據(jù)權(quán)利要求8所述的集成電路結(jié)構(gòu)，還包括一銅柱位于該保護(hù)層上。
全文摘要
本發(fā)明提供一種集成電路結(jié)構(gòu)，包括一半導(dǎo)體基板；一鈍化層，位于該半導(dǎo)體基板上；一高分子層，位于該鈍化層上；一內(nèi)連線線路，形成于該鈍化層與該高分子層之間；以及一保護(hù)層，形成于該內(nèi)連線線路與該高分子層之間；其中該保護(hù)層為含銅材料層，且包括III族元素、IV族元素、或V族元素中至少一個(gè)。形成于鈍化層上的銅內(nèi)連線被含銅材料層保護(hù)。上述含銅材料層含有III族元素、IV族元素、V族元素、或上述的組合。本發(fā)明可避免后鈍化內(nèi)連線氧化而在后續(xù)凸塊工藝不需額外蝕刻步驟。
文檔編號(hào)H01L23/532GK102064154SQ20101053550
公開日2011年5月18日 申請(qǐng)日期2010年11月4日 優(yōu)先權(quán)日2009年11月5日
發(fā)明者劉重希, 吳逸文, 黃見翎 申請(qǐng)人:臺(tái)灣積體電路制造股份有限公司