專利名稱：低集電極/基極電容SiGe異質(zhì)結(jié)雙極晶體管結(jié)構(gòu)及制造方法
技術(shù)領(lǐng)域：
本發(fā)明屬于一種半導(dǎo)體器件結(jié)構(gòu)，具體涉及一種SiGe HBT (SiGe異質(zhì)結(jié)雙極型晶體管)結(jié)構(gòu)，尤其涉及一種低集電極/基極電容SiGe HBT的結(jié)構(gòu)；此外，本發(fā)明還涉及該低集電極/基極電容SiGe HBT的制造方法。
背景技術(shù)：
SiGe是繼Si和GaAs之后的又一重要的半導(dǎo)體材料，具有優(yōu)于純Si材料的良好特性，工藝和制程又可以與硅工藝兼容，SiGe異質(zhì)結(jié)雙極晶體管(HBT)的電性能幾乎可達(dá)到 GaAs等化合物半導(dǎo)體制作同類器件的水平，其在RF(射頻)尤其是超高頻領(lǐng)域有廣泛應(yīng)用前景，而且其能與CMOS工藝集成，充分發(fā)揮CMOS工藝高集成度、低成本的優(yōu)勢，同時還能實現(xiàn)SiGe/Si HBT的高頻性能和低噪聲性能。但是，SiGe HBT或BiCMOS會有一定的寄生效應(yīng)，如集電極/襯底電容、集電極/基極電容，這些寄生電容會對器件的高頻特性產(chǎn)生不良影響。因此，如何減小寄生電容是提高 HBT器件性能的一種手段。

發(fā)明內(nèi)容
本發(fā)明要解決的技術(shù)問題是提供一種低集電極/基極電容SiGe HBT的結(jié)構(gòu)，以降低SiGe HBT集電極/基極電容，達(dá)到提升器件高頻性能的目的。為此，本發(fā)明還提供該低集電極/基極電容SiGe HBT的制造方法。為解決上述技術(shù)問題，本發(fā)明提供一種低集電極/基極電容SiGe HBT的結(jié)構(gòu)，包括硅襯底，包含集電極區(qū)、隔離溝槽和橫向溝槽；在所述硅襯底上形成的SiGe基區(qū)層；以及在所述SiGe基區(qū)層上形成的發(fā)射極區(qū)；所述硅襯底中的橫向溝槽位于SiGe外基區(qū)附近。所述橫向溝槽內(nèi)填有一定的氧化膜，且該橫向溝槽未被氧化膜填滿；或者所述橫向溝槽內(nèi)被氧化膜完全填滿。此外，本發(fā)明還提供一種低集電極/基極電容SiGe HBT的制造方法，包括如下步驟1)在硅襯底上選定注入?yún)^(qū)進(jìn)行離子注入；2)在硅襯底上依次淀積底層氧化膜、氮化膜和頂層氧化膜作為硬掩模；3)采用光刻和刻蝕工藝在溝槽隔離區(qū)打開氧化膜、氮化膜和氧化膜的硬掩模窗 Π ；4)淀積氧化膜并通過回刻蝕，在硬掩模窗口形成氧化膜側(cè)墻；5)干法刻蝕硅襯底形成隔離溝槽；
4
6)刻蝕注入?yún)^(qū)形成橫向溝槽；7)去除表面氧化膜和氧化膜側(cè)墻；8)在隔離溝槽及橫向溝槽內(nèi)形成襯墊氧化層；9)隔離溝槽內(nèi)填充氧化膜，然后去除硅襯底表面的氮化膜和氧化膜；10)開出基區(qū)窗口，并進(jìn)行基極SiGe薄膜外延淀積；11)發(fā)射極窗口形成；12)發(fā)射極多晶硅淀積；13)發(fā)射極多晶硅刻蝕，形成最終的SiGe HBT器件結(jié)構(gòu)。在步驟1)中，所述離子注入采用砷注入，注入劑量為7-9E15/cm2 ；所述注入?yún)^(qū)的位置在器件外基區(qū)下面，注入?yún)^(qū)的寬度小于外基區(qū)寬度，注入?yún)^(qū)的深度為0. 1 2微米。在步驟2)中，所述底層氧化膜采用熱氧化工藝淀積，其厚度為80 200埃；所述氮化膜采用低壓化學(xué)氣相淀積工藝淀積，其厚度為300 1000埃，其厚度為底層氧化膜厚度的4倍；所述頂層氧化膜采用低壓化學(xué)氣相淀積工藝或亞常壓化學(xué)汽相淀積工藝淀積， 其厚度為1000 10000埃。在步驟4)中，所述氧化膜側(cè)墻的厚度為100埃。在步驟5)中，所述隔離溝槽的深度為3000 8000埃，寬度為1000 4000埃。在步驟6)中，采用熱磷酸濕法刻蝕注入?yún)^(qū)形成橫向溝槽，刻蝕速度為20-40埃/ 分鐘，刻蝕溫度為150-170°C。在步驟7)中，采用濕法刻蝕去除表面氧化膜和氧化膜側(cè)墻。在步驟8)中，采用熱氧化工藝在隔離溝槽及橫向溝槽內(nèi)形成襯墊氧化層，該襯墊氧化層的厚度為100 1000埃。在步驟9)中，采用高密度等離子體化學(xué)氣相淀積工藝在隔離溝槽內(nèi)填充氧化膜， 然后采用濕法刻蝕去除硅襯底表面的氮化膜和氧化膜。在步驟11)中，發(fā)射極窗口形成，SiGe內(nèi)基區(qū)和SiGe外基區(qū)亦形成，SiGe內(nèi)基區(qū)為發(fā)射極窗口下面的基區(qū)，SiGe外基區(qū)為基區(qū)除去內(nèi)基區(qū)的部分。和現(xiàn)有技術(shù)相比，本發(fā)明具有以下有益效果本發(fā)明在溝槽隔離形成前在硅襯底表面一定的區(qū)域進(jìn)行離子注入，在溝槽隔離形成后刻蝕離子注入?yún)^(qū)域形成橫向溝槽，之后通過普通半導(dǎo)體工藝形成SiGe HBT器件，最終HBT結(jié)構(gòu)在SiGe外基區(qū)附近的硅襯底中有空洞(即橫向溝槽)或者該空洞里填充了一定的氧化膜。這種結(jié)構(gòu)由于使用空洞或該空洞里填充了一定的氧化膜，而代替了普通的硅，使得集電極/基極電容降低，提升了器件高頻性能。


圖1是本發(fā)明方法中步驟1)完成后的結(jié)構(gòu)示意圖；圖2是本發(fā)明方法中步驟2)完成后的結(jié)構(gòu)示意圖；圖3是本發(fā)明方法中步驟3)完成后的結(jié)構(gòu)示意圖；圖4是本發(fā)明方法中步驟4)完成后的結(jié)構(gòu)示意圖；圖5是本發(fā)明方法中步驟5)完成后的結(jié)構(gòu)示意圖；圖6是本發(fā)明方法中步驟6)完成后的結(jié)構(gòu)示意圖7是本發(fā)明方法中步驟7)完成后的結(jié)構(gòu)示意圖；圖8是本發(fā)明方法中步驟8)完成后的結(jié)構(gòu)示意圖；圖9是本發(fā)明方法中步驟9)完成后的結(jié)構(gòu)示意圖；圖10是本發(fā)明方法中步驟10)完成后的結(jié)構(gòu)示意圖；圖11是本發(fā)明方法中步驟11)完成后的結(jié)構(gòu)示意圖；圖12是本發(fā)明方法中步驟12)完成后的結(jié)構(gòu)示意圖；圖13是本發(fā)明方法中步驟13)完成后的結(jié)構(gòu)示意圖。其中10是硅襯底；11是注入?yún)^(qū)；12是橫向溝槽；13是襯墊氧化層；14是隔離溝槽；15是SiGe內(nèi)基區(qū)；16是SiGe外基區(qū)；21是氧化膜；22是氮化膜；23是氧化膜；對是氧化膜側(cè)墻；25是介質(zhì)膜J6是基極SiGe薄膜；27是介質(zhì)膜；觀是發(fā)射極多晶硅。
具體實施例方式下面結(jié)合附圖和實施例對本發(fā)明作進(jìn)一步詳細(xì)的說明。本發(fā)明的一種低集電極/基極電容SiGe HBT的制造方法，如圖1至圖13所示，其具體實現(xiàn)方式舉例為1)硅襯底10上選定的區(qū)域注入?yún)^(qū)11離子注入砷(As)，注入劑量為7 9E15/cm2， 注入?yún)^(qū)11的位置在器件外基區(qū)下面，注入?yún)^(qū)11的寬度小于外基區(qū)寬度，注入?yún)^(qū)11的深度為0. 1 2um(微米)，如圖1 ；2)在硅襯底10上依次淀積氧化膜21/氮化膜22/氧化膜23作為硬掩模。氧化膜 21采用爐管熱氧化工藝，厚度為80 200埃；氮化膜22采用LPCVD (低壓化學(xué)氣相淀積) 工藝，厚度為300 1000埃，通常為氧化膜21厚度的4倍；氧化膜23采用LPCVD (低壓化學(xué)氣相淀積)或SACVD (亞常壓化學(xué)汽相淀積)工藝，厚度為1000 10000埃，如圖2 ；3)采用常規(guī)的光刻和刻蝕工藝在溝槽隔離區(qū)打開氧化膜21/氮化膜22/氧化膜 23的硬掩模窗口，如圖3;4)淀積氧化膜并通過回刻蝕，在硬掩模窗口形成氧化膜側(cè)墻對，氧化膜側(cè)墻M的厚度為100埃左右，如圖4 ；5)干法刻蝕硅襯底10，隔離溝槽14形成，隔離溝槽14的深度為3000 8000埃， 寬度為1000 4000埃，如圖5 ；6)橫向溝槽12在注入?yún)^(qū)11形成，如圖6。該步采用熱磷酸(H3PO4)濕法刻蝕注入?yún)^(qū)11，刻蝕速度為20-40埃/分鐘(例如30埃/分鐘)，刻蝕溫度為150-170°c (例如 160°C )；該步僅刻蝕注入?yún)^(qū)11，幾乎不刻蝕其它區(qū)域；7)濕法刻蝕去除表面氧化膜23和氧化膜側(cè)墻24，如圖7 ；8)采用熱氧化工藝，在隔離溝槽14及橫向溝槽12內(nèi)形成襯墊氧化層13，其厚度為100 1000埃，如圖8 ；9)采用高密度等離子體化學(xué)氣相淀積工藝(HDP)在隔離溝槽14內(nèi)填充氧化膜，然后采用濕法刻蝕去除硅襯底10表面的氮化膜22和氧化膜21，如圖9 ；10)生長介質(zhì)膜25后，采用常規(guī)的光刻和刻蝕工藝刻蝕部分介質(zhì)膜25以開出基區(qū)窗口，并進(jìn)行基極SiGe薄膜沈外延淀積，如圖10 ；11)生長介質(zhì)膜27后，采用常規(guī)的光刻和刻蝕工藝刻蝕部分介質(zhì)膜27，從而使發(fā)射極窗口形成，SiGe內(nèi)基區(qū)15(發(fā)射極窗口下面的基區(qū))和SiGe外基區(qū)16(基區(qū)除去內(nèi)基區(qū)15的部分)亦形成，如圖11;12)采用常規(guī)的化學(xué)氣相淀積工藝淀積發(fā)射極多晶硅觀，如圖12 ；13)采用常規(guī)的光刻和刻蝕工藝刻蝕部分介質(zhì)膜27和發(fā)射極多晶硅觀，形成最終的HBT器件結(jié)構(gòu)，如圖13。如圖13所示，本發(fā)明的一種低集電極/基極電容SiGe HBT的結(jié)構(gòu)，包括硅襯底10，包含集電極區(qū)、隔離溝槽14和位于SiGe外基區(qū)16附近的橫向溝槽12 ； 該橫向溝槽12內(nèi)填有一定的氧化膜13，且該橫向溝槽12未被氧化膜填滿；在硅襯底10上形成的SiGe基區(qū)層(即圖13中的基極SiGe薄膜26)；以及在SiGe基區(qū)層上形成的發(fā)射極區(qū)(即圖13中的發(fā)射極多晶硅28)。本發(fā)明的另一實施例與上述實施例的區(qū)別在于，橫向溝槽12內(nèi)被氧化膜完全填滿，相應(yīng)地，上述方法的步驟9)應(yīng)當(dāng)為采用高密度等離子體化學(xué)氣相淀積工藝(HDP)在隔離溝槽14和橫向溝槽12內(nèi)填充氧化膜，然后采用濕法刻蝕去除硅襯底10表面的氮化膜22 和氧化膜21。本發(fā)明的SiGe HBT結(jié)構(gòu)在SiGe外基區(qū)附近的硅襯底中有空洞(即橫向溝槽)或者該空洞里填充了一定的氧化膜。這種結(jié)構(gòu)由于使用空洞或該空洞里填充了一定的氧化膜，而代替了普通的硅，使得集電極/基極電容降低，提升了器件的高頻性能。
權(quán)利要求
1.一種低集電極/基極電容SiGe異質(zhì)結(jié)雙極晶體管的結(jié)構(gòu)，其特征在于，包括硅襯底，包含集電極區(qū)、隔離溝槽和橫向溝槽；在所述硅襯底上形成的SiGe基區(qū)層；以及在所述SiGe基區(qū)層上形成的發(fā)射極區(qū)；所述硅襯底中的橫向溝槽位于SiGe外基區(qū)附近。
2.如權(quán)利要求1所述的低集電極/基極電容SiGe異質(zhì)結(jié)雙極晶體管的結(jié)構(gòu)，其特征在于，所述橫向溝槽內(nèi)填有一定的氧化膜，且該橫向溝槽未被氧化膜填滿。
3.如權(quán)利要求1所述的低集電極/基極電容SiGe異質(zhì)結(jié)雙極晶體管的結(jié)構(gòu)，其特征在于，所述橫向溝槽內(nèi)被氧化膜完全填滿。
4.一種低集電極/基極電容SiGe異質(zhì)結(jié)雙極晶體管的制造方法，其特征在于，包括如下步驟1)在硅襯底上選定注入?yún)^(qū)進(jìn)行離子注入；2)在硅襯底上依次淀積底層氧化膜、氮化膜和頂層氧化膜作為硬掩模；3)采用光刻和刻蝕工藝在溝槽隔離區(qū)打開氧化膜、氮化膜和氧化膜的硬掩模窗口；4)淀積氧化膜并通過回刻蝕，在硬掩模窗口形成氧化膜側(cè)墻；5)干法刻蝕硅襯底形成隔離溝槽；6)刻蝕注入?yún)^(qū)形成橫向溝槽；7)去除表面氧化膜和氧化膜側(cè)墻；8)在隔離溝槽及橫向溝槽內(nèi)形成襯墊氧化層；9)隔離溝槽內(nèi)填充氧化膜，然后去除硅襯底表面的氮化膜和氧化膜；10)開出基區(qū)窗口，并進(jìn)行基極SiGe薄膜外延淀積；11)發(fā)射極窗口形成；12)發(fā)射極多晶硅淀積；13)發(fā)射極多晶硅刻蝕，形成最終的SiGe異質(zhì)結(jié)雙極晶體管結(jié)構(gòu)。
5.如權(quán)利要求4所述的低集電極/基極電容SiGe異質(zhì)結(jié)雙極晶體管的制造方法，其特征在于，在步驟1)中，所述離子注入采用砷注入，注入劑量為7-9E15/cm2 ；所述注入?yún)^(qū)的位置在器件外基區(qū)下面，注入?yún)^(qū)的寬度小于外基區(qū)寬度，注入?yún)^(qū)的深度為0. 1 2微米。
6.如權(quán)利要求4所述的低集電極/基極電容SiGe異質(zhì)結(jié)雙極晶體管的制造方法，其特征在于，在步驟幻中，所述底層氧化膜采用熱氧化工藝淀積，其厚度為80 200埃；所述氮化膜采用低壓化學(xué)氣相淀積工藝淀積，其厚度為300 1000埃，其厚度為底層氧化膜厚度的4倍；所述頂層氧化膜采用低壓化學(xué)氣相淀積工藝或亞常壓化學(xué)汽相淀積工藝淀積，其厚度為1000 10000埃。
7.如權(quán)利要求4所述的低集電極/基極電容SiGe異質(zhì)結(jié)雙極晶體管的制造方法，其特征在于，在步驟4)中，所述氧化膜側(cè)墻的厚度為100埃。
8.如權(quán)利要求4所述的低集電極/基極電容SiGe異質(zhì)結(jié)雙極晶體管的制造方法，其特征在于，在步驟5)中，所述隔離溝槽的深度為3000 8000埃，寬度為1000 4000埃。
9.如權(quán)利要求4所述的低集電極/基極電容SiGe異質(zhì)結(jié)雙極晶體管的制造方法，其特征在于，在步驟6)中，采用熱磷酸濕法刻蝕注入?yún)^(qū)形成橫向溝槽，刻蝕速度為20-40埃/ 分鐘，刻蝕溫度為150-170°C。
10.如權(quán)利要求4所述的低集電極/基極電容SiGe異質(zhì)結(jié)雙極晶體管的制造方法，其特征在于，在步驟7)中，采用濕法刻蝕去除表面氧化膜和氧化膜側(cè)墻。
11.如權(quán)利要求4所述的低集電極/基極電容SiGe異質(zhì)結(jié)雙極晶體管的制造方法，其特征在于，在步驟8)中，采用熱氧化工藝在隔離溝槽及橫向溝槽內(nèi)形成襯墊氧化層，該襯墊氧化層的厚度為100 1000埃。
12.如權(quán)利要求4所述的低集電極/基極電容SiGe異質(zhì)結(jié)雙極晶體管的制造方法， 其特征在于，在步驟9)中，采用高密度等離子體化學(xué)氣相淀積工藝在隔離溝槽內(nèi)填充氧化膜，然后采用濕法刻蝕去除硅襯底表面的氮化膜和氧化膜。
13.如權(quán)利要求4所述的低集電極/基極電容SiGe異質(zhì)結(jié)雙極晶體管的制造方法，其特征在于，在步驟11)中，發(fā)射極窗口形成，SiGe內(nèi)基區(qū)和SiGe外基區(qū)亦形成，SiGe內(nèi)基區(qū)為發(fā)射極窗口下面的基區(qū)，SiGe外基區(qū)為基區(qū)除去內(nèi)基區(qū)的部分。
全文摘要
本發(fā)明公開了一種低集電極/基極電容SiGe HBT(異質(zhì)結(jié)雙極晶體管)的結(jié)構(gòu)，包括硅襯底，包含集電極區(qū)、隔離溝槽和橫向溝槽；在所述硅襯底上形成的SiGe基區(qū)層；以及在所述SiGe基區(qū)層上形成的發(fā)射極區(qū)。該橫向溝槽位于SiGe外基區(qū)附近。此外，本發(fā)明還公開了該低集電極/基極電容SiGe HBT的制造方法，在溝槽隔離形成前在硅襯底表面一定的區(qū)域進(jìn)行離子注入，在溝槽隔離形成后刻蝕離子注入?yún)^(qū)域形成橫向溝槽，之后通過普通半導(dǎo)體工藝形成SiGe HBT器件。本發(fā)明能降低SiGe HBT集電極/基極電容，從而提升器件的高頻性能。
文檔編號H01L29/06GK102456727SQ20101051783
公開日2012年5月16日 申請日期2010年10月25日 優(yōu)先權(quán)日2010年10月25日
發(fā)明者姚嫦媧, 彭虎, 繆燕 申請人:上海華虹Nec電子有限公司