專利名稱：具有重布線路層的芯片結(jié)構(gòu)及其制法的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種具有重布線路層的芯片結(jié)構(gòu)及其制法，特別是涉及一種能避免該重布線路層脫層的具有重布線路層的芯片結(jié)構(gòu)及其制法。
背景技術(shù)：
隨著電子產(chǎn)業(yè)的蓬勃發(fā)展，電子產(chǎn)品也逐漸邁入多功能、高性能的研發(fā)方向。目前用以承載半導(dǎo)體芯片的封裝基板包括有打線式封裝基板、芯片尺寸封裝(CSP)基板及覆晶基板(FCBGA)等；且為因應(yīng)微處理器、芯片組與繪圖芯片的運(yùn)算需要，布有線路的封裝基板也需提升其傳遞芯片信號(hào)的品質(zhì)、改善頻寬、控制阻抗等功能，以因應(yīng)高I/O數(shù)封裝件的發(fā)展。在現(xiàn)有的封裝技術(shù)中，是將半導(dǎo)體芯片電性接置于封裝基板上，該半導(dǎo)體集成電路(IC)芯片的表面上配置有電極墊(electronic pad)，而該封裝基板具有相對(duì)應(yīng)的電性接觸墊，且在該半導(dǎo)體芯片以及封裝基板之間可以適當(dāng)?shù)卦O(shè)置導(dǎo)電凸塊、其他導(dǎo)電粘著材料或金線，使該半導(dǎo)體芯片電性連接至該封裝基板上。又在現(xiàn)今封裝技術(shù)中，為達(dá)到多功能、高動(dòng)作功率的需求，因而衍生出一種半導(dǎo)體封裝件互相堆疊的封裝結(jié)構(gòu)產(chǎn)品。而為了滿足半導(dǎo)體封裝件高整合度(integration)及微型化(miniaturization)的封裝需求，而有利用重布線路層技術(shù)(RDL Redistribution Layer)，使得芯片面積能夠更充分運(yùn)用，進(jìn)而提升效能。例如美國(guó)專利第7，170，160號(hào)即公開一種現(xiàn)有的具有重布線路層的芯片結(jié)構(gòu)，以供芯片堆疊，并以打線方式電性連接堆疊的芯片，藉以降低封裝高度。請(qǐng)參閱圖IA及圖1B，為上述美國(guó)專利的具有重布線路層的芯片結(jié)構(gòu)的俯視圖及覆蓋鈍化層的剖視示意圖。如圖所示，是在一芯片10的一表面上設(shè)有多個(gè)電極墊11，且在該芯片10及所述電極墊11表面覆蓋有第一鈍化層(passivation layer) 12a，且該第一鈍化層1 中形成有多個(gè)第一開孔120a，令各該電極墊11對(duì)應(yīng)外露于各該第一開孔120a中， 且在該第一鈍化層1 上形成重布線路層13，并在該第一開孔120a中形成導(dǎo)電盲孔130以電性連接該電極墊11，且該重布線路層13具有多個(gè)位于該第一鈍化層1 上的多個(gè)電性連接墊131及加寬部132，以通過(guò)該加寬部132改善電性，又在該第一鈍化層1 及重布線路層13上覆蓋第二鈍化層12b，且在該第二鈍化層12b中形成多個(gè)第二開孔120b，令各該電性連接墊131對(duì)應(yīng)外露于各該第二開孔120b。但是，上述重布線路層13的加寬部132的面積大，且該加寬部132為金屬，而該第一鈍化層1 或第二鈍化層12b為非金屬，依材料的特性，該金屬與非金屬之間的結(jié)合性較差，致使該加寬部132與第二鈍化層12b之間的結(jié)合度降低，導(dǎo)致該第二鈍化層12b容易產(chǎn)生剝離的現(xiàn)象，而降低電性連接的品質(zhì)。因此，如何提供一種具有重布線路層的芯片結(jié)構(gòu)及其制法，能避免重布線路層的加寬部與第二鈍化層產(chǎn)生剝離的現(xiàn)象，而降低電性連接品質(zhì)的情況，實(shí)為一重要課題。

發(fā)明內(nèi)容
鑒于上述現(xiàn)有技術(shù)的種種缺陷，本發(fā)明的一目的是在于提供一種具有重布線路層的芯片結(jié)構(gòu)及其制法，用以解決在現(xiàn)有技術(shù)中重布線路層的加寬部與第二鈍化層之間會(huì)產(chǎn)生剝離的問(wèn)題。為達(dá)到上述及其他目的，本發(fā)明提供一種具有重布線路層的芯片結(jié)構(gòu)，是包括芯片，具有相對(duì)的作用面及非作用面，且該作用面上具有多個(gè)電極墊；第一鈍化層，設(shè)于該芯片的作用面及電極墊上，且該第一鈍化層中形成有多個(gè)第一開孔，以外露各該電極墊；重布線路層，形成于該第一鈍化層上，該重布線路層具有多個(gè)線路單元，各該線路單元具有電性連接墊、形成于該第一開孔中的導(dǎo)電盲孔、及連接該電性連接墊及導(dǎo)電盲孔的導(dǎo)電跡線，該導(dǎo)電跡線具有至少一第一貫穿開口，以令部分的第一鈍化層外露于該第一貫穿開口 ；以及第二鈍化層，形成于該第一鈍化層及重布線路層上，該第二鈍化層并填入于該導(dǎo)電跡線的第一貫穿開口中，且該第二鈍化層形成有多個(gè)第二開孔，以外露該電性連接墊。所述的具有重布線路層的芯片結(jié)構(gòu)，該重布線路層依序是由晶種層及金屬層組成。為達(dá)到上述目的，本發(fā)明還提供一種具有重布線路層的芯片結(jié)構(gòu)的制法，包括提供一具有相對(duì)的作用面及非作用面的芯片，且該作用面上具有多個(gè)電極墊；在該芯片的作用面及電極墊上覆蓋第一鈍化層，且令該第一鈍化層中形成多個(gè)第一開孔，以外露各該電極墊；在該第一鈍化層上形成該重布線路層，該重布線路層具有多個(gè)線路單元，各該線路單元具有電性連接墊、形成于該第一開孔中的導(dǎo)電盲孔、及連接該電性連接墊及導(dǎo)電盲孔的導(dǎo)電跡線，該導(dǎo)電跡線具有至少一第一貫穿開口，以令部分的第一鈍化層外露于該第一貫穿開口 ；以及在該第一鈍化層及重布線路層上覆蓋第二鈍化層，該第二鈍化層并填入于該導(dǎo)電跡線的第一貫穿開口，且在該第二鈍化層中形成多個(gè)第二開孔，以外露各該電性連接墊。在所述的具有重布線路層的芯片結(jié)構(gòu)的制法中，該重布線路層的制法，是包括在該第一鈍化層上、第一開孔的孔壁、及第一開孔中的電極墊上形成晶種層；在該晶種層上形成光阻層，且在該光阻層中形成多個(gè)光阻層開口，以令部分的晶種層外露于所述光阻層開口中；在該光阻層開口中的晶種層上形成金屬層；以及移除該光阻層及其所覆蓋的晶種層。依上述的制法，形成該晶種層的材料依序由鈦(Ti)、鈦鎢(TiW)、及金(Au)組成； 又形成該金屬層的材料為金(Au)。依上所述的具有重布線路層的芯片結(jié)構(gòu)及其制法，該第一貫穿開口的孔型可為多角形、圓形或梅花形。又依上所述的具有重布線路層的芯片結(jié)構(gòu)及其制法，該導(dǎo)電跡線具有加寬部及連接該加寬部?jī)啥说念i部，且該第一貫穿開口形成于該加寬部上。又形成該重布線路層的步驟還可包括在該重布線路層的頸部形成第二貫穿開口，其中，該第二貫穿開口可位于該加寬部與導(dǎo)電盲孔之間的頸部或該加寬部與電性連接墊之間的頸部。所述的第二貫穿開口的孔型可為多角形、圓形、或梅花形。由上可知，本發(fā)明具有重布線路層的芯片結(jié)構(gòu)及其制法，是在該具有多個(gè)電極墊的芯片的表面先形成第一鈍化層，之后在該第一鈍化層上形成重布線路層并電性連接該電極墊，而該重布線路層的線路單元具有電性連接墊、形成于該第一開孔中的導(dǎo)電盲孔、及連接該電性連接墊及導(dǎo)電盲孔的導(dǎo)電跡線，該導(dǎo)電跡線具有至少一第一貫穿開口，以令部分的第一鈍化層外露于該第一貫穿開口，最后，在該第一鈍化層及重布線路層上形成第二鈍化層，且該第二鈍化層并填入第一貫穿開口中，以與該第一鈍化層相結(jié)合，且該第二鈍化層通過(guò)該第一貫穿開口貫穿該導(dǎo)電跡線并結(jié)合在第一鈍化層上，而通過(guò)該第二鈍化層與第一鈍化層的結(jié)合并上下夾設(shè)該導(dǎo)電跡線，因而能有較佳的結(jié)合性，以防止該導(dǎo)電跡線與第二鈍化層之間產(chǎn)生剝離。


圖IA及圖IB為美國(guó)專利第7，170，160號(hào)的俯視圖及覆蓋鈍化層的剖視示意圖；圖2A至圖2G為本發(fā)明的具有重布線路層的芯片結(jié)構(gòu)及其制法的示意圖；其中，該圖2F’為該第2F圖的俯視圖；圖3A及圖;3B為本發(fā)明的具有重布線路層的芯片結(jié)構(gòu)及其制法的另一實(shí)施例俯視圖。主要元件符號(hào)說(shuō)明10 芯片11 電極墊12a第一鈍化層120a第一開孔12b第二鈍化層120b第二開孔13 重布線路層130 導(dǎo)電盲孔131 電性連接墊132 加寬部20 芯片20a 作用面20b 非作用面21 電極墊22a第一鈍化層220a第一開孔22b第二鈍化層220b第二開孔23 晶種層24 光阻層240光阻層開口25 金屬層26 重布線路層^a線路單元260a第一貫穿開口 ^Ob第二貫穿開口261 導(dǎo)電盲孔沈2 電性連接墊263 導(dǎo)電跡線沈31加寬部2632 頸部
具體實(shí)施例方式以下通過(guò)特定的具體實(shí)施例說(shuō)明本發(fā)明的實(shí)施方式，本技術(shù)領(lǐng)域的技術(shù)人員可由本說(shuō)明書所揭示的內(nèi)容輕易地了解本發(fā)明的其他優(yōu)點(diǎn)及功效。須知，本說(shuō)明書所附圖式所繪示的結(jié)構(gòu)、比例、大小等，均僅用以配合說(shuō)明書所揭示的內(nèi)容，以供本技術(shù)領(lǐng)域的技術(shù)人員的了解與閱讀，并非用以限定本發(fā)明可實(shí)施的限定條件，故不具技術(shù)上的實(shí)質(zhì)意義，任何結(jié)構(gòu)的修飾、比例關(guān)系的改變或大小的調(diào)整，在不影響本發(fā)明所能產(chǎn)生的功效及所能達(dá)成的目的下，均應(yīng)仍落在本發(fā)明所揭示的技術(shù)內(nèi)容得能涵蓋的范圍內(nèi)。請(qǐng)參閱圖2A至圖2G，為本發(fā)明所提供的一種具有重布線路層的芯片結(jié)構(gòu)的制法。如圖2A所示，首先，提供一具有相對(duì)的作用面20a及非作用面20b的芯片20，在該作用面20a上具有多個(gè)電極墊21。如圖2B所示，在該芯片20的作用面20a及電極墊21上覆蓋第一鈍化層22a，且在該第一鈍化層22a中形成多個(gè)第一開孔220a，以外露各該電極墊21。如圖2C所示，在該第一鈍化層2 上、第一開孔220a的孔壁、及第一開孔220a中的電極墊21上形成晶種層23，形成該晶種層23的材料可依序由鈦、鈦鎢及金組成。如圖2D所示，在該晶種層23上形成光阻層M，且在該光阻層M中形成多個(gè)光阻層開口 M0，以令部分的晶種層23外露于所述光阻層開口 240中。如圖2E所示，在該光阻層開口 240中的晶種層23上形成金屬層25，形成該金屬層 25的材料可為金。如圖2F及圖2F’所示，移除該光阻層M及其所覆蓋的晶種層23，以在該第一鈍化層2 上形成由該金屬層25與晶種層23所組成的重布線路層沈，該重布線路層沈具有多個(gè)線路單元^a，各該線路單元26a具有電性連接墊沈2、形成于該第一開孔220a中并電性連接該電極墊21的導(dǎo)電盲孔沈1、以及連接該電性連接墊262及導(dǎo)電盲孔的導(dǎo)電跡線沈3，該導(dǎo)電跡線263具有至少一第一貫穿開口 260a，以令部分的第一鈍化層2 外露于該第一貫穿開口 260a。具體而言，該導(dǎo)電跡線263具有加寬部沈31及連接該加寬部沈31兩端的頸部沈32，且該第一貫穿開口 ^Oa可形成于該加寬部沈31上。該加寬部沈31具有至少一孔型為橢圓形、多角形、圓形、或梅花形的第一貫穿開口 260a，以令部分的第一鈍化層 2 外露于該第一貫穿開口 260a。如圖2G所示，在該第一鈍化層2 及重布線路層沈上覆蓋第二鈍化層22b，該第二鈍化層22b并填入于該導(dǎo)電跡線沈3的加寬部沈31的第一貫穿開口 260a，以與該第一鈍化層2 相結(jié)合，又該第二鈍化層22b與第一鈍化層2 為同性質(zhì)材料，故有較佳的結(jié)合性，而該第二鈍化層22b通過(guò)該第一貫穿開口 ^Oa貫穿該導(dǎo)電跡線263并結(jié)合在該第一鈍化層2 上，因而能有較佳的結(jié)合性，以防止該導(dǎo)電跡線沈3的加寬部沈31與第二鈍化層 22b之間產(chǎn)生剝離。又在該第二鈍化層22b中形成多個(gè)第二開孔220b，以令各該電性連接墊262對(duì)應(yīng)外露于各該第二開孔220b。請(qǐng)參閱圖3A及圖:3B所示的另一具體實(shí)施例中，形成該重布線路層沈的步驟還可包括在該重布線路層26的頸部沈32形成第二貫穿開口 ^Ob,且該第一貫穿開口 ^Oa可為多角形。如圖3A所示，該第二貫穿開口 ^Ob位于該加寬部沈31與電性連接墊262之間的頸部沈32上；或如圖:3B所示，該第二貫穿開口 ^Ob位于該加寬部沈31與導(dǎo)電盲孔261之間的頸部沈32上。所述的第二貫穿開口 ^Ob可為多角形、橢圓形、圓形、或梅花形。從而能通過(guò)該第二貫穿開口沈Ob提供該第二鈍化層22b填入并與該第一鈍化層2 結(jié)合，而能提供更佳的結(jié)合性，以避免該重布線路層沈的頸部沈32與第二鈍化層22b之間產(chǎn)生剝離。本發(fā)明還提供一種具有重布線路層的芯片結(jié)構(gòu)，包括芯片20，具有相對(duì)的作用面20a及非作用面20b，且該作用面20a上具有多個(gè)電極墊21 ；第一鈍化層22a，設(shè)于該芯片20的作用面20a及電極墊21上，且該第一鈍化層22a中形成有多個(gè)第一開孔220a，以外露各該電極墊21 ；重布線路層沈，設(shè)于該第一鈍化層2 上，該重布線路層沈具有多個(gè)線路單元^a，各該線路單元26a具有電性連接墊沈2、形成于該第一開孔220a中的導(dǎo)電盲孔沈1、及連接該電性連接墊262及導(dǎo)電盲孔的導(dǎo)電跡線沈3，該導(dǎo)電跡線263具有至少一第一貫穿開口 260a，以令部分的第一鈍化層2 外露于該第一貫穿開口 260a;以及第二鈍化層22b，設(shè)于該第一鈍化層2 及重布線路層沈上，該第二鈍化層22b并填入于該導(dǎo)電跡線沈3的第一貫穿開口 ^Oa中，且在該第二鈍化層22b中形成多個(gè)第二開孔220b，以外露各該電性連接墊262。所述的具有重布線路層的芯片結(jié)構(gòu)，該重布線路層沈依序是由晶種層23及金屬層25組成。具體而言，該導(dǎo)電跡線263具有加寬部沈31及連接該加寬部沈31兩端的頸部 2632，且該第一貫穿開口 ^Oa形成于該加寬部沈31。依上述的第一貫穿開口 ^Oa可為多角形、橢圓形、圓形、或梅花形。此外，本發(fā)明的具有重布線路層的芯片結(jié)構(gòu)，還可包括第二貫穿開口 260b，形成于頸部沈32。而該第二貫穿開口 ^Ob可為多角形、橢圓形、圓形、或梅花形。再者，該第二貫穿開口 ^Ob位于該加寬部沈31與電極墊21之間的頸部沈32或該加寬部沈31與電性連接墊262之間的頸部沈32。本發(fā)明具有重布線路層的芯片結(jié)構(gòu)及其制法，是在該具有多個(gè)電極墊的芯片的表面先形成第一鈍化層，且該第一鈍化層中形成多個(gè)第一開孔，以令各該電極墊對(duì)應(yīng)外露于各該第一開孔，之后在該第一鈍化層上形成重布線路層，且在各該第一開孔中對(duì)應(yīng)形成導(dǎo)電盲孔以電性連接該電極墊，而該重布線路層具有多個(gè)電性連接墊及至少一加寬部，該加寬部具有至少一第一貫穿開口，以令部分的第一鈍化層外露于該第一貫穿開口，最后，在該第一鈍化層及重布線路層上形成第二鈍化層，且該第二鈍化層并填入于該加寬部的第一貫穿開口中，以與該第一鈍化層相結(jié)合，而該第二鈍化層與第一鈍化層為同性質(zhì)材料，故有較佳的結(jié)合性，且該第二鈍化層通過(guò)該第一貫穿開口貫穿該加寬部并結(jié)合在第一鈍化層上， 而通過(guò)該第二鈍化層與第一鈍化層的結(jié)合并上下夾設(shè)該加寬部，因而能有較佳的結(jié)合性， 以防止該加寬部與第二鈍化層之間產(chǎn)生剝離。再者，在該重布線路層設(shè)有第二貫穿開口，而該第二貫穿開口位于該加寬部與電性連接墊之間的頸部線路上，或位于加寬部與電極墊之間的頸部線路上，以提供該第二鈍化層填入并與該第一鈍化層結(jié)合，而能提供更佳的結(jié)合性，以避免該重布線路層靠近該加寬部的頸部與第二鈍化層之間產(chǎn)生剝離。上述實(shí)施例是用以例示性說(shuō)明本發(fā)明的原理及其功效，而非用于限制本發(fā)明。任何本技術(shù)領(lǐng)域技術(shù)人員均可在不違背本發(fā)明的精神及范疇下，對(duì)上述實(shí)施例進(jìn)行修改。因此本發(fā)明的權(quán)利保護(hù)范圍，應(yīng)以權(quán)利要求書的范圍為依據(jù)。
權(quán)利要求
1.一種具有重布線路層的芯片結(jié)構(gòu)，其特征在于，包括芯片，具有相對(duì)的作用面及非作用面，且該作用面上具有多個(gè)電極墊；第一鈍化層，設(shè)于該芯片的作用面及電極墊上，且該第一鈍化層中形成有多個(gè)第一開孔，以外露各該電極墊；重布線路層，形成于該第一鈍化層上，該重布線路層具有多個(gè)線路單元，各該線路單元具有電性連接墊、形成于該第一開孔中的導(dǎo)電盲孔、及連接該電性連接墊及導(dǎo)電盲孔的導(dǎo)電跡線，該導(dǎo)電跡線具有至少一第一貫穿開口，以令部分的第一鈍化層外露于該第一貫穿開口 ；以及第二鈍化層，形成于該第一鈍化層及重布線路層上，該第二鈍化層并填入于該導(dǎo)電跡線的第一貫穿開口中，且該第二鈍化層形成有多個(gè)第二開孔，以外露該電性連接墊。
2.根據(jù)權(quán)利要求1所述的具有重布線路層的芯片結(jié)構(gòu)，其特征在于，該重布線路層依序是由晶種層及金屬層組成。
3.根據(jù)權(quán)利要求1所述的具有重布線路層的芯片結(jié)構(gòu)，其特征在于，該第一貫穿開口為多角形、橢圓形、圓形或梅花形。
4.根據(jù)權(quán)利要求1所述的具有重布線路層的芯片結(jié)構(gòu)，其特征在于，該導(dǎo)電跡線具有加寬部及連接該加寬部、電性連接墊與導(dǎo)電盲孔的頸部，且該第一貫穿開口形成于該加寬部上。
5.根據(jù)權(quán)利要求4所述的具有重布線路層的芯片結(jié)構(gòu)，其特征在于，還包括第二貫穿開口，位于該加寬部與導(dǎo)電盲孔之間的頸部或該加寬部與電性連接墊之間的頸部。
6.根據(jù)權(quán)利要求5所述的具有重布線路層的芯片結(jié)構(gòu)，其特征在于，該第二貫穿開口的孔型為多角形、橢圓形、圓形或梅花形。
7.一種具有重布線路層的芯片結(jié)構(gòu)的制法，其特征在于，包括提供一具有相對(duì)的作用面及非作用面的芯片，且該作用面上具有多個(gè)電極墊；在該芯片的作用面及電極墊上覆蓋第一鈍化層，且令該第一鈍化層中形成多個(gè)第一開孔，以外露各該電極墊；在該第一鈍化層上形成該重布線路層，該重布線路層具有多個(gè)線路單元，各該線路單元具有電性連接墊、形成于該第一開孔中的導(dǎo)電盲孔、及連接該電性連接墊及導(dǎo)電盲孔的導(dǎo)電跡線，該導(dǎo)電跡線具有至少一第一貫穿開口，以令部分的第一鈍化層外露于該第一貫穿開口 ；以及在該第一鈍化層及重布線路層上覆蓋第二鈍化層，該第二鈍化層并填入于該導(dǎo)電跡線的第一貫穿開口，且在該第二鈍化層中形成多個(gè)第二開孔，以外露各該電性連接墊。
8.根據(jù)權(quán)利要求7所述的具有重布線路層的芯片結(jié)構(gòu)的制法，其特征在于，該第一貫穿開口為多角形、橢圓形、圓形或梅花形。
9.根據(jù)權(quán)利要求7所述的具有重布線路層的芯片結(jié)構(gòu)的制法，其特征在于，該導(dǎo)電跡線具有加寬部及連接該加寬部、電性連接墊與導(dǎo)電盲孔的頸部，且該第一貫穿開口形成于該加寬部上。
10.根據(jù)權(quán)利要求9所述的具有重布線路層的芯片結(jié)構(gòu)的制法，其特征在于，形成該重布線路層的步驟還包括在該重布線路層的頸部形成第二貫穿開口。
11.根據(jù)權(quán)利要求10所述的具有重布線路層的芯片結(jié)構(gòu)的制法，其特征在于，該第二貫穿開口位于該加寬部與導(dǎo)電盲孔之間的頸部或該加寬部與電性連接墊之間的頸部。
12.根據(jù)權(quán)利要求10或11所述的具有重布線路層的芯片結(jié)構(gòu)的制法，其特征在于，該第二貫穿開口的孔型為多角形、橢圓形、圓形或梅花形。
13.根據(jù)權(quán)利要求7所述的具有重布線路層的芯片結(jié)構(gòu)的制法，其中，該重布線路層的制造工藝包括在該第一鈍化層上、第一開孔的孔壁及第一開孔中的電極墊上形成晶種層； 在該晶種層上形成光阻層，且在該光阻層中形成多個(gè)光阻層開口，以令部分的晶種層外露于所述光阻層開口中；在該光阻層開口中的晶種層上形成金屬層；以及移除該光阻層及其所覆蓋的晶種層。
14.根據(jù)權(quán)利要求13所述的具有重布線路層的芯片結(jié)構(gòu)的制法，其特征在于，形成該晶種層的材料依序由鈦、鈦鎢及金組成。
15.根據(jù)權(quán)利要求13所述的具有重布線路層的芯片結(jié)構(gòu)的制法，其特征在于，形成該金屬層的材料為金。
全文摘要
本發(fā)明公開了一種具有重布線路層的芯片結(jié)構(gòu)及其制法，其中該具有重布線路層的芯片結(jié)構(gòu)包括具有多個(gè)電極墊的芯片；設(shè)于該芯片的作用面及電極墊上的第一鈍化層；形成于該第一鈍化層上的重布線路層，該重布線路層具有多個(gè)線路單元，各該線路單元具有電性連接墊、導(dǎo)電盲孔、及連接該電性連接墊及導(dǎo)電盲孔的導(dǎo)電跡線，該導(dǎo)電跡線具有至少一第一貫穿開口，以令部分的第一鈍化層外露于該第一貫穿開口；以及設(shè)于該第一鈍化層及重布線路層上的第二鈍化層，該第二鈍化層并填入于該導(dǎo)電跡線的第一貫穿開口中，以與該第一鈍化層相結(jié)合，以上下夾設(shè)該導(dǎo)電跡線，因而能有較佳的結(jié)合性，以防止該導(dǎo)電跡線與第二鈍化層之間產(chǎn)生剝離。
文檔編號(hào)H01L23/528GK102456661SQ20101051747
公開日2012年5月16日 申請(qǐng)日期2010年10月19日 優(yōu)先權(quán)日2010年10月19日
發(fā)明者許宏遠(yuǎn), 高穗安 申請(qǐng)人:矽品精密工業(yè)股份有限公司