專利名稱：相變存儲器溝槽隔離結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體技術(shù)領(lǐng)域，更具體地，本發(fā)明涉及一種相變存儲器溝槽隔離結(jié)構(gòu)的制作方法。
背景技術(shù)：
相變存儲器(Phase Change Random Access Memory, PCRAM)技術(shù)是基于 S. R. Ovshinsky在20世紀60年代末提出相變薄膜可以應(yīng)用于相變存儲介質(zhì)的構(gòu)想建立起來的。作為一種新興的非易失性存儲技術(shù)，相變存儲器在讀寫速度、讀寫次數(shù)、數(shù)據(jù)保持時間、單元面積、多值實現(xiàn)等諸多方面對快閃存儲器都具有較大的優(yōu)越性，已成為目前不揮發(fā)存儲技術(shù)研究的焦點。在相變存儲器中，可以通過對記錄了數(shù)據(jù)的相變層進行熱處理，來改變存儲器的值。構(gòu)成相變層的相變材料會由于所施加電流的加熱效果而進入結(jié)晶狀態(tài)或非晶狀態(tài)。當相變層處于結(jié)晶狀態(tài)時，PCRAM的電阻較低，此時存儲器賦值為“0”。當相變層處于非晶狀態(tài)時，PCRAM的電阻較高，此時存儲器賦值為“ 1 ”。因此，PCRAM是利用當相變層處于結(jié)晶狀態(tài)或非晶狀態(tài)時的電阻差異來寫入/讀取數(shù)據(jù)的非易失性存儲器。為了選擇相變存儲器存儲陣列中的不同存儲單元，相變存儲器的存儲單元中還包含有選通器件，所述選通器件可以為二極管或晶體管。通過在相變存儲器的字線及位線上加載特定的信號，不同存儲單元的選通器件會相應(yīng)開啟或關(guān)閉，而開啟的選通器件即可使得該存儲單元的相變層上可以加載驅(qū)動電壓，以完成對應(yīng)的寫入/讀取操作。美國專利US6531373即公開了一種相變存儲器結(jié)構(gòu)，如圖1所示，所述相變存儲器的每一存儲單元101中均包含有串聯(lián)連接的相變電阻102與選通二極管103。在對所述相變存儲器進行寫入操作時，對應(yīng)于某一待選存儲單元101的位線104與字線105上形成了較大的電勢差，所述電勢差使得選通二極管103正向?qū)?，進而在相變電阻102上形成較大的寫入電流，所述寫入電流使得相變電阻102狀態(tài)發(fā)生變化，數(shù)據(jù)也得以記錄。在實際應(yīng)用中，為了減小相變存儲器單個存儲單元的面積，提高相變存儲器存儲密度，所述相變存儲器中的選通二極管通常采用垂直結(jié)構(gòu)。所述垂直結(jié)構(gòu)的選通二極管位于每一字線與位線投影相交位置，其與相變電阻垂直相連。其中，所述相變電阻的另一端與位線相連，所述選通二極管的另一端與字線相連。通常的，所述相變存儲器陣列中不同存儲單元通過深溝槽隔離區(qū)(de印trench isolation)與淺溝槽隔離區(qū)(shallow trench isolation)進行隔離。圖2至圖3示出了相變存儲器中深溝槽隔離區(qū)與淺溝槽隔離區(qū)的結(jié)構(gòu)，其中，圖2是相變存儲器的俯視示意圖，圖3是所述相變存儲器沿圖2中XX’方向的截面示意圖。參考圖2與圖3，所述相變存儲器包含有多個嵌入襯底內(nèi)的深溝槽隔離區(qū)201，且所述多個深溝槽隔離區(qū)201相互平行； 而所述淺溝槽隔離區(qū)203的延展方向與深溝槽隔離區(qū)201相垂直。所述相互垂直的深溝槽隔離區(qū)201與淺溝槽隔離區(qū)203將襯底劃分為相互絕緣的網(wǎng)格狀區(qū)域，而每一網(wǎng)格即對應(yīng)了一個存儲單元。
為形成所述相變存儲器的深溝槽隔離區(qū)與淺溝槽隔離區(qū)結(jié)構(gòu)，在現(xiàn)有技術(shù)的相變存儲器制作過程中，通常先采用高刻蝕選擇比(high aspect ratio process，HARP)刻蝕工藝在襯底中形成深溝槽開口，再在所述深溝槽開口中填充介電材料以形成深溝槽隔離區(qū)； 之后，再對襯底進行各向異性的干法刻蝕，形成淺溝槽開口，所述淺溝槽開口的截面呈梯形；最后，在所述淺溝槽開口中填充介電材料以形成淺溝槽隔離區(qū)。然而，采用上述方法形成的相變存儲器的良率較低，器件容易發(fā)生漏電。

發(fā)明內(nèi)容
本發(fā)明解決的問題是提供一種相變存儲器隔離結(jié)構(gòu)的制作方法，提高了相變存儲器溝槽隔離結(jié)構(gòu)的絕緣性能，提高了器件良率。為解決上述問題，本發(fā)明提供了一種相變存儲器溝槽隔離結(jié)構(gòu)的制作方法，包括提供半導(dǎo)體襯底，所述半導(dǎo)體襯底包含有襯底區(qū)、阱區(qū)、外延層與硬掩模層；圖形化所述硬掩模層，以所述硬掩模層為掩模，刻蝕所述半導(dǎo)體襯底以形成深溝槽開口，所述深溝槽開口的深度至少超過阱區(qū)底部；在所述半導(dǎo)體襯底上形成犧牲層，所述犧牲層填滿深溝槽開口并覆蓋硬掩模層；刻蝕所述硬掩模層、犧牲層及外延層以形成淺溝槽開口，犧牲層的刻蝕深度與外延層刻蝕深度差值小于外延層刻蝕深度的30 %，且所述淺溝槽開口與深溝槽開口的延展方向相垂直；完全移除所述半導(dǎo)體襯底上的犧牲層；在所述淺溝槽開口與深溝槽開口中填充介電材料以分別形成淺溝槽隔離區(qū)與深溝槽隔離區(qū)。與現(xiàn)有技術(shù)相比，本發(fā)明具有以下優(yōu)點采用與襯底材料具有較低刻蝕選擇比的犧牲材料填充溝槽隔離結(jié)構(gòu)的深溝槽開口，之后再刻蝕襯底以形成淺溝槽開口 ；由于所述犧牲材料與襯底的刻蝕選擇比較低，深溝槽開口中的犧牲材料與襯底同時刻蝕，不會在深溝槽隔離結(jié)構(gòu)兩側(cè)殘留導(dǎo)電材料而影響溝槽隔離結(jié)構(gòu)的絕緣性能。


圖1是現(xiàn)有技術(shù)相變存儲器結(jié)構(gòu)的示意圖。圖2至圖3是現(xiàn)有技術(shù)相變存儲器深溝槽隔離結(jié)構(gòu)與淺溝槽隔離結(jié)構(gòu)的示意圖。圖4是本發(fā)明相變存儲器溝槽隔離結(jié)構(gòu)制作方法的流程示意圖。圖5至圖15c示出了本發(fā)明相變存儲器隔離結(jié)構(gòu)的制作方法一個實施例的流程。
具體實施例方式為使本發(fā)明的上述目的、特征和優(yōu)點能夠更加明顯易懂，下面結(jié)合附圖對本發(fā)明的具體實施方式
做詳細的說明。在下面的描述中闡述了很多具體細節(jié)以便于充分理解本發(fā)明，但是本發(fā)明還可以采用其他不同于在此描述的其它方式來實施，因此本發(fā)明不受下面公開的具體實施例的限制。
5
正如背景技術(shù)部分所述，采用現(xiàn)有技術(shù)制作的相變存儲器的良率較低，器件容易發(fā)生漏電。發(fā)明人研究發(fā)現(xiàn)，現(xiàn)有技術(shù)相變存儲器制作方法通常采用先制作深溝槽隔離區(qū)， 再制作淺溝槽隔離區(qū)的工藝流程制作相變存儲器的隔離結(jié)構(gòu)存在問題。在所述工藝流程形成淺溝槽開口的過程中，深溝槽隔離區(qū)兩側(cè)的襯底材料無法完全移除，從而在深溝槽隔離區(qū)兩側(cè)形成貼附于其側(cè)面的楔形殘留物，這使得最終形成的淺溝槽開口截面呈梯形(如圖 2與圖3中的標記205位置)。所述殘留于深溝槽隔離區(qū)兩側(cè)的楔形殘留物容易在不同的存儲單元間形成導(dǎo)電通路，從而使得器件漏電，良率也相應(yīng)降低。之所以所述深溝槽隔離區(qū)兩側(cè)與淺溝槽隔離區(qū)深度相同的襯底不能完全移除，是因為所述深溝槽隔離區(qū)中填充的介電材料與襯底之間的刻蝕選擇比較大，即臨近深溝槽隔離區(qū)的襯底的刻蝕速率小于遠離深溝槽隔離區(qū)的襯底的刻蝕速率，這種刻蝕選擇比的差異影響了襯底刻蝕的均勻性。若要有效清除所述深溝槽隔離區(qū)兩側(cè)的殘留物，需要降低深溝槽隔離區(qū)中填充的介電材料與襯底之間的刻蝕選擇比。針對上述問題，發(fā)明人提供了一種相變存儲器溝槽隔離結(jié)構(gòu)的制作方法，在形成深溝槽開口后，采用與襯底具有較低刻蝕選擇比的犧牲材料填充所述深溝槽開口，之后再刻蝕襯底以形成淺溝槽開口。由于所述犧牲材料與襯底的刻蝕選擇比較低，深溝槽開口中的犧牲材料與襯底同時刻蝕，不會在深溝槽隔離結(jié)構(gòu)兩側(cè)殘留導(dǎo)電材料而影響溝槽隔離結(jié)構(gòu)的絕緣性能。參考圖4，示出了本發(fā)明相變存儲器溝槽隔離結(jié)構(gòu)制作方法的流程，包括執(zhí)行步驟S402，提供半導(dǎo)體襯底，所述半導(dǎo)體襯底包含有襯底區(qū)、阱區(qū)、外延層與硬掩模層；執(zhí)行步驟S404，圖形化所述硬掩模層，以所述硬掩模層為掩模，刻蝕所述半導(dǎo)體襯底以形成深溝槽開口，所述深溝槽開口的深度至少超過阱區(qū)底部；執(zhí)行步驟S406，在所述半導(dǎo)體襯底上形成犧牲層，所述犧牲層填滿深溝槽開口并
覆蓋硬掩模層；執(zhí)行步驟S408，刻蝕所述硬掩模層、犧牲層及外延層以形成淺溝槽開口，犧牲層的刻蝕深度與外延層刻蝕深度差值小于外延層刻蝕深度的30 %，且所述淺溝槽開口與深溝槽開口的延展方向相垂直；執(zhí)行步驟S410，完全移除所述半導(dǎo)體襯底上的犧牲層；執(zhí)行步驟S412，在所述淺溝槽開口與深溝槽開口中填充介電材料以分別形成淺溝槽隔離區(qū)與深溝槽隔離區(qū)。接下來，結(jié)合具體的實施例，對本發(fā)明相變存儲器隔離結(jié)構(gòu)的制作方法做進一步的說明。圖5至圖15c示出了本發(fā)明相變存儲器隔離結(jié)構(gòu)的制作方法一個實施例的流程。參考圖5，提供半導(dǎo)體襯底501，所述半導(dǎo)體襯底501包含有襯底區(qū)502、阱區(qū)503、 外延層505與硬掩模層507。在具體實施例中，所述外延層505是通過對阱區(qū)503進行離子摻雜所形成的；所述硬掩模層507采用氮化硅，所述硬掩模層507上還形成有氧化硅層 509。參考圖6a與圖6b，在所述氧化硅層509上形成第一光刻膠層511，其中，圖6b是沿圖6a中XX’方向的剖面示意圖。所述第一光刻膠層511包含有多個相互平行的條狀圖形，所述第一光刻膠層511將氧化硅層509部分露出，所述露出區(qū)域會在后續(xù)處理中被部分刻蝕。參考圖7，以所述圖形化的第一光刻膠層511為掩模，刻蝕所述氧化硅層509與硬掩模層507。之后，繼續(xù)刻蝕所述外延層505、阱區(qū)503及襯底區(qū)502并形成深溝槽開口 513， 所述深溝槽開口 513的深度至少超過阱區(qū)503底部。在具體實施例中，采用各向異性干法刻蝕工藝對半導(dǎo)體襯底進行刻蝕以形成所述深溝槽開口 513。參考圖8，在形成深溝槽開口之后，移除所述半導(dǎo)體襯底上的第一光刻膠層與氧化硅。接著，在所述半導(dǎo)體襯底上形成犧牲層515，所述犧牲層515填滿深溝槽開口并覆蓋硬掩模層507。接著，可以采用化學機械拋光工藝對所述半導(dǎo)體襯底進行平坦化處理，使得所述犧牲層515具有平整的表面。在具體實施例中，所述犧牲層515采用有機聚合物，例如光刻工藝中使用的抗反射材料(ARC)。通過調(diào)整干法刻蝕工藝，所述犧牲層515可以具有與外延層505相近的刻蝕速率，即這兩種材料的刻蝕選擇比較低。參考圖9a至圖9d，在所述半導(dǎo)體襯底上繼續(xù)形成第二光刻膠層517。圖9a是第二光刻膠層形成后半導(dǎo)體襯底的俯視示意圖，圖9b是圖9a中XX’方向的剖面示意圖，圖9c 是圖9a中YY’方向的剖面示意圖，圖9d是圖9a中ZZ’方向的剖面示意圖。如圖9a至圖9d所示，所述第二光刻膠層517包含有多個條狀圖形，且所述條狀圖形與深溝槽開口的延展方向相垂直。所述延展方向是指條狀圖形(包括深溝槽開口與淺溝槽開口的條狀圖形)在半導(dǎo)體襯底平面上的長邊方向。所述第二光刻膠層517將半導(dǎo)體襯底露出的區(qū)域用于形成淺溝槽隔離區(qū)。參考IOa至圖10c，以所述圖形化的第二光刻膠層517為掩模，部分刻蝕所述犧牲層515與硬掩模層507，使得外延層505部分露出。其中，圖IOa至圖IOc分別對應(yīng)于圖9b 至圖9d的剖面位置。參考圖Ila至11c，在所述外延層505部分露出后，繼續(xù)采用各向異性干法刻蝕工藝刻蝕所述外延層505與深溝槽開口 513中的犧牲層515，使得所述外延層505與犧牲層 515被刻蝕的深度基本相同。具體而言，相對于外延層505的刻蝕深度，犧牲層515刻蝕深度與其差值不超過外延層刻蝕深度的30%。之后，移除剩余的第二光刻膠層。其中，圖Ila 至圖Ilc分別對應(yīng)于圖IOa至圖IOc的剖面位置。在具體實施例中，所述犧牲層為有機聚合物，相應(yīng)的，將所述犧牲層與外延層以相同的深度刻蝕可以采用下述步驟對所述犧牲層515進行氧化處理以部分移除所述犧牲層515 ；所述氧化處理是指利用氧氣或包含氧離子的等離子體將所述有機聚合物氧化為二氧化碳、水蒸氣等氣體而從半導(dǎo)體襯底上脫離；其中，由于所述半導(dǎo)體襯底采用硅等半導(dǎo)體材料，且所述氧化處理的溫度較低，因此所述氧化處理并不會對半導(dǎo)體襯底造成影響。這樣，待形成淺溝槽開口位置的犧牲層515被減薄，而外延層505的厚度未變化。 接著，采用外延層505與犧牲層515的刻蝕選擇比小于5 1的干法刻蝕工藝對半導(dǎo)體襯底進行刻蝕以形成所述淺溝槽開口，以較快的刻蝕速率對外延層505進行刻蝕，使得犧牲層515與外延層505的刻蝕深度相同。在另一實施例中，將所述犧牲層515與外延層505以相同的深度刻蝕還可以采用下述方法采用外延層505與犧牲層515的刻蝕選擇比為1 1的干法刻蝕工藝對半導(dǎo)體襯底進行刻蝕以形成所述淺溝槽開口。在具體實施例中，所述淺溝槽開口的深度超過外延層505底部，相應(yīng)的，在刻蝕所述犧牲層515及外延層505之后，還包括繼續(xù)刻蝕所述外延層505下方的阱區(qū)503。如圖Ila所示，由于外延層505與犧牲層515被同等刻蝕，這樣，深溝槽開口 513 外側(cè)就不會殘留有襯底材料(外延層505)，也就避免了殘留的襯底材料影響溝槽隔離結(jié)構(gòu)的絕緣效果。如圖Ilc所示，所述外延層505與犧牲層被刻蝕，使得半導(dǎo)體襯底中形成了淺溝槽開口 519，所述淺溝槽開口 519的延展方向與深溝槽開口相垂直。在具體實施例中，所述淺溝槽開口 519的底部至少低于阱區(qū)503的頂部。參考圖12a至12c，在形成淺溝槽開口 519之后，完全移除所述半導(dǎo)體襯底上的犧牲層，使得淺溝槽開口 519與深溝槽開口 513露出。其中，圖12a至圖12c分別對應(yīng)于圖 Ila至圖Ilc的剖面位置。通常的，若所述深溝槽開口 513的深寬比較小，則利用化學氣相淀積等薄膜制作工藝在所述露出的淺溝槽開口 519與深溝槽開口 513中繼續(xù)填充介電材料即可形成相變存儲器的隔離結(jié)構(gòu)。但在實際應(yīng)用中，由于所述深溝槽開口 513的深寬比較大，難以在深溝槽開口 513中形成均勻的介電材料，因此，所述填充介電材料的工藝需要采用先沉積多晶硅薄膜墊高深溝槽開口 513，再填充介電材料的方法。參考圖13a至圖13c，在所述半導(dǎo)體襯底上形成襯墊介電層521，所述襯墊介電層 521保形覆蓋淺溝槽開口 519與深溝槽開口 513。其中，圖13a至圖13c分別對應(yīng)于圖12a 至圖12c的剖面位置。所述保形覆蓋是指相對于溝槽開口的深度與寬度而言，襯墊介電層 521的厚度較小，不會填充滿所述溝槽開口，使得所述溝槽開口仍保持與未形成薄膜前類似的形狀。在具體實施例中，所述襯墊介電層521采用氧化硅。接著，在所述半導(dǎo)體襯底上繼續(xù)形成多晶硅層523，所述多晶硅層523填滿淺溝槽開口 519與深溝槽開口 513。之后，對所述半導(dǎo)體襯底進行平坦化處理，使得所述多晶硅層 523具有相對平整的表面。參考圖14a至圖14c，回刻所述多晶硅層523，將淺溝槽開口 519中的多晶硅層523 完全移除，深溝槽開口 513中的多晶硅層523同時部分移除。其中，圖14a至圖14c分別對應(yīng)于圖13a至圖13c的剖面位置。在實際應(yīng)用中，為了避免所述多晶硅層523殘留于淺溝槽開口 519中影響溝槽隔離結(jié)構(gòu)的絕緣效果，可以對所述多晶硅層523進行一定時間的過刻。參考圖15a至圖15c，在所述半導(dǎo)體襯底上形成溝槽介電層525，所述溝槽介電層 525填滿深溝槽開口 513與淺溝槽開口 519。其中，圖15a至圖15c分別對應(yīng)于圖14a至圖 14c的剖面位置。在具體實施例中，所述溝槽介電層525包括氧化硅、氮氧化硅、氮化硅或其他介電材料，采用高密度等離子體(high density plasma, HDP)化學氣相沉積工藝形成。在形成所述溝槽介電層525之后，對所半導(dǎo)體襯底進行平坦化處理直至露出襯墊介電層521表面。
上述步驟執(zhí)行完成后，采用本發(fā)明制作的相變存儲器溝槽隔離結(jié)構(gòu)制作形成。在所述溝槽隔離結(jié)構(gòu)中，淺溝槽隔離區(qū)與深溝槽隔離區(qū)交界位置由同一層溝槽介電層形成， 所述深溝槽隔離區(qū)兩側(cè)也不會殘留有襯底材料，從而避免了殘留的襯底材料影響溝槽隔離結(jié)構(gòu)的絕緣效果。應(yīng)該理解，上述的具體實施例僅是示例性的，本領(lǐng)域技術(shù)人員可以在不背離本申請和所附權(quán)利要求所限定的本發(fā)明的精神和范圍的情況下，做出各種修改和更正。
權(quán)利要求
1.一種相變存儲器溝槽隔離結(jié)構(gòu)的制作方法，其特征在于，包括 提供半導(dǎo)體襯底，所述半導(dǎo)體襯底包含有襯底區(qū)、阱區(qū)、外延層與硬掩模層；圖形化所述硬掩模層，以所述硬掩模層為掩模，刻蝕所述半導(dǎo)體襯底以形成深溝槽開口，所述深溝槽開口的深度至少超過阱區(qū)底部；在所述半導(dǎo)體襯底上形成犧牲層，所述犧牲層填滿深溝槽開口并覆蓋硬掩模層； 刻蝕所述硬掩模層、犧牲層及外延層以形成淺溝槽開口，犧牲層的刻蝕深度與外延層刻蝕深度差值小于外延層刻蝕深度的30 %，且所述淺溝槽開口與深溝槽開口的延展方向相垂直；完全移除所述半導(dǎo)體襯底上的犧牲層；在所述淺溝槽開口與深溝槽開口中填充介電材料以分別形成淺溝槽隔離區(qū)與深溝槽隔離區(qū)。
2.如權(quán)利要求1所述的制作方法，其特征在于，所述刻蝕所述半導(dǎo)體襯底以形成深溝槽開口包括采用各向異性干法刻蝕工藝對所述半導(dǎo)體襯底進行刻蝕。
3.如權(quán)利要求1所述的制作方法，其特征在于，所述犧牲層采用有機聚合物。
4.如權(quán)利要求3所述的制作方法，其特征在于，所述犧牲層采用抗反射材料。
5.如權(quán)利要求3所述的制作方法，其特征在于，所述刻蝕所述硬掩模層、犧牲層及外延層以形成淺溝槽開口，所述犧牲層與外延層被刻蝕的深度相同包括對所述犧牲層進行氧化處理以部分移除所述犧牲層；采用外延層與犧牲層的刻蝕選擇比小于51的干法刻蝕工藝對半導(dǎo)體襯底進行刻蝕以形成所述淺溝槽開口。
6.如權(quán)利要求3所述的制作方法，其特征在于，所述刻蝕所述硬掩模層、犧牲層及外延層以形成淺溝槽開口，犧牲層的刻蝕深度與外延層刻蝕深度差值小于外延層刻蝕深度的 30%包括采用外延層與犧牲層的刻蝕選擇比為11的干法刻蝕工藝對半導(dǎo)體襯底進行刻蝕以形成所述淺溝槽開口。
7.如權(quán)利要求1所述的制作方法，其特征在于，所述淺溝槽開口的深度超過外延層底部；在刻蝕所述硬掩模層、犧牲層及外延層之后，還包括繼續(xù)刻蝕所述外延層下方的阱區(qū)。
8.如權(quán)利要求1所述的制作方法，其特征在于，所述在所述淺溝槽開口與深溝槽開口中填充介電材料以分別形成淺溝槽隔離區(qū)與深溝槽隔離區(qū)包括在所述半導(dǎo)體襯底上形成襯墊介電層，所述襯墊介電層保形覆蓋淺溝槽開口與深溝槽開口 ；在所述半導(dǎo)體襯底上繼續(xù)形成多晶硅層，所述多晶硅層填滿淺溝槽開口與深溝槽開Π ；回刻所述多晶硅層，將淺溝槽開口中的多晶硅層完全移除，深溝槽開口中的多晶硅層同時部分移除；在所述半導(dǎo)體襯底上形成溝槽介電層，所述溝槽介電層填滿深溝槽開口與淺溝槽開Π ；對所半導(dǎo)體襯底進行平坦化處理直至露出襯墊介電層表面。
9.如權(quán)利要求8所述的制作方法，其特征在于，所述在所述半導(dǎo)體襯底上形成溝槽介電層包括采用高密度等離子體化學氣相沉積工藝形成所述溝槽介電層。
10.如權(quán)利要求8所述的制作方法，其特征在于，所述溝槽介電層包括氧化硅、氮氧化硅或氮化硅。
全文摘要
一種相變存儲器溝槽隔離結(jié)構(gòu)的制作方法，包括提供半導(dǎo)體襯底，所述半導(dǎo)體襯底包含有襯底區(qū)、阱區(qū)、外延層與硬掩模層；圖形化所述硬掩模層，以所述硬掩模層為掩模，刻蝕所述半導(dǎo)體襯底以形成深溝槽開口，所述深溝槽開口的深度至少超過阱區(qū)底部；在所述半導(dǎo)體襯底上形成犧牲層，所述犧牲層填滿深溝槽開口并覆蓋硬掩模層；刻蝕所述硬掩模層、犧牲層及外延層以形成淺溝槽開口，犧牲層的刻蝕深度與外延層刻蝕深度差值小于外延層刻蝕深度的30％，且所述淺溝槽開口與深溝槽開口的延展方向相垂直；完全移除所述半導(dǎo)體襯底上的犧牲層；在所述淺溝槽開口與深溝槽開口中填充介電材料以分別形成淺溝槽隔離區(qū)與深溝槽隔離區(qū)。
文檔編號H01L21/762GK102446807SQ201010508960
公開日2012年5月9日 申請日期2010年10月13日 優(yōu)先權(quán)日2010年10月13日
發(fā)明者李凡, 洪中山 申請人:中芯國際集成電路制造(上海)有限公司