專利名稱：一種鰭型隧穿晶體管集成電路及其制造方法
技術領域：
本發(fā)明屬于30納米以下的半導體集成電路制造技術領域，具體涉及一種半導體 集成電路及其制造方法，特別涉及一種鰭型隧穿晶體管(Fin-TFET)集成電路及其制造方 法。
背景技術：
金屬-氧化物-硅場效應晶體管(MOSFET)被廣泛應用于各種電子產品之中。隨著 集成電路技術的發(fā)展，MOSFET的尺寸越來越小，單位陣列上的晶體管密度也越來越高。隨 之而來的短溝道效應也愈加明顯。如何降低便攜設備的功耗，成了半導體技術領域的一個 研究熱點。如今的集成電路器件技術節(jié)點已經處于50納米左右，MOSFET源漏極之間的漏 電流，隨著溝道長度的縮小而迅速上升。特別是當溝道長度下降到30納米以下時，有必要 使用新型的器件以獲得較小的漏電流，從而降低芯片功耗。比如，采用隧穿場效應晶體管， 可以減少源漏極間的漏電流。解決上述問題的方案之一就是采用隧穿場效應晶體管(TFET)結構。和傳統(tǒng)的 MOSFET相比，隧穿場效應晶體管可以進一步縮小電路的尺寸，具有低漏電流、低亞閾值擺 幅、低功耗等優(yōu)異特性。圖1是平面的隧穿場效應晶體管的結構圖。在硅襯底100上，所示 101為器件開啟時的電流溝道，102為器件的源區(qū)，103為器件的漏區(qū)，104為器件的柵極， 105為柵極側墻，106為柵氧化層。對于N型的隧穿型場效應晶體管，源區(qū)為P型摻雜，漏區(qū) 為N型摻雜，當柵極和漏極分別加正電壓時，晶體管開啟。此時，漏極的正電壓使得漏區(qū)與 源區(qū)形成一個反向偏置的二極管，因而降低了漏電流。而柵極正電壓使得襯底本征區(qū)的能 帶下降，進而襯底與源區(qū)之間的能帶輪廓變得更加陡峭，導帶與價帶之間的距離縮小，從而 源區(qū)的價帶電子容易隧穿到溝道反型區(qū)的導帶，最終形成了溝道電流。對于P型的隧穿型 場效應晶體管，其工作原理與N型的相似，所不同的是其柵極和漏極(P型摻雜區(qū))分別加負 電壓時，晶體管處于工作狀態(tài)。盡管平面型隧穿場效應晶體管的漏電流低于傳統(tǒng)的MOS管，可以大大降低芯片的 功耗，但是其驅動電流相比MOS管也小二、三個數量級，限制了器件的性能，因此有必要使 用新型的器件來獲得更大的驅動電流。

發(fā)明內容
有鑒于此，本發(fā)明的目的在于提出一種新型結構的隧穿場效應晶體管及其制備方 法，以得到較大的驅動電流。為達到本發(fā)明的上述目的，本發(fā)明提出了一種采用新型結構隧穿晶體管的集成電 路，在使用SOI襯底的基礎上，該新型器件采用鰭型柵結構，并且采用高k介質作為柵介質， 采用低k介質作為邊墻材料。本發(fā)明還提出了上述鰭型隧穿晶體管集成電路的制造方法，具體步驟包括 提供一個絕緣體上的硅襯底；氧化形成一層氧化硅薄膜；
形成第一層光刻膠；
掩膜、曝光、刻蝕形成需摻雜的圖形；
在所述襯底內形成具有第一種摻雜類型的摻雜區(qū)；
剝除第一層光刻膠；
形成第二層光刻膠；
掩膜、曝光、刻蝕形成需摻雜的圖形；
在所述襯底內形成具有第二種摻雜類型的摻雜區(qū)；
剝除所述第二層光刻膠；
掩膜、曝光、刻蝕絕緣體上的硅層形成鰭型結構；
形成第一層絕緣薄膜；
形成第一層導電薄膜；
掩膜、曝光、刻蝕所述第一層導電薄膜形成器件的柵極； 形成第二層絕緣薄膜；
自對準刻蝕所述第二層絕緣薄膜形成柵極側墻； 刻蝕所述第一層絕緣薄膜； 形成第三層絕緣薄膜；
掩膜、曝光、刻蝕所述第三層絕緣薄膜形成接觸孔； 形成金屬接觸。進一步地，所述的第一層絕緣薄膜為Ta205、Pr203、Ti02、Hf02、Zr02等高介電常數介 質。所述的第二層絕緣薄膜為氧化硅、氮化硅或者為有機絕緣體等低介電常數介質。所述 的第三層絕緣薄膜為氧化硅、氮化硅或者為他們之間相混合的絕緣材料。所述的第一層導 電薄膜為金屬、合金或者為摻雜的多晶硅。更進一步地，所述的第一種摻雜類型為η型；第二種摻雜類型P型；或者，所述的 第一種摻雜類型為P型；第二種摻雜類型η型。本發(fā)明所提出的隧穿晶體管集成電路在提高集成電路驅動電流的同時，可以加快 集成電路的開關速度，降低芯片功耗。本發(fā)明所提出的隧穿晶體管集成電路非常適用于集 成電路芯片的制造，特別是低功耗芯片的制造。


圖1為現(xiàn)有技術的一種平面結構的隧穿晶體管的截面圖。圖2至圖8為本發(fā)明提供的隧穿晶體管集成電路的一個實施例的工藝流程圖。
具體實施例方式下面將參照附圖對本發(fā)明的示例性實施方式作詳細說明。在圖中，為了方便說明， 放大了層和區(qū)域的厚度，所示大小并不代表實際尺寸。參考圖是本發(fā)明的理想化實施例的 示意圖，本發(fā)明所示的實施例不應該被認為僅限于圖中所示區(qū)域的特定形狀，而是包括所 得到的形狀，比如制造引起的偏差。例如刻蝕得到的曲線通常具有彎曲或圓潤的特點，但在 本發(fā)明實施例中，均以矩形表示，圖中的表示是示意性的，但這不應該被認為是限制本發(fā)明的范圍。同時在下面的描述中，所使用的術語襯底可以理解為包括正在工藝加工中的半導 體襯底，可能包括在其上所制備的其它薄膜層。首先，形成絕緣體的硅襯底結構，如圖2a所示，其中所示200a為厚的硅襯底層，所 示200b為薄的二氧化硅中間層，所示200c為薄的單晶硅頂層。圖2b為圖2a沿xy面的截 面圖。接下來，氧化形成一層氧化硅薄膜，再淀積一層光刻膠，然后掩膜、曝光、刻蝕形成 需摻雜的圖形，接著進行η型離子注入形成摻雜區(qū)201，去除光刻膠。然后再淀積一層新的 光刻膠，并掩膜、曝光、刻蝕形成需摻雜的圖形，然后進行P型離子注入形成摻雜區(qū)202，剝 除光刻膠和氧化硅薄膜后如圖3a所示。圖3a沿xy面的截面圖如圖3b所示。接下來，淀積一層新的光刻膠，然后，掩膜、曝光、并刻蝕硅層200c形成鰭型結構， 剝除光刻膠后如圖4所示。鰭型結構形成后，淀積一層高k介質203，如圖5a所示。高k介質比如為Hf02。圖 5a沿xy面的截面圖如圖5b所示。接下來，淀積一層多晶硅，然后刻蝕多晶硅形成器件的柵極204，如圖6a所示，圖 6a沿xy面的截面圖如圖6b所示。接下來，淀積一層低k介質，然后刻蝕低k介質形成柵極側墻205，如圖7a所示，圖 7a沿xy面的截面圖如圖7b所示。最后，刻蝕部分高介電常數介質203，然后淀積一層絕緣薄膜206，絕緣薄膜206比 如為二氧化硅或者氮化硅，然后刻蝕絕緣薄膜206形成接觸孔，再淀積一層金屬207，比如 為氮化鈦，然后刻蝕形成金屬接觸，如圖8所示。如上所述，在不偏離本發(fā)明精神和范圍的情況下，還可以構成許多有很大差別的 實施例。應當理解，除了如所附的權利要求所限定的，本發(fā)明不限于在說明書中所述的具體 實例。
權利要求
一種鰭型隧穿晶體管集成電路，其特征在于，該隧穿晶體管集成電路基于絕緣體上的硅襯底，在所述隧穿晶體管中采用鰭型柵結構，并且采用高k介質作為柵介質，采用低k介質做為邊墻材料。
2.一種如權利要求1所述的鰭型隧穿晶體管集成電路的制造方法，其特征在于具體步 驟包括提供一個絕緣體上的硅襯底；在所述襯底內形成具有第一種摻雜類型的摻雜區(qū)；在所述襯底內形成具有第二種摻雜類型的摻雜區(qū)；刻蝕絕緣體上的硅層形成鰭型結構；形成第一層絕緣薄膜；形成第一層導電薄膜；刻蝕所述第一層導電薄膜形成器件的柵極；形成第二層絕緣薄膜；刻蝕所述第二層絕緣薄膜形成柵極側墻；刻蝕所述第一層絕緣薄膜；形成第三層絕緣薄膜；刻蝕所述第三層絕緣薄膜形成接觸孔；形成金屬接觸。
3.根據權利要求2所述的制造方法，其特征在于，所述的第一層絕緣薄膜材料為Ta205、 Pr203、TiO2、HfO2或&02高介電常數介質。
4.根據權利要求2所述的制造方法，其特征在于，所述的第二層絕緣薄膜材料為氧化 硅、氮化硅或者為有機絕緣體低介電常數介質。
5.根據權利要求2所述的制造方法，其特征在于，所述的第三層絕緣薄膜材料為氧化 硅、氮化硅或者為他們之間相混合的絕緣材料。
6.根據權利要求2所述的制造方法，其特征在于，所述的第一層導電薄膜為金屬、合金 或者為摻雜的多晶硅。
7.根據權利要求2所述的制造方法，其特征在于，所述的第一種摻雜類型為η型；第二 種摻雜類型P型。
8.根據權利要求2所述的制造方法，其特征在于，所述的第一種摻雜類型為ρ型；第二 種摻雜類型η型。
全文摘要
本發(fā)明屬于半導體集成電路制造技術領域，具體為一種鰭型隧穿晶體管集成電路及其制備方法。在基于絕緣體上的硅襯底的基礎上，在隧穿晶體管中采用鰭型柵結構，并且采用高k介質作為柵介質，采用低k介質作為邊墻材料。本發(fā)明所提出的鰭型隧穿晶體管集成電路，在提高集成電路驅動電流的同時，可以加快集成電路的開關速度，降低芯片功耗。進一步地，本發(fā)明還公開了所述鰭型隧穿晶體管集成電路的制造方法。
文檔編號H01L27/088GK101969061SQ20101029330
公開日2011年2月9日 申請日期2010年9月27日 優(yōu)先權日2010年9月27日
發(fā)明者劉昕彥, 張衛(wèi), 王鵬飛, 臧松干 申請人:復旦大學