專利名稱：電力電子器件、其制造方法及包括其的集成電路模塊的制作方法
電力電子器件、其制造方法及包括其的集成電路模塊技術(shù)領(lǐng)域
示例性實(shí)施方式涉及電子器件，更具體地，涉及包括2維電子氣QDEG)溝道的電 力電子器件，其制造方法以及包括該電力電子器件的集成電路(IC)模塊。
背景技術(shù)：
異質(zhì)結(jié)場(chǎng)效應(yīng)晶體管(HFET)，也被稱為高電子遷移率晶體管(HEMT)，是電力電子 器件的實(shí)例。HFET可用于高電壓器件中，可具有高擊穿電壓、高熱導(dǎo)率、大的飽和電子漂移 速度、高功率密度和小尺寸。具有高擊穿電壓的HFET可包括寬帶隙半導(dǎo)體，例如，化合物半 導(dǎo)體。具有高熱導(dǎo)率的HFET可不需要冷卻系統(tǒng)。具有大飽和電子漂移速度的HFET可以以 高操作頻率操作。
當(dāng)形成HFET時(shí)，形成2維電子氣QDEG)溝道。當(dāng)2DEG溝道可能處于“正常開(kāi)”狀 態(tài)(例如，耗盡模式HFET)時(shí)，2DEG溝道會(huì)存在問(wèn)題。各種方法可用于使2DEG溝道的部分 處于“正常關(guān)”狀態(tài)(例如，增強(qiáng)模式HFET)。例如，通過(guò)直接去除2DEG溝道的部分、通過(guò)將 形成在2DEG溝道上的部分材料層蝕刻到極鄰近2DEG溝道的范圍內(nèi)并接著以柵填充被蝕刻 的部分，或者通過(guò)在形成在2DEG溝道上的部分材料層上形成額外的材料層，2DEG溝道的部 分可形成為處于正常關(guān)狀態(tài)。
然而，由于將2DEG溝道形成為處于正常關(guān)狀態(tài)的方法可包括蝕刻用于形成HFET 的2DEG溝道的材料層并接著以一材料填充被蝕刻的部分，或者在2DEG溝道上形成額外的 材料層，所以這些方法會(huì)增加HFET制造工藝的復(fù)雜性。發(fā)明內(nèi)容
實(shí)例實(shí)施方式可提供包括處于正常關(guān)狀態(tài)的2維電子氣QDEG)溝道的區(qū)域的電 力電子器件。可以實(shí)現(xiàn)正常關(guān)狀態(tài)而不用蝕刻用于形成2DEG溝道的材料層的一部分和/ 或形成額外的材料層。實(shí)例實(shí)施方式可提供使用簡(jiǎn)單的工藝制造電力電子器件的方法。實(shí) 例實(shí)施方式可提供包括電力電子器件的集成電路(IC)模塊。
根據(jù)實(shí)例實(shí)施方式，電力電子器件可包括基板、依次重疊在基板上的下半導(dǎo)體層 和上半導(dǎo)體層以及在上半導(dǎo)體層上彼此分離的柵極、源極和漏極。2維電子氣QDEG)溝道 存在于下半導(dǎo)體層的接觸上半導(dǎo)體層的表面下方。柵極形成在上半導(dǎo)體層的上表面上。在 柵極下方的下半導(dǎo)體層與上半導(dǎo)體層之間的晶格常數(shù)差比其它區(qū)域中下半導(dǎo)體層與上半 導(dǎo)體層的小。
根據(jù)實(shí)例實(shí)施方式，電力電子器件可包括基板；基板上的第一半導(dǎo)體層和第一 半導(dǎo)體層上的第二半導(dǎo)體層，第一半導(dǎo)體層和第二半導(dǎo)體層包括第一區(qū)域和第二區(qū)域，在 第一區(qū)域中第一半導(dǎo)體層與第二半導(dǎo)體層之間的第一晶格常數(shù)差小于所述第二區(qū)域中第 一半導(dǎo)體層與第二半導(dǎo)體層之間的第二晶格常數(shù)差；在第二半導(dǎo)體層的第一區(qū)域上的柵 極；以及在第二半導(dǎo)體層的第二區(qū)域上且彼此分離開(kāi)并與柵極分離開(kāi)的源極和漏極。
整個(gè)上半導(dǎo)體層可以是連續(xù)的且可具有均勻的厚度。柵極下面的上半導(dǎo)體層可包括用于減小下半導(dǎo)體層與上半導(dǎo)體之間的晶格常數(shù)差的雜質(zhì)。雜質(zhì)可以是與下半導(dǎo)體和上 半導(dǎo)體層的主要組成元素屬于元素周期表中的同一族的元素，可具有比主要組成元素大的 原子量。下半導(dǎo)體層和上半導(dǎo)體層的每一個(gè)均可包括III-V族化合物半導(dǎo)體。
下半導(dǎo)體層可以是氮化鎵(GaN)層，上半導(dǎo)體層可以是鋁鎵氮化物(AWaN)層。下 半導(dǎo)體層可以是氮化銦αηΝ)層，上半導(dǎo)體層可以是鋁銦氮化物(AlInN)層。下半導(dǎo)體層 和上半導(dǎo)體層可以形成在基板上。基板可以是硅(Si)基板、藍(lán)寶石基板、碳化硅(SiC)基 板和/或氮化鎵(GaN)基板。
根據(jù)實(shí)例實(shí)施方式，集成電路(IC)模塊包括電力電子器件；和用于驅(qū)動(dòng)電力電 子器件的電路，電力電子器件是上述電力電子器件的其中之一。
根據(jù)實(shí)例實(shí)施方式，制造電力電子器件的方法可包括依次在基板上形成具有不 同晶格常數(shù)的下半導(dǎo)體層和上半導(dǎo)體層；在上半導(dǎo)體層中限定其上形成柵極的區(qū)域；將雜 質(zhì)注入上半導(dǎo)體層的該區(qū)域中；在上半導(dǎo)體層的該區(qū)域上形成柵極；以及在上半導(dǎo)體層的 上表面上形成源極和漏極。
根據(jù)實(shí)例實(shí)施方式，制造電力電子器件的方法可包括依次在基板上形成具有不 同晶格常數(shù)的第一半導(dǎo)體層和第二半導(dǎo)體層；限定第二半導(dǎo)體層的第一區(qū)域；將至少一種 雜質(zhì)注入該第一區(qū)域中；在該區(qū)域上形成柵極；以及在第二半導(dǎo)體層上形成源極和漏極。


通過(guò)以下結(jié)合附圖的簡(jiǎn)要描述，將更清晰地理解實(shí)例實(shí)施方式。圖1-6表示在此 所述的非限制性的實(shí)例實(shí)施方式。
圖1是根據(jù)實(shí)例實(shí)施方式的電力電子器件的橫截面圖2是包括在圖1中示出的電力電子器件的集成電路(IC)模塊的俯視圖；以及
圖3-6是示出根據(jù)實(shí)例實(shí)施方式的制造電力電子器件的方法的橫截面圖。
應(yīng)該注意的是，這些圖意欲示出在特定實(shí)例實(shí)施方式中使用的方法、結(jié)構(gòu)和/或 材料的一般性質(zhì)，且意欲補(bǔ)充以下提供的書面描述。然而，這些圖不是按比例繪制且可不精 確地反映任何指定實(shí)施方式的精確結(jié)構(gòu)或性能性質(zhì)，不應(yīng)理解為限定或限制由實(shí)例實(shí)施方 式包含的值的范圍或特性。例如，為了清晰，可減小或夸大分子、層、區(qū)域和/或結(jié)構(gòu)元件的 相對(duì)厚度和定位。在各種圖中使用類似或相同的附圖標(biāo)記意欲表示存在類似或相同的元件 或特征。
具體實(shí)施方式
現(xiàn)將參考其中顯示實(shí)施實(shí)施方式的附圖更全面地描述實(shí)例實(shí)施方式。然而，實(shí)例 實(shí)施方式可以以許多不同的形式實(shí)現(xiàn)且不應(yīng)解釋為限于這里闡述的實(shí)施方式；而是，提供 這些實(shí)施方式使得本公開(kāi)將充分和完整，且向那些本領(lǐng)域的普通技術(shù)人員全面地傳達(dá)實(shí)例 實(shí)施方式的原理。在附圖中，為了清晰夸大了層和區(qū)域的厚度。附圖中相似的附圖標(biāo)記指 示相似的元件，且因而將省略它們的描述。
將理解當(dāng)元件被稱為“連接”或“耦接”到另一元件時(shí)，它能直接連接或耦接到其它 元件，或者可以存在中間的元件。相反，當(dāng)元件被稱為“直接連接”或“直接耦接”到另一元 件時(shí)，則沒(méi)有中間元件存在。通篇相似的標(biāo)記表示相似的元件。這里所用的術(shù)語(yǔ)“和/或”5包括相關(guān)列舉項(xiàng)目的一個(gè)或更多的任何和所有組合。用于描述元件或?qū)又g的關(guān)系的其它詞語(yǔ)應(yīng)該以相似的方式理解(例如，“在......之間”對(duì)“直接在......之間”，“鄰近”對(duì)“直接鄰近”，“在......上”對(duì)“直接在......上”)。
將理解雖然術(shù)語(yǔ)“第一”、“第二”等可以用于此來(lái)描述各種元件、部件、區(qū)域、層和 /或部分，但是這些元件、部件、區(qū)域、層和/或部分應(yīng)不受這些術(shù)語(yǔ)限制。這些術(shù)語(yǔ)僅用于 區(qū)分一個(gè)元件、部件、區(qū)域、層或部分與另一元件、部件、區(qū)域、層或部分。因此，以下討論的 第一元件、部件、區(qū)域、層或部分可以被稱為第二元件、部件、區(qū)域、層或部分，而不背離實(shí)例 實(shí)施方式的教導(dǎo)。
在這里為了描述的方便，可以使用空間相對(duì)術(shù)語(yǔ)，諸如“下面”、“下方”、“下”、“上 方”、“上”等，來(lái)描述一個(gè)元件或特征與另一元件或特征如圖中所示的關(guān)系。將理解空間相 對(duì)術(shù)語(yǔ)旨在包含除了在圖中所繪的方向之外器件在使用或操作中的不同方向。例如，如果 在圖中的器件被翻轉(zhuǎn)，則被描述為在其他元件或特征“下方”或“下面”的元件將取向在所述 其他元件或特征的“上方”。因此，示例性術(shù)語(yǔ)“下方”可以包含下方和上方兩個(gè)方向。器件 也可以有其它取向(旋轉(zhuǎn)90度或其它取向)且相應(yīng)地解釋這里所使用的空間相對(duì)描述語(yǔ)。
這里所使用的術(shù)語(yǔ)是只為了描述特定實(shí)施方式的目的且不旨在限制實(shí)例實(shí)施方 式。如這里所用的，單數(shù)形式也旨在包括復(fù)數(shù)形式，除非內(nèi)容清楚地指示另外的意思。將進(jìn) 一步理解如果在此使用則術(shù)語(yǔ)“包括”和/或“包含”說(shuō)明所述特征、整體、步驟、操作、元件 和/或部件的存在，但是不排除存在或添加一個(gè)或更多其它特征、整體、步驟、操作、元件、 部件和/或其組。
參考橫截面圖示在這里描述了實(shí)例實(shí)施方式，該圖示是實(shí)例實(shí)施方式的理想實(shí)施 方式(和中間結(jié)構(gòu))的示意圖示。同樣地，可以預(yù)期由于例如制造技術(shù)和/或公差引起的 圖示的形狀的變化。因而，實(shí)例實(shí)施方式不應(yīng)解釋為限于這里所示的區(qū)域的特定形狀，而是 包括由于例如由制造引起的形狀的偏離。例如，被示為矩形的注入?yún)^(qū)可具有修圓或彎曲的 特征和/或在其邊緣具有注入濃度的梯度而不是從注入?yún)^(qū)到非注入?yún)^(qū)的二元變化。相似 地，由注入形成的埋入?yún)^(qū)可以引起在埋入?yún)^(qū)與通過(guò)其進(jìn)行注入的表面之間的區(qū)域中的某些 注入。因此，圖中示出的區(qū)域本質(zhì)上是示意性的且它們的形狀不旨在示出器件的區(qū)域的實(shí) 際形狀且不旨在限制實(shí)例實(shí)施方式的范圍。
除非另有界定，這里使用的所有術(shù)語(yǔ)(包括技術(shù)和科學(xué)術(shù)語(yǔ))具有實(shí)例實(shí)施方式 所屬的領(lǐng)域的普通技術(shù)人員共同理解的相同涵義。還將理解，諸如那些在共同使用的字典 中定義的術(shù)語(yǔ)應(yīng)解釋為一種與在相關(guān)技術(shù)的背景中它們的涵義一致的涵義，而不應(yīng)解釋為 理想化或過(guò)度正式的意義，除非在這里如此表述。
現(xiàn)在將根據(jù)實(shí)例實(shí)施方式描述電力電子器件。電力電子器件可包括例如異質(zhì)結(jié)場(chǎng) 效應(yīng)晶體管(HFET)。
圖1是根據(jù)實(shí)例實(shí)施方式的電力電子器件的橫截面圖。參見(jiàn)圖1，緩沖層15可以 在基板10上。下半導(dǎo)體層20可以在緩沖層15上。上半導(dǎo)體層30可以在下半導(dǎo)體層20 上。根據(jù)實(shí)例實(shí)施方式，緩沖層15、下半導(dǎo)體層20和上半導(dǎo)體層30可以例如依次地層疊在 基板10上。鈍化層(未示出)可以形成在上半導(dǎo)體層30上，從而保護(hù)上半導(dǎo)體層30的表
基板10可以是例如硅(Si)基板、氮化鎵(GaN)基板、碳化硅(SiC)基板或藍(lán)寶石基板。整個(gè)上半導(dǎo)體層30可以是單一層，可以是連續(xù)的且可以具有均勻的厚度。鈍化層可 以例如是絕緣層。絕緣層可以是例如氮化物層(例如，氮化硅(SiN)層)?？梢允÷跃彌_層 15。
柵極40、源極50和漏極60可以在上半導(dǎo)體層30上。柵極40、源極50和漏極60 可以彼此分離。柵極40可以直接接觸上半導(dǎo)體層30的上表面。柵極40可以在氧化層或 氮化層(未示出)上。氧化層或氮化層可以在上半導(dǎo)體層30的上表面上。柵極40、源極 50和漏極60的每個(gè)均可以是單層和多層結(jié)構(gòu)之一。
下半導(dǎo)體層20和上半導(dǎo)體層30可以是具有不同晶格常數(shù)的化合物半導(dǎo)體層。例 如，上半導(dǎo)體層30可以是晶格常數(shù)比下半導(dǎo)體層20小的化合物半導(dǎo)體層。下半導(dǎo)體層20 可以是例如GaN層、砷化鎵(GaAs)層或氮化銦QnN)層。上半導(dǎo)體層30可以是例如鋁鎵 氮化物(AWaN)層、鋁鎵砷化物(AWaAs)層或鋁銦氮化物(AlInN)層。下半導(dǎo)體層20和 上半導(dǎo)體層30可以是具有晶格常數(shù)差的其它化合物半導(dǎo)體層或材料層，該晶格常數(shù)差導(dǎo) 致下半導(dǎo)體層20與上半導(dǎo)體層30之間的2-維電子氣QDEG)。下半導(dǎo)體層20和上半導(dǎo)體 層30不限于上述化合物半導(dǎo)體層。
根據(jù)下半導(dǎo)體層20與上半導(dǎo)體層30之間的晶格常數(shù)差，當(dāng)形成下半導(dǎo)體層20和 上半導(dǎo)體層30時(shí)，在上半導(dǎo)體層30中產(chǎn)生極化場(chǎng)。由于該極化場(chǎng)，2DEG會(huì)在下半導(dǎo)體層 20的上表面下。在圖1中，附圖標(biāo)記25表示存在2DEG的區(qū)域，在以下文中稱為2DEG區(qū)域 25。雖然在下半導(dǎo)體層20與上半導(dǎo)體層30之間的2DEG區(qū)域25可以不是分離下半導(dǎo)體層 20與上半導(dǎo)體層30的物理層，但是為了便于解釋，在附圖中示出了 2DEG區(qū)域25。
2DEG區(qū)域25可以在電力電子器件中用作溝道。2DEG區(qū)域25的相應(yīng)于柵極40的 第一部分25A可以是2DEG的密度減小處的關(guān)區(qū)域(off region)。例如，2DEG區(qū)域25的密 度在第一部分25A中可以是零。上半導(dǎo)體層30的在柵極40與第一部分25A之間的第一區(qū) 域30A可以包含一種或多種雜質(zhì)。由于包含在第一區(qū)域30A中的一種或多種雜質(zhì)，所以可 以在第一區(qū)域30A中減小下半導(dǎo)體層20與上半導(dǎo)體層30之間的晶格常數(shù)差。根據(jù)一種或 多種雜質(zhì)的量，在第一區(qū)域30A中下半導(dǎo)體層20與上半導(dǎo)體層30之間可不存在晶格常數(shù) 差。
例如，根據(jù)第一區(qū)域30A中包含的雜質(zhì)，可以減小下半導(dǎo)體層20與上半導(dǎo)體層30 之間在第一區(qū)域30A中的晶格常數(shù)差或者可以使第一區(qū)域30A中下半導(dǎo)體層20與上半導(dǎo) 體層30之間的晶格常數(shù)差消失。極化場(chǎng)可以在第一區(qū)域30A中具有減小的強(qiáng)度。極化場(chǎng) 可以不在第一區(qū)域30A中產(chǎn)生。因?yàn)?DEG的密度在2DEG區(qū)域25的第一部分25A中減小 或者是零，所以第一部分25A可以是正常關(guān)區(qū)域。
一種或多種雜質(zhì)可以摻入下半導(dǎo)體層20和上半導(dǎo)體層30的至少之一的區(qū)域中， 從而改變下半導(dǎo)體層20與上半導(dǎo)體層30之間的晶格常數(shù)差。2DEG區(qū)域25的第一部分25A 可以是正常關(guān)。電力電子器件的基本性質(zhì)可以保持，電力電子器件的制造工藝可以簡(jiǎn)化和/或改善°
一種或多種雜質(zhì)可以通過(guò)使用各種方法例如摻雜方法而結(jié)合入第一區(qū)域30A中。 例如，可以通過(guò)使用離子注入方法、等離子體處理方法和/或熱退火和擴(kuò)散方法來(lái)結(jié)合一 種或多種雜質(zhì)。一種或多種雜質(zhì)以及下半導(dǎo)體層20和上半導(dǎo)體層30的主要組成元素可 屬于元素周期表中的相同族。一種或多種雜質(zhì)可包括原子量比下半導(dǎo)體層20和上半導(dǎo)體層30的主要組成元素的原子量大的元素。一種或多種雜質(zhì)可以是例如惰性氣體(例如，氬 (Ar)氣體)或可以是過(guò)渡金屬元素。
下半導(dǎo)體層20和上半導(dǎo)體層30的每一個(gè)均可包括III-V族化合物半導(dǎo)體。例如， 下半導(dǎo)體層20可以是GaN層，上半導(dǎo)體層30可以是AlGaN層。下半導(dǎo)體層20和上半導(dǎo)體 層30的主要組分可以是鎵(Ga)和氮(N)。一種或多種雜質(zhì)可以包括與( 屬于同一族且原 子量比( 大的元素。例如，雜質(zhì)可以是銦(In)。一種或多種雜質(zhì)可以包括與N屬于同一族 且原子量比N大的元素。例如，一種或多種雜質(zhì)可以包括磷(P)和/或砷(As)。一種或多 種雜質(zhì)可以根據(jù)在下半導(dǎo)體層20和上半導(dǎo)體層30中使用的材料來(lái)確定。
圖2是根據(jù)實(shí)例實(shí)施方式的集成電路(IC)模塊100的平面圖。參見(jiàn)圖2，IC模塊 100可包括電力電子器件110和用于控制電力電子器件110的操作的電路120。電力電子 器件110可包括圖1中所示的電力電子器件。
圖3-6是示出根據(jù)實(shí)例實(shí)施方式的電力電子器件的制造方法的橫截面視圖。參見(jiàn) 圖3，緩沖層15、下半導(dǎo)體層20和上半導(dǎo)體層30可依次地形成在基板10上。下半導(dǎo)體層 20和上半導(dǎo)體層30可以通過(guò)使用例如外延生長(zhǎng)方法形成。整個(gè)上半導(dǎo)體層30可以例如形 成為均勻的厚度且形成為連續(xù)的單一層。
上半導(dǎo)體層30可以具有比下半導(dǎo)體層20小的晶格常數(shù)。當(dāng)上半導(dǎo)體層30生長(zhǎng) 在下半導(dǎo)體層20上時(shí)，極化場(chǎng)會(huì)在上半導(dǎo)體層30上產(chǎn)生。由于該極化場(chǎng)，2DEG區(qū)域25可 形成在下半導(dǎo)體層20的接觸上半導(dǎo)體層30的表面下方。鈍化層可形成在上半導(dǎo)體層30 上，從而保護(hù)上半導(dǎo)體層30的表面。鈍化層可以是例如絕緣層。絕緣層可以是例如氮化層 (例如，SiN層)。
參見(jiàn)圖4，源極50和漏極60可以以指定的間隔形成在上半導(dǎo)體層30的上表面上。 如在圖5中所示，用于覆蓋源極50和漏極60且暴露出被限定用于形成柵極40的區(qū)域的掩 模Ml可形成在上半導(dǎo)體層30上。通過(guò)使用離子注入方法在其上形成有掩模Ml的所得結(jié) 構(gòu)的整個(gè)表面上可以注入一種或多種雜質(zhì)70。由于該掩模Ml，一種或多種雜質(zhì)70可以注 入在上半導(dǎo)體層30的僅第一區(qū)域30A中。下半導(dǎo)體層20與上半導(dǎo)體層30之間的晶格常 數(shù)差由于所注入的一種或多種雜質(zhì)70而在第一區(qū)域30A中較小。
如果所注入的一種或多種雜質(zhì)70的量足夠大，則在第一區(qū)域30A中可不存在晶格 常數(shù)差。在2DEG區(qū)域25的相應(yīng)于第一區(qū)域30A的第一部分25A中2DEG密度可以小于其 它區(qū)域的密度，或者可以是零。第一部分25A可以處于關(guān)狀態(tài)。一種或多種雜質(zhì)70還可以 通過(guò)使用離子注入方法之外的方法而摻入上半導(dǎo)體層30中。例如，可以使用等離子體處理 方法和/或熱退火和擴(kuò)散方法引入一種或多種雜質(zhì)?？梢匀コ谀l。
如在圖6中所示，柵極40可以形成在上半導(dǎo)體層30上。柵極40可形成在第一區(qū) 域30A上。柵極40可以在氧化層或氮化層(未示出)形成在上半導(dǎo)體層30的上表面上之 后形成。柵極40可以在例如引入一種或多種雜質(zhì)70之后且在去除掩模Ml之前形成。例 如，在執(zhí)行圖4中的離子注入工藝之后且在去除掩模Ml之前，柵極材料可以形成在掩模Ml 上，從而填充由掩模Ml限定的區(qū)域80。當(dāng)去除掩模Ml時(shí)，還可以去除形成在掩模Ml上的 柵極材料。柵極40可以形成在上半導(dǎo)體層30上的由掩模Ml限定的區(qū)域80中。然而，實(shí) 例實(shí)施方式不受限制，且柵極40可以在例如去除掩模Ml之后形成。
柵極40可以先于源極50和漏極60形成。如果使用相同的材料，則可以同時(shí)形成柵極40、源極50和漏極60。絕緣層可以形成在即將形成第一部分25A的區(qū)域中。例如，可 以在上半導(dǎo)體層30生長(zhǎng)在下半導(dǎo)體層20上之前形成絕緣層，且可省略一種或多種雜質(zhì)70 的離子注入工藝(例如，如在圖5中所示)。
雖然已經(jīng)具體示出并描述了實(shí)例實(shí)施方式，但是本領(lǐng)域的普通技術(shù)人員將理解在 不脫離權(quán)利要求書的精神和范圍下可以在其中進(jìn)行形式和細(xì)節(jié)的變化。
權(quán)利要求
1.一種電力電子器件，包括基板；在所述基板上的第一半導(dǎo)體層；在所述第一半導(dǎo)體層上的第二半導(dǎo)體層，所述第一半導(dǎo)體層和所述第二半導(dǎo)體層包括 第一區(qū)域和第二區(qū)域，在所述第一區(qū)域中所述第一半導(dǎo)體層與所述第二半導(dǎo)體層之間的第 一晶格常數(shù)差小于所述第二區(qū)域中所述第一半導(dǎo)體層與所述第二半導(dǎo)體層之間的第二晶 格常數(shù)差；在所述第二半導(dǎo)體層的所述第一區(qū)域上的柵極；以及在所述第二半導(dǎo)體層的所述第二區(qū)域上且彼此分離開(kāi)并與所述柵極分離開(kāi)的源極和 漏極。
2.根據(jù)權(quán)利要求1所述的電力電子器件，其中整個(gè)第二半導(dǎo)體層是連續(xù)的且厚度均勻。
3.根據(jù)權(quán)利要求1所述的電力電子器件，其中在所述第一區(qū)域中的所述第二半導(dǎo)體層包括至少一種雜質(zhì)，以及 在所述第二區(qū)域中的所述第一半導(dǎo)體層包括2維電子氣。
4.根據(jù)權(quán)利要求3所述的電力電子器件，其中所述至少一種雜質(zhì)包括原子量比所述第一半導(dǎo)體層和所述第二半導(dǎo)體層的主要組成 元素的原子量大的至少一種元素，以及所述至少一種雜質(zhì)與所述主要組成元素屬于元素周期表中的同一族。
5.根據(jù)權(quán)利要求1所述的電力電子器件，還包括 緩沖層，在所述基板與所述第一半導(dǎo)體層之間。
6.根據(jù)權(quán)利要求3所述的電力電子器件，其中所述至少一種雜質(zhì)是惰性氣體和過(guò)渡金 屬元素的至少之一。
7.根據(jù)權(quán)利要求1所述的電力電子器件，其中所述第一半導(dǎo)體層和所述第二半導(dǎo)體層 的每一個(gè)均包括III-V族化合物半導(dǎo)體。
8.根據(jù)權(quán)利要求7所述的電力電子器件，其中 所述第一半導(dǎo)體層包括氮化鎵(GaN)，以及 所述第二半導(dǎo)體層包括鋁鎵氮化物(AWaN)。
9.根據(jù)權(quán)利要求3所述的電力電子器件，其中所述至少一種雜質(zhì)是銦an)、磷(P)和 砷(As)的至少之一。
10.根據(jù)權(quán)利要求1所述的電力電子器件，還包括 鈍化層，在所述第二半導(dǎo)體層上。
11.一種集成電路模塊，包括權(quán)利要求1所述的電力電子器件；以及 用于驅(qū)動(dòng)所述電力電子器件的電路。
12.一種制造電力電子器件的方法，該方法包括依次在基板上形成具有不同晶格常數(shù)的第一半導(dǎo)體層和第二半導(dǎo)體層； 限定所述第二半導(dǎo)體層的第一區(qū)域； 在所述第一區(qū)域中摻入至少一種雜質(zhì)；在所述第一區(qū)域上形成柵極；以及在所述第二半導(dǎo)體層上形成源極和漏極。
13.根據(jù)權(quán)利要求12所述的方法，其中所述至少一種雜質(zhì)包括原子量比所述第一半導(dǎo)體層和所述第二半導(dǎo)體層的主要組成 元素的原子量大的至少一種元素，以及所述至少一種雜質(zhì)與所述主要組成元素屬于元素周期表中的同一族。
14.根據(jù)權(quán)利要求12所述的方法，其中限定所述第一區(qū)域包括通過(guò)在所述第二半導(dǎo)體層上形成掩模而限定所述第一區(qū)域；在所述第一區(qū)域中摻入所述至少一種雜質(zhì)包括利用離子注入方法將至少一種雜質(zhì)注 入所述第一區(qū)域中；以及在所述第一區(qū)域上形成所述柵極包括去除所述掩模。
15.根據(jù)權(quán)利要求12所述的方法，其中形成所述柵極和形成所述源極和所述漏極是同 時(shí)進(jìn)行的。
16.根據(jù)權(quán)利要求12所述的方法，其中形成所述柵極和形成所述源極和所述漏極是不 同時(shí)地進(jìn)行的。
17.根據(jù)權(quán)利要求12所述的方法，其中所述至少一種雜質(zhì)是惰性氣體和過(guò)渡金屬元素 的至少之一。
18.根據(jù)權(quán)利要求12所述的方法，其中將所述至少一種雜質(zhì)摻入所述第一區(qū)域中包括 利用離子注入方法、等離子體處理方法以及熱退火和擴(kuò)散方法的其中之一摻雜所述第二半 導(dǎo)體層。
全文摘要
本發(fā)明提供一種包括2-維電子氣(2DEG)溝道的電力電子器件、其制造方法以及包括該電力電子器件的集成電路模塊。電力電子器件包括用于形成2DEG溝道的下材料層和上材料層，以及接觸上材料層的上表面的柵極。在2DEG溝道的柵極下方的區(qū)域是2DEG的密度減小或?yàn)榱愕年P(guān)區(qū)域。整個(gè)上材料層可以是連續(xù)的且可具有均勻的厚度。上材料層的在柵極下面的區(qū)域包括用于減小或消除下材料層與上材料層之間的晶格常數(shù)差的雜質(zhì)。
文檔編號(hào)H01L29/06GK102034861SQ20101029244
公開(kāi)日2011年4月27日 申請(qǐng)日期2010年9月25日 優(yōu)先權(quán)日2009年9月24日
發(fā)明者吳在浚, 崔赫洵, 洪起夏, 申在光, 金鐘燮, 黃仁俊 申請(qǐng)人:三星電子株式會(huì)社