專利名稱：一種提取有效柵極長(zhǎng)度的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體測(cè)試的方法，具體涉及一種有效柵極長(zhǎng)度提取的方法。
背景技術(shù)：
在集成電路領(lǐng)域中，特征尺寸代表了器件能夠?qū)崿F(xiàn)的最小尺寸，特征尺寸不僅影響到電路的集成度，并且對(duì)器件的性能影響很大，因而器件在使用之前必須確定其特征尺寸。對(duì)于MOS晶體管來說，有效柵極長(zhǎng)度是工藝過程中一個(gè)重要的特征尺寸。在MOS 晶體管集成電路流片之前，首先會(huì)先設(shè)計(jì)器件相應(yīng)的版圖(Layout)，其中最重要的部分包括設(shè)計(jì)MOS晶體管的柵極長(zhǎng)度(Poly⑶或Drawn Poly⑶)。由于在實(shí)際微電子工藝制作過程中，存在各種工藝誤差，會(huì)導(dǎo)致原先設(shè)計(jì)的柵極長(zhǎng)度(Poly CD)與實(shí)際工藝上所能達(dá)到的有效柵極長(zhǎng)度(Effective Poly⑶)尺寸存在一定的誤差。為了消除有效柵極長(zhǎng)度與設(shè)計(jì)柵極長(zhǎng)度的不同對(duì)后續(xù)工藝以及器件使用的影響，需要在后續(xù)工藝中需要進(jìn)一步測(cè)試器件的有效柵極長(zhǎng)度，以便得到MOS器件實(shí)際上制作的柵極長(zhǎng)度?，F(xiàn)有技術(shù)中，經(jīng)常通過電子顯微鏡或掃描電鏡的方式直接測(cè)試有效柵極長(zhǎng)度。但由于使用的是物理的測(cè)試方法，一般需要額外的制作測(cè)試圖形并且直接對(duì)樣品進(jìn)行測(cè)試。 這種測(cè)試方法需要對(duì)樣品劃片，容易造成器件浪費(fèi)，增加測(cè)試難度，提高成本增加。

發(fā)明內(nèi)容
本發(fā)明要解決的技術(shù)問題是一種提取有效柵極長(zhǎng)度的方法，該方法通過間接測(cè)試電容的方式得到有效柵極長(zhǎng)度，從而減少器件浪費(fèi)，降低測(cè)試的成本，提高測(cè)試速度。為解決上述技術(shù)問題，本發(fā)明提供的一種提取有效柵極長(zhǎng)度的方法，該方法包括 提供一參考MOS晶體管，所述參考MOS晶體管的參數(shù)包括總電容Cta、單位電容Cua、以及版圖設(shè)計(jì)參數(shù)柵極長(zhǎng)度La、柵極的數(shù)目Na，以及柵極寬度Wa ；提供一待測(cè)MOS晶體管，所述待測(cè) MOS晶體管的參數(shù)包括有效柵極長(zhǎng)度Lb、總的MOS晶體管總電容Ctb、單位電容Cub、以及版圖設(shè)計(jì)參數(shù)柵極的數(shù)目Nb、柵極寬度Wb ；其特征在于，所述柵極長(zhǎng)度La視為所述參考MOS晶體管的有效柵極長(zhǎng)度；所述參考MOS晶體管與待測(cè)MOS晶體管在同一工藝流程中進(jìn)行；所述有效柵極長(zhǎng)度Lb為L(zhǎng)b = (Na XLaXffaX Ctb) / (Nb XffbX Cta)進(jìn)一步地，所述總電容Cta和總電容Ctb在MOS晶體管制作工藝完成后測(cè)試得到。進(jìn)一步地，所述柵極長(zhǎng)度La的大于等于1微米。進(jìn)一步地，所述柵極長(zhǎng)度La的可以為2微米、5微米、8微米、10微米。進(jìn)一步地，所述參考MOS晶體管與待測(cè)MOS晶體管制作在同一硅片上。進(jìn)一步地，所述柵極寬度Wa與柵極寬度Wb的尺寸均大于等于1微米。所述柵極寬度Wa與柵極寬度Wb的設(shè)計(jì)尺寸相等時(shí)，所述有效柵極長(zhǎng)度Lb為L(zhǎng)b= (Na X La X Ctb)/(Nb X CJ
本發(fā)明提供的一種提取有效柵極長(zhǎng)度的方法，該方法利用較大大尺寸(一般為1 微米以上)的柵極長(zhǎng)度的參考器件，得到小尺寸下(1微米以下)的有效柵極長(zhǎng)度。該方法通過將長(zhǎng)度的計(jì)算轉(zhuǎn)化為電容的測(cè)量，而電容的測(cè)試遠(yuǎn)比直接用樣品物理方法測(cè)試簡(jiǎn)單， 因此本實(shí)施例的方法有利于減少器件浪費(fèi)，降低測(cè)試的成本，提高有效柵極長(zhǎng)度的測(cè)試速度。


圖1本實(shí)施例中所討論的MOS晶體管，其中，11—柵極；12——源極；13——漏極；14——襯底；15——柵氧化層；16——柵源電容Cgs。；17——柵襯底電容Cgg ；18——柵漏電容Cgd。。圖2本實(shí)施例所設(shè)計(jì)的參考版圖100。圖3本實(shí)施例所設(shè)計(jì)的目的版圖200。圖4使用本實(shí)施例方法得到的有效柵極長(zhǎng)度對(duì)比圖。
具體實(shí)施例方式為使本發(fā)明的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚，下面結(jié)合附圖對(duì)本發(fā)明作進(jìn)一步的詳細(xì)描述。如圖1所示N型MOS晶體管中，若柵極11加上超過該MOS晶體管閾值電壓的正電壓，源極12、漏極13、襯底14均接地時(shí)，MOS晶體管接近柵氧化層15的溝道位置進(jìn)入反型狀態(tài)，此時(shí)MOS晶體管等效于平板電容，MOS晶體管的總電容等于柵源電容16、柵襯底電容 17、柵漏電容18之和，即Ct。tal = Cgs。+Cgg+Cgd。。由于此時(shí)可以等效為平板電容，因而Ct。tal = CuXLXW,其中Ctotal為MOS晶體管總電容、Cu SMOS晶體管單位電容、L為柵極長(zhǎng)度、W為柵極寬度。對(duì)于圖1所示MOS晶體管也可以為P型MOS晶體管，此時(shí)該晶體管也能得到Ct。tal 一 Cgso+Cgg+Cgdo ο本實(shí)施例提供了針對(duì)需要測(cè)試的有效柵極長(zhǎng)度(Effective Poly⑶)Lb的方法。 首先設(shè)計(jì)一個(gè)參考版圖100，如圖2所示。該版圖100中將柵極長(zhǎng)度La所設(shè)計(jì)的尺寸比較大，一般在Ium以上，其優(yōu)選尺寸為lum、2um、5um、8um或者10um，只要上述尺寸的選取滿足在工藝誤差情況下，柵極長(zhǎng)度La與實(shí)際得到的有效柵極長(zhǎng)度基本相等即可。由于在上述大尺寸下，工藝誤差相對(duì)于柵極長(zhǎng)度La來說基本可以忽略，此時(shí)所設(shè)計(jì)的版圖尺寸La視為或等同于版圖100的有效柵極長(zhǎng)度。圖2中MOS晶體管的其它參數(shù)，包括總的MOS晶體管電容Cta、單位電容Cua、柵極的數(shù)目Na、以及柵極寬度Wa。按照?qǐng)D1分析的原理，在MOS晶體管溝道反型時(shí)，版圖100中總的MOS晶體管電容等效為平板電容，其計(jì)算公式為Cta = CuaXNaXLaXffa (1)圖3為本實(shí)施例中需要提取有效柵極長(zhǎng)度的版圖200，該版圖200的MOS晶體管的參數(shù)包括柵極長(zhǎng)度Lb、總的MOS晶體管電容Ctb、單位電容Cub、柵極的數(shù)目Nb，以及柵極寬度Wb。同理，按照?qǐng)D1分析的原理，在MOS晶體管溝道反型時(shí)，版圖200中總的MOS晶體管電容等效為平板電容，其計(jì)算公式為Ctb = CubXNbXLbXffb (2)
結(jié)合式子(1)和O)，可以得到Lb = (Cua XNaXLaXffaX Ctb) / (Cub XNbXffbXCj(3)在實(shí)際工藝處理中，版圖100和版圖200的對(duì)應(yīng)器件制作在同一硅片上，并經(jīng)過同樣的工藝流程。此時(shí)，版圖100和版圖200所制作單位電容相等，即Cub = Cua，式子(3)可以進(jìn)一步變?yōu)?Lb = (Na XLaXffaX Ctb) / (Nb XffbX Cta) (4)在式子(4)中，參數(shù)隊(duì)和隊(duì)可以從版圖設(shè)計(jì)中直接得到，在設(shè)計(jì)版圖中較大，因此在制作的實(shí)際器件中可以忽略其工藝誤差造成的尺寸變化，可以直接由版圖Wa和 Wb得到。因而，柵極長(zhǎng)度Lb可以轉(zhuǎn)為版圖100制作得到的實(shí)際器件所對(duì)應(yīng)的溝道長(zhǎng)度La、 總的MOS晶體管電容Cta、版圖200制作得到的實(shí)際器件所對(duì)應(yīng)的總的晶體管電容Ctb。由于 La視為版圖100的有效柵極長(zhǎng)度，電容Cta與Ctb是根據(jù)工藝結(jié)果實(shí)際測(cè)得，因此，通過上述公式(4)計(jì)算得到的Lb為實(shí)際得到的是版圖200對(duì)應(yīng)的柵極長(zhǎng)度，即版圖200的有效柵極長(zhǎng)度。本實(shí)施例中，在版圖100與版圖200所進(jìn)行的微電子流片工藝中，由于版圖100中的柵極長(zhǎng)度較大，制作時(shí)誤差較小，基本上可以認(rèn)為實(shí)際上制作出來的有效柵極長(zhǎng)度基本與版圖100上所設(shè)計(jì)的尺寸相等，因此，LaR寸可以直接從所設(shè)計(jì)的版圖100上直接得到。 此時(shí)，只要從實(shí)際器件測(cè)得Cta和Ctb，便可以利用式子(4)求得有效柵極長(zhǎng)度。本實(shí)施例提供的方法可以實(shí)現(xiàn)利用較大大尺寸(一般為1微米以上)的柵極長(zhǎng)度，得到小尺寸下(1微米以下)的有效柵極長(zhǎng)度。本實(shí)施例使用的提取有效柵長(zhǎng)的方法可以適用于有效柵極長(zhǎng)度在45nm以上MOS晶體管集成電路，其優(yōu)選適用尺寸45nm、90nm、 0. llum、0. 18um、0. 25um特征尺寸的MOS晶體管均可以使用本發(fā)明所提供的方法。圖4是設(shè)計(jì)柵極長(zhǎng)度在0. 13um、參考版圖有效柵極長(zhǎng)度在Ium的條件下，利用本實(shí)施例方法測(cè)得有效柵極長(zhǎng)度以及使用透射電子顯微鏡(TEM)得到的有效柵極長(zhǎng)度的對(duì)比。 從圖中可以看出，利用本實(shí)施例方法測(cè)得有效柵極長(zhǎng)度與實(shí)際結(jié)果擬合較好，其誤差結(jié)果基本維持在20nm士 lOnm，基本滿足實(shí)際應(yīng)用的需要。本實(shí)施例中，由于Cta和Ctb電容的測(cè)試遠(yuǎn)比直接用樣品物理方法測(cè)試簡(jiǎn)單，因此本實(shí)施例的方法有利于減少器件浪費(fèi)，降低測(cè)試的成本，提高有效柵極長(zhǎng)度的測(cè)試速度。在不偏離本發(fā)明的精神和范圍的情況下還可以構(gòu)成許多有很大差別的實(shí)施例。應(yīng)當(dāng)理解，除了如所附的權(quán)利要求所限定的，本發(fā)明不限于在說明書中所述的具體實(shí)施例。
權(quán)利要求
1.一種提取MOS晶體管有效柵極長(zhǎng)度的方法，該方法包括提供一參考MOS晶體管，所述參考MOS晶體管的參數(shù)包括總電容Cta、單位電容Cua、以及版圖設(shè)計(jì)參數(shù)柵極長(zhǎng)度La、柵極的數(shù)目Na，以及柵極寬度Wa ；提供一待測(cè)MOS晶體管，所述待測(cè)MOS晶體管的參數(shù)包括有效柵極長(zhǎng)度Lb、總的MOS晶體管總電容Ctb、單位電容Cub、以及版圖設(shè)計(jì)參數(shù)柵極的數(shù)目Nb、柵極寬度Wb ；其特征在于，所述柵極長(zhǎng)度La視為所述參考MOS晶體管的有效柵極長(zhǎng)度；所述參考MOS晶體管與待測(cè)MOS晶體管在同一工藝流程中進(jìn)行；所述有效柵極長(zhǎng)度Lb為L(zhǎng)b= (Na X La X Wa X Ctb)/(Nb X Wb X CJ
2.如權(quán)利要求1所述的提取MOS晶體管有效柵極長(zhǎng)度的方法，其特征在于，所述總電容 Cta和總電容Ctb在MOS晶體管制作工藝完成后測(cè)試得到。
3.如權(quán)利要求1所述的提取MOS晶體管有效柵極長(zhǎng)度的方法，其特征在于，所述柵極長(zhǎng)度La的大于等于1微米。
4.如權(quán)利要求3所述的提取MOS晶體管有效柵極長(zhǎng)度的方法，其特征在于，所述柵極長(zhǎng)度La的可以為2微米、5微米、8微米、10微米。
5.如權(quán)利要求1所述的提取MOS晶體管有效柵極長(zhǎng)度的方法，其特征在于，所述參考 MOS晶體管與待測(cè)MOS晶體管制作在同一硅片上。
6.如權(quán)利要求1所述的提取MOS晶體管有效柵極長(zhǎng)度的方法，其特征在于，所述柵極寬度Wa與柵極寬度Wb的尺寸均大于等于1微米。
7.如權(quán)利要求6所述的提取MOS晶體管有效柵極長(zhǎng)度的方法，其特征在于，所述柵極寬度Wa與柵極寬度Wb的設(shè)計(jì)尺寸相等時(shí)，所述有效柵極長(zhǎng)度Lb為
全文摘要
本發(fā)明提供了一種提取MOS晶體管有效柵極長(zhǎng)度的方法，該方法包括提供一參考MOS晶體管，所述參考MOS晶體管的參數(shù)包括總電容Cta、單位電容Cua、以及版圖設(shè)計(jì)參數(shù)柵極長(zhǎng)度La、柵極的數(shù)目Na，以及柵極寬度Wa；提供一待測(cè)MOS晶體管，所述待測(cè)MOS晶體管的參數(shù)包括有效柵極長(zhǎng)度Lb、總的MOS晶體管總電容Ctb、單位電容Cub、以及版圖設(shè)計(jì)參數(shù)柵極的數(shù)目Nb、柵極寬度Wb。通過測(cè)試參考MOS晶體管與待測(cè)MOS晶體管的總電容從而算得所述有效柵極長(zhǎng)度Lb。由于電容的測(cè)試遠(yuǎn)比直接用樣品物理方法測(cè)試簡(jiǎn)單，因此本實(shí)施例的方法有利于減少器件浪費(fèi)，降低測(cè)試的成本，提高有效柵極長(zhǎng)度的測(cè)試速度。
文檔編號(hào)H01L21/66GK102386116SQ20101027119
公開日2012年3月21日 申請(qǐng)日期2010年9月1日 優(yōu)先權(quán)日2010年9月1日
發(fā)明者張瑛, 韋敏俠 申請(qǐng)人:上海宏力半導(dǎo)體制造有限公司