專利名稱：線路基板及其制作方法與封裝結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種線路板及其制作方法與半導(dǎo)體結(jié)構(gòu)及其制作方法，且特別是涉及 一種線路基板及其制作方法與封裝結(jié)構(gòu)及其制作方法。
背景技術(shù)：
芯片封裝的目的在于保護(hù)裸露的芯片、降低芯片接點(diǎn)的密度及提供芯片良好的 散熱。常見的封裝方法是芯片通過引線接合(wire bonding)或倒裝接合(flip chip bonding)的方式而安裝至封裝載板，以使芯片上的接點(diǎn)可電性連接至封裝載板。因此，芯片 的接點(diǎn)分布可通過封裝載板重新配置，以符合下一層級的外部元件的接點(diǎn)分布。

發(fā)明內(nèi)容
本發(fā)明提供一種線路基板，用以承載芯片。本發(fā)明提供一種線路基板的制作方法，用以制作上述的線路基板。本發(fā)明提供一種封裝結(jié)構(gòu)，用以封裝芯片。本發(fā)明提供一種封裝結(jié)構(gòu)的制作方法，用以制作上述的封裝結(jié)構(gòu)。本發(fā)明提出一種線路基板，其包括內(nèi)部線路結(jié)構(gòu)、第一導(dǎo)電層、第二導(dǎo)電層、第一 介電層、多個(gè)第一導(dǎo)電盲孔、第一電鍍種子層、第二介電層、多個(gè)第二導(dǎo)電盲孔、第二電鍍種 子層、第三導(dǎo)電層、第三電鍍種子層以及第四導(dǎo)電層。內(nèi)部線路結(jié)構(gòu)具有彼此相對的上表面 與下表面。第一導(dǎo)電層配置于上表面上且暴露出部分上表面。第二導(dǎo)電層配置于下表面上 且暴露出部分下表面。第一介電層配置于內(nèi)部線路結(jié)構(gòu)的上表面上且覆蓋第一導(dǎo)電層。第 一導(dǎo)電盲孔內(nèi)埋于第一介電層中且與部分第一導(dǎo)電層相連接。第一電鍍種子層配置于每一 第一導(dǎo)電盲孔與第一導(dǎo)電層之間。第二介電層配置于內(nèi)部線路結(jié)構(gòu)的下表面上且覆蓋第二 導(dǎo)電層。第二導(dǎo)電盲孔內(nèi)埋于第二介電層中且與部分第二導(dǎo)電層相連接。第二電鍍種子層 配置于每一第二導(dǎo)電盲孔與第二導(dǎo)電層之間以及第二介電層上。第三導(dǎo)電層配置于第一介 電層上，其中部分第三導(dǎo)電層通過第一導(dǎo)電盲孔與第一導(dǎo)電層電性連接。第三電鍍種子層 配置于第三導(dǎo)電層與每一第一導(dǎo)電盲孔之間以及第一介電層上。第四導(dǎo)電層配置于第二介 電層上，其中部分第四導(dǎo)電層通過第二導(dǎo)電盲孔與第二導(dǎo)電層電性連接，且第四導(dǎo)電層與 第二導(dǎo)電盲孔一體成型。本發(fā)明還提出一種封裝結(jié)構(gòu)，其包括線路基板以及芯片。線路基板包括內(nèi)部線路 結(jié)構(gòu)、第一導(dǎo)電層、第二導(dǎo)電層、第一介電層、多個(gè)第一導(dǎo)電盲孔、第一電鍍種子層、第二介 電層、多個(gè)第二導(dǎo)電盲孔、第二電鍍種子層、第三導(dǎo)電層、第三電鍍種子層以及第四導(dǎo)電層。 內(nèi)部線路結(jié)構(gòu)具有彼此相對的上表面與下表面。第一導(dǎo)電層配置于上表面上且暴露出部分 上表面。第二導(dǎo)電層配置于下表面上且暴露出部分下表面。第一介電層配置于內(nèi)部線路結(jié) 構(gòu)的上表面上且覆蓋第一導(dǎo)電層。第一導(dǎo)電盲孔內(nèi)埋于第一介電層中且與部分第一導(dǎo)電層 相連接。第一電鍍種子層配置于每一第一導(dǎo)電盲孔與第一導(dǎo)電層之間。第二介電層配置于 內(nèi)部線路結(jié)構(gòu)的下表面上且覆蓋第二導(dǎo)電層。第二導(dǎo)電盲孔內(nèi)埋于第二介電層中且與部分第二導(dǎo)電層相連接。第二電鍍種子層配置于每一第二導(dǎo)電盲孔與第二導(dǎo)電層之間以及第二 介電層上。第三導(dǎo)電層配置于第一介電層上，其中部分第三導(dǎo)電層通過第一導(dǎo)電盲孔與第 一導(dǎo)電層電性連接。第三電鍍種子層配置于第三導(dǎo)電層與每一第一導(dǎo)電盲孔之間以及第一 介電層上。第四導(dǎo)電層配置于第二介電層上，其中部分第四導(dǎo)電層通過第二導(dǎo)電盲孔與第 二導(dǎo)電層電性連接，且第四導(dǎo)電層與第二導(dǎo)電盲孔一體成型。芯片配置于線路基板上并與 線路基板電性連接。本發(fā)明提出一種線路基板的制作方法，其中制作方法包括下述步驟。提供內(nèi)部線 路結(jié)構(gòu)。內(nèi)部線路結(jié)構(gòu)具有彼此相對的上表面與下表面、配置于上表面上且暴露出部分上 表面的第一導(dǎo)電層以及配置于下表面上且暴露出部分下表面的第二導(dǎo)電層。內(nèi)部線路結(jié)構(gòu) 上已形成有配置于上表面上且覆蓋第一導(dǎo)電層的第一介電層、配置于下表面上且覆蓋第二 導(dǎo)電層的第二介電層、多個(gè)內(nèi)埋于第一介電層中且與部分第一導(dǎo)電層相連接的第一導(dǎo)電盲 孔、多個(gè)內(nèi)埋于第二介電層中且與部分第二導(dǎo)電層相連接的第二導(dǎo)電盲孔、配置于第二介 電層上的第四導(dǎo)電層、配置于每一第一導(dǎo)電盲孔與第一導(dǎo)電層之間的第一電鍍種子層以及 配置于每一第二導(dǎo)電盲孔與第二導(dǎo)電層之間與第二介電層上的第二電鍍種子層。部分第 四導(dǎo)電層通過第二導(dǎo)電盲孔與第二導(dǎo)電層電性連接，且第四導(dǎo)電層與第二導(dǎo)電盲孔一體成 型。固定內(nèi)部線路結(jié)構(gòu)于晶片載盤上使得第二介電層接觸晶片載盤上。形成第三電鍍種子 層以及第三導(dǎo)電層于第一介電層上，其中部分第三導(dǎo)電層通過第一導(dǎo)電盲孔與第一導(dǎo)電層 電性連接，且部分第三電鍍種子層配置于第三導(dǎo)電層與每一第一導(dǎo)電盲孔之間。移除晶片 載盤，以暴露出部分第四導(dǎo)電層以及部分第二介電層。基于上述，由于本發(fā)明的線路基板可利用半導(dǎo)體晶片級設(shè)備來進(jìn)行制作其上的導(dǎo) 電線路，因此形成于線路基板上的導(dǎo)電線路的工藝良率較高，且其導(dǎo)電層的線寬與線距較 小，可具有較為密集的導(dǎo)電線路。為讓本發(fā)明的上述特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉實(shí)施例，并配合附圖作詳 細(xì)說明如下。


圖1為本發(fā)明的實(shí)施例的一種封裝結(jié)構(gòu)的剖面示意圖。圖2A至圖2L為本發(fā)明的實(shí)施例的一種封裝結(jié)構(gòu)的制作方法的剖面示意圖。圖3A至圖3B為本發(fā)明的實(shí)施例的線路板單體結(jié)構(gòu)及其與晶片載盤的配置示意 圖。圖4A至圖4B為本發(fā)明的實(shí)施例的線路板單體結(jié)構(gòu)及其與晶片載盤的配置示意 圖。圖5A至圖5B為本發(fā)明的實(shí)施例的線路板單體結(jié)構(gòu)及其與晶片載盤的配置示意 圖。附圖標(biāo)記說明100 封裝結(jié)構(gòu)200:線路基板200a、200b、200c 線路基板半成品202、204、206 線路板單體結(jié)構(gòu)
202a、204a 線路板次單體結(jié)構(gòu)210:內(nèi)部線路結(jié)構(gòu)212 上表面214 下表面216 貫孔220:導(dǎo)電層220a:第一導(dǎo)電層220b:第二導(dǎo)電層220c:導(dǎo)電通孔230a:第一介電層230b:第二介電層232:第一開口234:第二開口240 第一金屬層240a:第一導(dǎo)電盲孔240b:第二導(dǎo)電盲孔250 第二金屬層250a:第三導(dǎo)電層250b:第四導(dǎo)電層260a:第一防焊層260b 第二防焊層262 第一接墊264 第二接墊270 凸塊300 芯片400a、400b、400c 晶片載盤410 離形層420a:第一電鍍種子層420b:第二電鍍種子層430:第三電鍍種子層440 圖案化光致抗蝕劑層
具體實(shí)施例方式圖1為本發(fā)明的實(shí)施例的一種封裝結(jié)構(gòu)的剖面示意圖。請先參考圖1，在本實(shí)施例 中，封裝結(jié)構(gòu)100包括線路基板200以及芯片300，其中芯片300配置于線路基板200上并 與線路基板200電性連接。線路基板200包括內(nèi)部線路結(jié)構(gòu)210、第一導(dǎo)電層220a、第二導(dǎo)電層220b、第一介 電層230a、多個(gè)第一導(dǎo)電盲孔240a、第一電鍍種子層420a、第二介電層230b、多個(gè)第二導(dǎo)電 盲孔240b、第二電鍍種子層420b、第三導(dǎo)電層250a、第三電鍍種子層430以及第四導(dǎo)電層
7250b。詳細(xì)來說，內(nèi)部線路結(jié)構(gòu)210具有彼此相對的上表面212與下表面214。在本實(shí)施 例中，內(nèi)部線路結(jié)構(gòu)210例如是具有多個(gè)導(dǎo)電通孔220c的玻纖介電層，但本發(fā)明并不以此 為限。在其他未繪示的實(shí)施例中，內(nèi)部線路結(jié)構(gòu)210亦可為由多層介電層與多層導(dǎo)電層所 組成的疊層結(jié)構(gòu)，且可通過多個(gè)導(dǎo)電連接結(jié)構(gòu)來電性連接這些導(dǎo)電層。第一導(dǎo)電層220a配 置于內(nèi)部線路結(jié)構(gòu)210的上表面212上且暴露出部分上表面212。第二導(dǎo)電層220b配置于 內(nèi)部線路結(jié)構(gòu)210的下表面214上且暴露出部分下表面214。第一介電層230a配置于內(nèi)部線路結(jié)構(gòu)210的上表面212上且覆蓋第一導(dǎo)電層 220a。這些第一導(dǎo)電盲孔240a內(nèi)埋于第一介電層230a中且與部分第一導(dǎo)電層220a相連 接。特別是，第一電鍍種子層420a配置于每一第一導(dǎo)電盲孔240a與第一導(dǎo)電層220a之間。 第二介電層230b配置于內(nèi)部線路結(jié)構(gòu)210的下表面214上且覆蓋第二導(dǎo)電層220b。這些 第二導(dǎo)電盲孔240b內(nèi)埋于第二介電層230b中且與部分第二導(dǎo)電層220b相連接。特別是， 第二電鍍種子層420b配置于每一第二導(dǎo)電盲孔240b與第二導(dǎo)電層220b之間以及部分第 二介電層230b上。值得一提的是，在本實(shí)施例中，第一介電層230a的厚度例如是小于或等 于第二介電層230b的厚度。第三導(dǎo)電層250a配置于第一介電層230a上，其中部分第三導(dǎo)電層250a通過這些 第一導(dǎo)電盲孔240a與第一導(dǎo)電層220a電性連接。特別是，第三電鍍種子層430配置于第 三導(dǎo)電層250a與每一第一導(dǎo)電盲孔240a之間以及部分第一介電層230a上。第四導(dǎo)電層 250b配置于第二介電層230b上，其中部分第四導(dǎo)電層250b通過這些第二導(dǎo)電盲孔240b與 第二導(dǎo)電層220b電性連接，且第四導(dǎo)電層250b與這些第二導(dǎo)電盲孔240b—體成型。值得 一提的是，在本實(shí)施例中，第三導(dǎo)電層250a的斷面形狀例如是由第一介電層230a朝向遠(yuǎn)離 內(nèi)部線路結(jié)構(gòu)210的一端逐漸增大，且第三導(dǎo)電層250a的厚度例如是小于或等于第四導(dǎo)電 層250b的厚度。此外，本實(shí)施例的線路基板200還包括第一防焊層260a以及第二防焊層260b。第 一防焊層260a包覆部分第三導(dǎo)電層250a以及第三導(dǎo)電層250a所暴露出的部分第一介電 層230a，其中部分未被第一防焊層260a所包覆的第三導(dǎo)電層250a構(gòu)成多個(gè)第一接墊262。 第二防焊層260b包覆部分第四導(dǎo)電層250b以及第四導(dǎo)電層250b所暴露出的部分第二介 電層230b，其中部分未被第二防焊層260b所包覆的第四導(dǎo)電層250b構(gòu)成多個(gè)第二接墊 264，而這些第二接墊264可通過多個(gè)焊球(未繪示)或凸塊(未繪示)與外部電路(未繪 示)電性連接。再者，本實(shí)施例的芯片300可通過多個(gè)預(yù)先設(shè)置于其上的導(dǎo)電凸塊270而 結(jié)構(gòu)性且電性地連接至這些第一接墊262。由于本實(shí)施例的第一導(dǎo)電層220a、這些第一導(dǎo)電盲孔240a、第三導(dǎo)電層250a、第 二導(dǎo)電層220b、這些第二導(dǎo)電盲孔240b以及第四導(dǎo)電層250b是分別通過不同的工藝步驟 以及采用不同等級的半導(dǎo)體工藝設(shè)備所形成。因此，這些第一導(dǎo)電盲孔240a與第一導(dǎo)電 層220a以及第三導(dǎo)電層250a之間可分別具有第一電鍍種子層420a以及第三電鍍種子層 430，而這些第二導(dǎo)電盲孔240b與第二導(dǎo)電層220b以及第四導(dǎo)電層250b卻只具有第二電 鍍種子層420b。再者，通過采用不同等級的半導(dǎo)體工藝設(shè)備，本實(shí)施例的線路基板200的第 三導(dǎo)電層250a的厚度可小于或等于第四導(dǎo)電層250b的厚度。值得一提的是，在本實(shí)施例中，第一電鍍種子層420a、第二電鍍種子層420b以及第三電鍍種子層430可例如是銅層或鈦銅復(fù)合層。其中，若當(dāng)?shù)谝浑婂兎N子層420a、第二 電鍍種子層420b或第三電鍍種子層430為銅層時(shí)，此銅層的厚度介于0. 1微米至1微米之 間。若當(dāng)?shù)谝浑婂兎N子層420a、第二電鍍種子層420b或第三電鍍種子層430為鈦銅復(fù)合層 時(shí)，此鈦銅復(fù)合層是由鈦層與銅層所構(gòu)成，而此鈦層的厚度介于1000埃至5000埃之間，此 銅層的厚度介于1000埃至10000埃之間。以上僅介紹本發(fā)明部分實(shí)施例的封裝結(jié)構(gòu)100，并未介紹本發(fā)明的封裝結(jié)構(gòu)的制 作方法。對此，以下將以實(shí)施例來說明封裝結(jié)構(gòu)的制作方法，并配合圖2A至圖2L對封裝結(jié) 構(gòu)的制作方法進(jìn)行詳細(xì)的說明。圖2A至圖2L為本發(fā)明的實(shí)施例的一種封裝結(jié)構(gòu)的制作方法的剖面示意圖。請先 參考圖2A，依照本實(shí)施例的封裝結(jié)構(gòu)的制作方法，首先，提供內(nèi)部線路結(jié)構(gòu)210，其中內(nèi)部 線路結(jié)構(gòu)210具有彼此相對的上表面212與下表面214。在本實(shí)施例中，內(nèi)部線路結(jié)構(gòu)210 例如是玻纖介電層，但于其他未繪示的實(shí)施例中，內(nèi)部線路結(jié)構(gòu)210亦可為由多層介電層 與多層導(dǎo)電層所組成的疊層結(jié)構(gòu)，且可通過多個(gè)導(dǎo)電連接結(jié)構(gòu)來電性連接這些導(dǎo)電層，在 此并不以此為限。接著，請參考圖2B，對內(nèi)部線路結(jié)構(gòu)210進(jìn)行機(jī)械鉆孔工藝，以形成至少一連接第 一表面212以及第二表面214的貫孔216。接著，在對內(nèi)部線路結(jié)構(gòu)210進(jìn)行電鍍工藝，以 形成導(dǎo)電層220于內(nèi)部線路結(jié)構(gòu)210的第一表面212上、第二表面214上以及這些貫孔216 內(nèi)，其中導(dǎo)電層220填滿這些貫孔216而構(gòu)成多個(gè)導(dǎo)電通孔結(jié)構(gòu)220c。接著，請參考圖2C，對導(dǎo)電層220進(jìn)行圖案化工藝，以形成配置于內(nèi)部線路結(jié)構(gòu) 210的上表面212上且暴露出部分上表面212的第一導(dǎo)電層220a以及配置于內(nèi)部線路結(jié)構(gòu) 210的下表面214上且暴露出部分下表面214的第二導(dǎo)電層220b。在本實(shí)施例中，第一導(dǎo) 電層220a可通過這些導(dǎo)電通孔結(jié)構(gòu)220c而與第二導(dǎo)電層220b電性連接。接著，請參考圖2D，形成具有多個(gè)第一開口 232的第一介電層230a以及具有多個(gè) 第二開口 234的第二介電層230b。第一介電層230a配置于內(nèi)部線路結(jié)構(gòu)210的上表面212 上且覆蓋第一導(dǎo)電層220a，其中這些第一開口 232暴露出部分第一導(dǎo)電層220a。第二介電 層230b配置于內(nèi)部線路結(jié)構(gòu)210的下表面214上且覆蓋第二導(dǎo)電層220b，其中這些第二開 口 234暴露出部分第二導(dǎo)電層220b。在本實(shí)施例中，第一介電層230a的厚度例如是小于或 等于第二介電層230b的厚度。接著，請?jiān)賲⒖紙D2D，形成第一電鍍種子層420a于第一導(dǎo)電層220a與這些第一開 口 232之間以及第一介電層230a上與形成第二電鍍種子層420b于第二導(dǎo)電層220b與這 些第二開口 234之間以及第二介電層230b上。其中，第一電鍍種子層420a與第二種子層 420b可例如是厚度介于0. 1微米至1微米之間的銅層，或者是，包括鈦層與銅層的鈦銅復(fù)合 層，其中此鈦銅復(fù)合層的鈦層的厚度介于1000埃至5000埃之間，而銅層的厚度介于1000 埃至10000埃之間。接著，請參考圖2E，進(jìn)行電鍍工藝，以通過第一電鍍種子層420a以及第二電鍍種 子層420b電鍍第一金屬層240于第一介電層230a上與這些第一開口 232內(nèi)以及電鍍第二 金屬層250于第二介電層230b上與這些第二開口 234內(nèi)。在本實(shí)施例中，第一金屬層240 填滿這些第一開口 232且與這些第一開口 232所暴露出的部分第一導(dǎo)電層220a電性連接。 其中，第一電鍍種子層420a位于第一金屬層240與第一導(dǎo)電層220a之間以及第一金屬層240與第一介電層230a之間。第二金屬層250填滿這些第二開口 234且與這些第二開口 234所暴露出的部分第二導(dǎo)電層220b電性連接，其中第二電鍍種子層420b位于第二金屬層 250與第二導(dǎo)電層220b之間以及第二金屬層250與第二介電層230b之間。接著，請參考圖2F，對第二金屬層250進(jìn)行圖案化工藝，以于第二介電層230b上形 成第四導(dǎo)電層250b，其中第四導(dǎo)電層250b暴露出部分第二介電層230b。換言之，配置于這 些第二開口 234內(nèi)且填滿這些第二開口 234的部分第二金屬層250可視為多個(gè)內(nèi)埋于第二 介電層230b中的第二導(dǎo)電盲孔240b，其中這些第二導(dǎo)電盲孔240b與部分第二導(dǎo)電層220b 相連接，且部分第二電鍍種子層420b位于每一第二導(dǎo)電盲孔240b與第二導(dǎo)電層230b之 間。由于本實(shí)施例的第四導(dǎo)電層250b與這些第二導(dǎo)電盲孔240b是通過同一道電鍍工 藝所形成，因此可視為是一體成型的結(jié)構(gòu)。此外，部分第四導(dǎo)電層250b亦可通過這些第二 導(dǎo)電盲孔240b與第二導(dǎo)電層220b電性連接。接著，請?jiān)賲⒖紙D2F，移除位于第一介電層230a上的部分第一金屬層240及其下 方的第一電鍍種子層420a，以使位于這些第一開口 232內(nèi)的第一金屬層240的表面與第一 介電層230a的表面實(shí)質(zhì)上切齊，而形成多個(gè)第一導(dǎo)電盲孔240a。換言之，這些第一導(dǎo)電盲 孔240a內(nèi)埋于第一介電層230a中并與部分第一導(dǎo)電層220a相連接，且第一電鍍種子層 420a位于每一第一導(dǎo)電盲孔240a與第一導(dǎo)電層230a之間。接著，請參考圖2G，形成第三電鍍種子層430于第一介電層230a與這些第一導(dǎo)電 盲孔240a上，其中第三電鍍種子層430覆蓋第一介電層230a以及這些第一導(dǎo)電盲孔240a， 且第一電鍍種子層420a位于第三電鍍種子層430與第一導(dǎo)電盲孔240a之間。在本實(shí)施例 中，第三電鍍種子層430的形成方式例如是進(jìn)行無電電鍍工藝，以形成厚度介于0. 1微米至 1微米之間的銅層，或者是，進(jìn)行濺鍍工藝以形成包括鈦層與銅層的鈦銅復(fù)合層，其中此鈦 銅復(fù)合層的鈦層的厚度介于1000埃至5000埃之間，而銅層的厚度介于1000埃至10000埃 之間。在此必須說明的是，至此的結(jié)構(gòu)(包括內(nèi)部線路結(jié)構(gòu)210、第一導(dǎo)電層220a、第二 導(dǎo)電層220b、第一介電層230a、這些第一導(dǎo)電盲孔240a、第一電鍍種子層420a、第二介電層 230b、這些第二導(dǎo)電盲孔240b、第二電鍍種子層420b、第四導(dǎo)電層250b以及第三電鍍種子 層430)可視為線路基板半成品200a。接著，請?jiān)賲⒖紙D2H，將線路基板半成品200a通過離形膜410而固定于晶片載盤 400a，其中第二介電層230b面對晶片載盤400a。之后，形成圖案化光致抗蝕劑層440于第 三電鍍種子層430上，其中圖案化光致抗蝕劑層440例如是采用正光致抗蝕劑，且圖案化光 致抗蝕劑層440暴露出部分第三電鍍種子層430。在此必須說明的是，由于線路基板半成品 200a是配置于晶片載盤400a上，因此線路基板半成品200a于后續(xù)的工藝中皆可采用半導(dǎo) 體晶片級設(shè)備來進(jìn)行制作其上的導(dǎo)電線路。接著，請參考圖21，以圖案化光致抗蝕劑層440為電鍍掩模進(jìn)行電鍍工藝，以電鍍 第三導(dǎo)電層250a于圖案化光致抗蝕劑層440所暴露出的部分第三電鍍種子層430上，其中 第三導(dǎo)電層250a并未覆蓋圖案化光致抗蝕劑層440。接著，請參考圖2J，移除圖案化光致抗蝕劑層440及其下方的第三電鍍種子層 430，而形成第三導(dǎo)電層250a，其中第三導(dǎo)電層250a暴露出部分第一介電層230a。在本實(shí)施例中，第三導(dǎo)電層250a配置于第一介電層230a上，其中部分第三導(dǎo)電層250a通過這些 第一導(dǎo)電盲孔240a及其下方的第三電鍍種子層430與第一導(dǎo)電層220a電性連接，且第三 電鍍種子層430位于第三導(dǎo)電層250a與每一第一導(dǎo)電盲孔240a之間。此外，在本實(shí)施例 中，移除圖案化光致抗蝕劑層440的方法例如是剝離法(stripping)，而移除第三電鍍種子 層430的方法例如是快速蝕刻法(flash etching)。值得一提的是，由于第三導(dǎo)電層250a可采用半導(dǎo)體晶片級設(shè)備來進(jìn)行制作，因此 第三導(dǎo)電層250a的厚度可小于或等于第四導(dǎo)電層250b的厚度，且第三導(dǎo)電層250a的線寬 與線距也較小，例如線寬為15微米以下，線距為15微米以下，優(yōu)選地，第三導(dǎo)電層250a的 線寬以及線距皆為10微米，可具有較為密集的導(dǎo)電線路。再者，由于第三導(dǎo)電層250a是采 用正形光致抗蝕劑來作為電鍍掩模，因此第三導(dǎo)電層250a的斷面形狀例如是由第一介電 層230a朝向遠(yuǎn)離內(nèi)部線路結(jié)構(gòu)210的一側(cè)逐漸增大。接著，請參考圖2K，移除晶片載盤400a以及離形膜410，以暴露出部分第四導(dǎo)電層 250b以及部分第二介電層230b。在本實(shí)施例中，移除晶片載盤400a以及離形膜410的方 法例如是剝離法(lift off)。然后，請參考圖2L，形成第一防焊層260a以包覆部分第三導(dǎo)電層250a以及第三 導(dǎo)電層250a所暴露出的部分第一介電層230a，其中部分未被第一防焊層260a所包覆的第 三導(dǎo)電層250a構(gòu)成多個(gè)第一接墊262。接著，形成第二防焊層260b以包覆部分第四導(dǎo)電 層250b以及第四導(dǎo)電層250b所暴露出的部分第二介電層230b，其中部分未被第二防焊層 260b所包覆的第四導(dǎo)電層250b構(gòu)成多個(gè)第二接墊264。至此，已完成線路基板200，的制 作。之后，請?jiān)賲⒖紙D2L，形成多個(gè)凸塊270于這些第一接墊262上。最后，安裝芯片 300于第一防焊層260a上，其中芯片300通過這些凸塊270與這些第一接墊262電性連接。 此外，這些第二接墊264可通過多個(gè)焊球(未繪示)或凸塊(未繪示)與外部電路(未繪 示)電性連接。如此一來，本實(shí)施例可通過這些第一接墊262以及這些第二接墊264來連 接芯片300或外部電路(未繪示)，可增加線路基板200’的應(yīng)用性。至此，已完成封裝結(jié)構(gòu) IOOa的制作。值得一提的是，在固定晶片載盤400a于線路基板半成品200a的第二介電層230b 上之前，請參考圖3A，可先對此線路基板半成品200a進(jìn)行切割工藝以形成多個(gè)矩形型態(tài)的 線路板單體結(jié)構(gòu)202，其中每一線路板單體結(jié)構(gòu)202中具有多個(gè)矩形型態(tài)的線路板次單體 結(jié)構(gòu)202a。接著，請同時(shí)參考圖2H與圖3B，再固定晶片載盤400a于每一線路板單體結(jié)構(gòu) 202的第二介電層230b上，其中晶片載盤400a是通過離形膜410而固定于每一線路板單體 結(jié)構(gòu)202的第二介電層230b上。值得一提的是，本發(fā)明并不限定線路板單體結(jié)構(gòu)202的形態(tài)，雖然此處所提及的 線路板單體結(jié)構(gòu)202具體化為矩形，且每一線路板單體結(jié)構(gòu)202具有這些矩形型態(tài)的線路 板次單體結(jié)構(gòu)202a，但于其他實(shí)施例中，請同時(shí)參考圖4A與圖4B，線路基板半成品200b亦 可經(jīng)由進(jìn)行切割工藝以形成多個(gè)圓形型態(tài)的線路板單體結(jié)構(gòu)204，其中每一線路板單體結(jié) 構(gòu)204中具有多個(gè)矩形型態(tài)的線路板次單體結(jié)構(gòu)204a，且晶片載盤400b固定于每一線路板 單體結(jié)構(gòu)204的第二介電層230b上。換言之，每一線路板單體結(jié)構(gòu)204與晶片載盤400b 具有相同形狀。當(dāng)然，請同時(shí)參考圖5A與圖5B，線路基板半成品200c亦可經(jīng)由進(jìn)行切割工
11藝以形成多個(gè)具有小尺寸矩形型態(tài)的線路板單體結(jié)構(gòu)206，且晶片載盤400b固定于每一線 路板單體結(jié)構(gòu)206的第二介電層230b上。上述的這些實(shí)施例皆屬本發(fā)明可采用的技術(shù)方 案，不脫離本發(fā)明所欲保護(hù)的范圍。綜上所述，由于本發(fā)明的線路基板可利用半導(dǎo)體晶片級設(shè)備來進(jìn)行制作其上的導(dǎo) 電線路，因此形成于線路基板上的導(dǎo)電線路的工藝良率較高，且其導(dǎo)電層的線寬與線距較 小，可具有較為密集的導(dǎo)電線路。雖然本發(fā)明已以實(shí)施例披露如上，然其并非用以限定本發(fā)明，任何所屬技術(shù)領(lǐng)域 中普通技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作些許的更動與潤飾，故本發(fā)明的 保護(hù)范圍當(dāng)視所附的權(quán)利要求所界定為準(zhǔn)。
1權(quán)利要求
一種線路基板，包括內(nèi)部線路結(jié)構(gòu)，具有彼此相對的上表面與下表面；第一導(dǎo)電層，配置于該上表面上且暴露出部分該上表面；第二導(dǎo)電層，配置于該下表面上且暴露出部分該下表面；第一介電層，配置于該內(nèi)部線路結(jié)構(gòu)的該上表面上且覆蓋該第一導(dǎo)電層；多個(gè)第一導(dǎo)電盲孔，內(nèi)埋于該第一介電層中且與部分該第一導(dǎo)電層相連接；第一電鍍種子層，配置于各該第一導(dǎo)電盲孔與該第一導(dǎo)電層之間；第二介電層，配置于該內(nèi)部線路結(jié)構(gòu)的該下表面上且覆蓋該第二導(dǎo)電層；多個(gè)第二導(dǎo)電盲孔，內(nèi)埋于該第二介電層中且與部分該第二導(dǎo)電層相連接；第二電鍍種子層，配置于各該第二導(dǎo)電盲孔與該第二導(dǎo)電層之間以及該第二介電層上；第三導(dǎo)電層，配置于該第一介電層上，其中部分該第三導(dǎo)電層通過該多個(gè)第一導(dǎo)電盲孔與該第一導(dǎo)電層電性連接；第三電鍍種子層，配置于該第三導(dǎo)電層與各該第一導(dǎo)電盲孔之間以及該第一介電層上；以及第四導(dǎo)電層，配置于該第二介電層上，其中部分該第四導(dǎo)電層通過該多個(gè)第二導(dǎo)電盲孔與該第二導(dǎo)電層電性連接，且該第四導(dǎo)電層與該多個(gè)第二導(dǎo)電盲孔一體成型。
2.如權(quán)利要求1所述的線路基板，其中該第三導(dǎo)電層的斷面形狀由該第一介電層朝向 遠(yuǎn)離該內(nèi)部線路結(jié)構(gòu)的一端逐漸增大。
3.如權(quán)利要求1所述的線路基板，還包括第一防焊層，包覆部分該第三導(dǎo)電層以及該第三導(dǎo)電層所暴露出的部分該第一介電 層，而部分未被該第一防焊層所包覆的該第三導(dǎo)電層構(gòu)成多個(gè)第一接墊；以及第二防焊層，包覆部分該第四導(dǎo)電層以及該第四導(dǎo)電層所暴露出的部分該第二介電 層，而部分未被該第二防焊層所包覆的該第四導(dǎo)電層構(gòu)成多個(gè)第二接墊。
4.如權(quán)利要求1所述的線路基板，其中該第三導(dǎo)電層的厚度小于或等于該第四導(dǎo)電層 的厚度，而該第一介電層的厚度小于或等于該第二介電層的厚度。
5.如權(quán)利要求1所述的線路基板，其中該第三電鍍種子層包括銅層，其中該銅層的厚 度介于0.1微米至1微米之間。
6.如權(quán)利要求1所述的線路基板，其中該第三電鍍種子層包括鈦銅復(fù)合層，其中該鈦 銅復(fù)合層包括鈦層與銅層，而該鈦層的厚度介于1000埃至5000埃之間，該銅層的厚度介于 1000埃至10000埃之間。
7.一種封裝結(jié)構(gòu)，包括 線路基板，包括內(nèi)部線路結(jié)構(gòu)，具有彼此相對的上表面與下表面； 第一導(dǎo)電層，配置于該上表面上且暴露出部分該上表面； 第二導(dǎo)電層，配置于該下表面上且暴露出部分該下表面； 第一介電層，配置于該內(nèi)部線路結(jié)構(gòu)的該上表面上且覆蓋該第一導(dǎo)電層； 多個(gè)第一導(dǎo)電盲孔，內(nèi)埋于該第一介電層中且與部分該第一導(dǎo)電層相連接； 第一電鍍種子層，配置于各該第一導(dǎo)電盲孔與該第一導(dǎo)電層之間；第二介電層，配置于該內(nèi)部線路結(jié)構(gòu)的該下表面上且覆蓋該第二導(dǎo)電層；多個(gè)第二導(dǎo)電盲孔，內(nèi)埋于該第二介電層中且與部分該第二導(dǎo)電層相連接；第二電鍍種子層，配置于各該第二導(dǎo)電盲孔與該第二導(dǎo)電層之間以及該第二介電層上；第三導(dǎo)電層，配置于該第一介電層上，其中部分該第三導(dǎo)電層通過該多個(gè)第一導(dǎo)電盲 孔與該第一導(dǎo)電層電性連接；第三電鍍種子層，配置于該第三導(dǎo)電層與各該第一導(dǎo)電盲孔之間以及該第一介電層 上；以及第四導(dǎo)電層，配置于該第二介電層上，其中部分該第四導(dǎo)電層通過該多個(gè)第二導(dǎo)電盲 孔與該第二導(dǎo)電層電性連接，且該第四導(dǎo)電層與該多個(gè)第二導(dǎo)電盲孔一體成型；以及 芯片，配置于該線路基板上并與該線路基板電性連接。
8.如權(quán)利要求7所述的封裝結(jié)構(gòu)，其中該第三電鍍種子層包括銅層，其中該銅層的厚 度介于0. 1微米至1微米之間。
9.如權(quán)利要求7所述的封裝結(jié)構(gòu)，其中該第三電鍍種子層包括鈦銅復(fù)合層，其中該鈦 銅復(fù)合層包括鈦層與銅層，而該鈦層的厚度介于1000埃至5000埃之間，該銅層的厚度介于 1000埃至10000埃之間。
10.一種線路基板的制作方法，包括提供內(nèi)部線路結(jié)構(gòu)，該內(nèi)部線路結(jié)構(gòu)具有彼此相對的上表面與下表面、配置于該上表 面上且暴露出部分該上表面的第一導(dǎo)電層以及配置于該下表面上且暴露出部分該下表面 的第二導(dǎo)電層，其中該內(nèi)部線路結(jié)構(gòu)上已形成有配置于該上表面上且覆蓋該第一導(dǎo)電層的 第一介電層、配置于該下表面上且覆蓋該第二導(dǎo)電層的第二介電層、多個(gè)內(nèi)埋于該第一介 電層中且與部分該第一導(dǎo)電層相連接的第一導(dǎo)電盲孔、多個(gè)內(nèi)埋于該第二介電層中且與部 分該第二導(dǎo)電層相連接的第二導(dǎo)電盲孔、配置于該第二介電層上的第四導(dǎo)電層、配置于各 該第一導(dǎo)電盲孔與該第一導(dǎo)電層之間的第一電鍍種子層以及配置于各該第二導(dǎo)電盲孔與 該第二導(dǎo)電層之間與該第二介電層上的第二電鍍種子層，部分該第四導(dǎo)電層通過該多個(gè)第 二導(dǎo)電盲孔與該第二導(dǎo)電層電性連接，且該第四導(dǎo)電層與該多個(gè)第二導(dǎo)電盲孔一體成型； 固定該內(nèi)部線路結(jié)構(gòu)于晶片載盤上，以使該第二介電層接觸該晶片載盤； 形成第三電鍍種子層以及第三導(dǎo)電層于該第一介電層上，其中部分該第三導(dǎo)電層通過 該多個(gè)第一導(dǎo)電盲孔與該第一導(dǎo)電層電性連接，且部分該第三電鍍種子層配置于該第三導(dǎo) 電層與各該第一導(dǎo)電盲孔之間；以及移除該晶片載盤，以暴露出部分該第四導(dǎo)電層以及部分該第二介電層。
11.如權(quán)利要求10所述的線路基板的制作方法，其中形成該多個(gè)第一導(dǎo)電盲孔的步 驟，包括形成多個(gè)開口于該第一介電層中； 電鍍金屬層于該第一介電層上并且填滿該多個(gè)開口；以及移除位于該第一介電層上的部分該金屬層，以使位于該多個(gè)開口內(nèi)的該金屬層的表面 與該第一介電層的表面實(shí)質(zhì)上切齊，而形成該多個(gè)第一導(dǎo)電盲孔。
12.如權(quán)利要求10所述的線路基板的制作方法，還包括在提供該晶片載盤之前，進(jìn)行切割工藝以形成多個(gè)線路板單體結(jié)構(gòu)。
13.如權(quán)利要求10所述的線路基板的制作方法，其中形成該第三導(dǎo)電層的步驟，包括形成該第三電鍍種子層于該第一介電層與該多個(gè)第一導(dǎo)電盲孔上；形成圖案化光致抗蝕劑層于該第三電鍍種子層上；電鍍金屬層于該第三電鍍種子層上未被該圖案化光致抗蝕劑層覆蓋的部分；以及移除該圖案化光致抗蝕劑層；以及移除該第三電鍍種子層未被該金屬層覆蓋的部分。
14.如權(quán)利要求13所述的線路基板的制作方法，其中該第三電鍍種子層形成步驟是在 該內(nèi)部線路結(jié)構(gòu)固定于該晶片載盤上之前完成。
15.如權(quán)利要求10所述的線路基板的制作方法，還包括在形成該第三導(dǎo)電層之后，形成第一防焊層以包覆部分該第三導(dǎo)電層以及該第三導(dǎo)電 層所暴露出的部分該第一介電層，其中部分未被該第一防焊層所包覆的該第三導(dǎo)電層構(gòu)成 多個(gè)第一接墊；以及在移除該晶片載盤之后，形成第二防焊層以包覆部分該第四導(dǎo)電層以及該第四導(dǎo)電層 所暴露出的部分該第二介電層，其中部分未被該第二防焊層所包覆的該第四導(dǎo)電層構(gòu)成多 個(gè)第二接墊。
16.如權(quán)利要求10所述的線路基板的制作方法，其中該晶片載盤是通過離形膜而固定 于該第二介電層上，且在移除該晶片載盤時(shí)，通過剝離法移除該離形膜。
17.如權(quán)利要求10所述的線路基板的制作方法，其中該第三導(dǎo)電層的斷面形狀由該第 一介電層朝向遠(yuǎn)離該內(nèi)部線路結(jié)構(gòu)的一側(cè)逐漸增大。
18.如權(quán)利要求10所述的線路基板的制作方法，其中該第三導(dǎo)電層的厚度小于或等于 該第四導(dǎo)電層的厚度。
19.如權(quán)利要求10所述的線路基板的制作方法，其中該第一介電層的厚度小于或等于 該第二介電層的厚度。
20.如權(quán)利要求10所述的線路基板的制作方法，其中該第三電鍍種子層包括銅層，其 中該銅層的厚度介于0.1微米至1微米之間。
21.如權(quán)利要求10所述的線路基板的制作方法，其中該第三電鍍種子層包括鈦銅復(fù)合 層，其中該鈦銅復(fù)合層包括鈦層與銅層，而該鈦層的厚度介于1000埃至5000埃之間，該銅 層的厚度介于1000埃至10000埃之間。
全文摘要
本發(fā)明公開了一種線路基板及其制作方法與封裝結(jié)構(gòu)。該線路基板包括內(nèi)部線路結(jié)構(gòu)、第一導(dǎo)電層、第二導(dǎo)電層、第一介電層、多個(gè)第一導(dǎo)電盲孔、第一電鍍種子層、第二介電層、多個(gè)第二導(dǎo)電盲孔、第二電鍍種子層、第三導(dǎo)電層、第三電鍍種子層以及第四導(dǎo)電層。第一導(dǎo)電盲孔內(nèi)埋于第一介電層中且連接部分第一導(dǎo)電層。第一電鍍種子層配置于第一導(dǎo)電盲孔與第一導(dǎo)電層之間。第二導(dǎo)電盲孔內(nèi)埋于第二介電層中且連接部分第二導(dǎo)電層。第二電鍍種子層配置于第二導(dǎo)電盲孔與第二導(dǎo)電層之間。部分第三導(dǎo)電層通過第一導(dǎo)電盲孔與第一導(dǎo)電層電性連接。第三電鍍種子層配置于第三導(dǎo)電層與第一導(dǎo)電盲孔之間。部分第四導(dǎo)電層通過第二導(dǎo)電盲孔與第二導(dǎo)電層電性連接。
文檔編號H01L21/48GK101937901SQ20101026069
公開日2011年1月5日 申請日期2010年8月19日 優(yōu)先權(quán)日2010年8月19日
發(fā)明者李志成 申請人:日月光半導(dǎo)體制造股份有限公司