專(zhuān)利名稱(chēng)：半導(dǎo)體裝置及半導(dǎo)體裝置的生產(chǎn)方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體裝置及生產(chǎn)半導(dǎo)體裝置的方法。
背景技術(shù)：
已知將兩個(gè)半導(dǎo)體基板結(jié)合在一起以生產(chǎn)高集成度的半導(dǎo)體芯片的技術(shù)(例如， 見(jiàn)日本專(zhuān)利公開(kāi)No. 2006-66808，以下稱(chēng)專(zhuān)利文件1)。根據(jù)專(zhuān)利文件1，結(jié)合在一起的兩個(gè) 半導(dǎo)體基板通過(guò)保持在其間的隆起彼此電連接。

發(fā)明內(nèi)容
這里公開(kāi)的是提供一種或多種途徑來(lái)最小化或消除材料從接觸焊盤(pán)擴(kuò)散進(jìn)入相 對(duì)基板或相對(duì)基板上的接觸焊盤(pán)的一項(xiàng)或多項(xiàng)發(fā)明。根據(jù)本發(fā)明的實(shí)施例，兩個(gè)半導(dǎo)體基板的每一個(gè)都提供有焊盤(pán)，并且兩個(gè)焊盤(pán)通 過(guò)其彼此直接接觸而彼此連接。本發(fā)明的實(shí)施例避免了結(jié)合的半導(dǎo)體基板因一個(gè)焊盤(pán)和/或基板相對(duì)于另一個(gè) 焊盤(pán)和/或基板的相對(duì)位移而使電特性劣化。這樣的位移能夠引起一個(gè)半導(dǎo)體基板上的焊 盤(pán)與另一個(gè)半導(dǎo)體基板上的介電膜進(jìn)行接觸。在此情況下，構(gòu)成焊盤(pán)的金屬的離子可以擴(kuò) 散進(jìn)入介電膜，由此降低了電特性。本發(fā)明的實(shí)施例提供半導(dǎo)體裝置及其生產(chǎn)方法。根據(jù)本發(fā)明實(shí)施例的半導(dǎo)體裝置包括基板、介電層、焊盤(pán)和配線(xiàn)。介電層形成在基 板的一側(cè)上。焊盤(pán)形成在介電層的凹槽內(nèi)。配線(xiàn)連接到焊盤(pán)。焊盤(pán)的至少露出的頂表面的 區(qū)域由對(duì)絕緣層的擴(kuò)散性低于配線(xiàn)對(duì)絕緣層的擴(kuò)散性的金屬材料制造。絕緣層可以形成在 另一個(gè)基板上，使其與其中包含焊盤(pán)的介電層相鄰。根據(jù)另一個(gè)實(shí)施例，半導(dǎo)體裝置包括第一半導(dǎo)體基板和第二半導(dǎo)體基板。第一介 電膜形成在第一半導(dǎo)體基板的表面上。第一焊盤(pán)形成在第一半導(dǎo)體基板上。第二介電膜形 成在第二半導(dǎo)體基板的表面上。第二焊盤(pán)形成在第二半導(dǎo)體基板上。配線(xiàn)電連接到第二焊 盤(pán)。第一焊盤(pán)和第二焊盤(pán)具有露出的接觸區(qū)域。第一半導(dǎo)體基板和第二半導(dǎo)體基板結(jié)合在 一起，使第一焊盤(pán)的接觸區(qū)域電連接第二焊盤(pán)的接觸區(qū)域。第二焊盤(pán)的至少接觸區(qū)域由對(duì) 第一介電膜的擴(kuò)散性低于配線(xiàn)對(duì)第一介電膜的擴(kuò)散性的金屬材料形成。根據(jù)本發(fā)明的實(shí)施例，生產(chǎn)半導(dǎo)體裝置的方法包括形成第一焊盤(pán)和第二焊盤(pán)。第 一焊盤(pán)形成在第一半導(dǎo)體基板上的第一介電膜的凹槽內(nèi)。第二焊盤(pán)形成在第二半導(dǎo)體基板 上的第二介電膜的凹槽內(nèi)。該方法包括將第一半導(dǎo)體基板和第二半導(dǎo)體基板結(jié)合在一起， 使第一焊盤(pán)的接觸區(qū)域接合第二焊盤(pán)的接觸區(qū)域。第二焊盤(pán)的至少接觸區(qū)域由對(duì)第一介電 膜的擴(kuò)散性低于配線(xiàn)對(duì)第一介電膜的擴(kuò)散性的金屬材料形成。根據(jù)本發(fā)明的實(shí)施例，能夠防止可能在接合時(shí)發(fā)生的，半導(dǎo)體裝置因半導(dǎo)體基板 的位移引起的電特性上的劣化。


圖IA和IB分別是示出關(guān)于本發(fā)明一實(shí)施例的層疊晶片的示意性透視圖和示意性 截面圖；圖2A是圖IB中區(qū)域IIa的截面圖，而圖2B和2C是圖IB中區(qū)域IIa的平面圖；圖3是制造由圖1所示層疊晶片制造的晶片的方法的示意圖；圖4是示出圖2A所示實(shí)施例的第一修改例的截面圖；圖5是示出圖2A所示實(shí)施例的第二修改例的截面圖；圖6是示出圖2A所示實(shí)施例的第三修改例的截面圖；圖7A和7B為分別示出圖2B和2C所示實(shí)施例的第四修改例的平面圖；以及圖8A和8B是示出芯片連接在一起的示例的示意性透視圖。
具體實(shí)施例方式圖IA是示出關(guān)于本發(fā)明一實(shí)施例的層疊晶片1的示意性透視圖。層疊晶片1由結(jié)合在一起的第一晶片3A和第二晶片3B組成(在下文，這些晶片 簡(jiǎn)稱(chēng)為“晶片3”，而在某些情況下不加以區(qū)別)。層疊晶片1通過(guò)切片分成多個(gè)芯片(半導(dǎo) 體裝置5)。圖IB是沿著圖IA中的Ib至Ib線(xiàn)剖取的示意性截面圖。第一晶片3A由第一半導(dǎo)體基板7A和層疊在其上的多層組成，該多層為配線(xiàn)層9 和層間介電膜11。附帶地，圖IB沒(méi)有示出可以構(gòu)成層間介電膜11的多層之間的分界線(xiàn)。 與第一晶片3A類(lèi)似，第二晶片3B也由第二半導(dǎo)體基板7B和層疊在其上的多層組成，該多 層為配線(xiàn)層9和層間介電膜11。在第一晶片3A和第二晶片3B中，多個(gè)配線(xiàn)層9通過(guò)穿透 層間介電膜11的通孔13彼此連接。附帶地，術(shù)語(yǔ)“半導(dǎo)體基板7”在下文有時(shí)用于表示第一半導(dǎo)體基板7A和第二半導(dǎo) 體基板7B 二者，而不對(duì)其加以區(qū)別。半導(dǎo)體基板7是未加工的晶片(或者狹義上的晶片)，例如由硅形成。配線(xiàn)層9和 通孔13例如由銅形成。層間介電膜11由包含硅、氮、氧和碳中的至少一種的任何材料形成。 其示例包括氧化硅膜。晶片3A和3B中的配線(xiàn)層9和通孔13具有阻擋金屬21，阻擋金屬21防止配線(xiàn)層 9和通孔13擴(kuò)散進(jìn)入層間介電膜11，見(jiàn)圖2A。阻擋金屬21例如可以由諸如TiN或TaN的 材料形成。附帶地，半導(dǎo)體基板7和層間介電膜11在下文為了簡(jiǎn)便在切片之前和之后均由相 同的名字或符號(hào)表示。通過(guò)在半導(dǎo)體基板7上制造半導(dǎo)體元件(未示出)、配線(xiàn)層9和通孔13，各晶片3A 和3B被制成單功能LSI。例如，晶片3A和晶片3B上的單功能LSI可以分別為存儲(chǔ)器31和 邏輯裝置33。存儲(chǔ)器31例如可以是DRAM、SRAM和閃存，并且邏輯裝置33例如可以是MPU 和周邊電路。如果各自具有單功能LSI的晶片3A和3B結(jié)合在一起，則能夠制造多功能和 高集成度的多功能LSI芯片。圖2A是圖IB中所示的區(qū)域IIa的放大圖。圖2B是圖2所示區(qū)域IIa中第一晶 片3A的平面圖(從第二晶片3B看)。圖2C是圖2所示區(qū)域IIa中第二晶片3B的平面圖(從第一晶片3A看)。兩個(gè)晶片3A和3B形成整體，層間介電膜11(作為最上層)彼此結(jié)合。附帶地，術(shù) 語(yǔ)“第一介電膜15A”和“第二介電膜15B”在下文將用于分別表示第一晶片3A的最上層層 間介電膜11和第二晶片3B的最上層層間介電膜11。同樣，術(shù)語(yǔ)“介電膜15”將在下文用 于簡(jiǎn)單地表示“第一介電膜15A”和“第二介電膜15B” 二者，而不對(duì)其加以區(qū)分。此外，兩個(gè)晶片3A和3B通過(guò)彼此接觸的第一焊盤(pán)17A(在第一晶片3A中)和第 二焊盤(pán)17B (在第二晶片3B中)彼此電連接。附帶地，第一焊盤(pán)17A和第二焊盤(pán)17B在下 文將簡(jiǎn)稱(chēng)為“焊盤(pán)17”，而不對(duì)其加以區(qū)分。第一焊盤(pán)17A由金屬形成，填充在第一介電膜15A中形成的凹陷(凹槽)中。第 一焊盤(pán)17A具有露出面，露出面與第一介電膜15A和第二介電膜15B之間的邊界齊平。第 一焊盤(pán)17A在平面上看例如具有矩形形狀。第一焊盤(pán)17A連接到通孔13，通孔13形成在其正上方。這樣，第一焊盤(pán)17A連接 到圖IB所示的第一配線(xiàn)導(dǎo)體19A，第一配線(xiàn)導(dǎo)體19A由配線(xiàn)層9和通孔13組成并且覆蓋有 第一介電層15A(以及其它層間介電膜11)。第二焊盤(pán)17B也由金屬形成，填充在第二介電膜15B中形成的凹陷(凹槽)中。第 二焊盤(pán)17B具有露出面，露出面與第一介電膜15A和第二介電膜15B之間的邊界齊平。第 二焊盤(pán)17B從平面上看例如具有矩形形狀。第二焊盤(pán)17B由對(duì)層間介電膜11的擴(kuò)散性低于銅對(duì)層間介電膜11的擴(kuò)散性的金 屬形成。這樣的金屬例如包括Au、Ag、Al、Ta、Ti、W、Sn、Mo、Ni、In和Co以及包含它們中的 至少一種的合金。第二焊盤(pán)17B連接到圖IB所示第二配線(xiàn)導(dǎo)體19B，第二配線(xiàn)導(dǎo)體19B由配線(xiàn)層9 和通孔13組成并且覆蓋有第二介電層15B。第一配線(xiàn)導(dǎo)體19A和第二配線(xiàn)導(dǎo)體19B在下文可簡(jiǎn)稱(chēng)為“配線(xiàn)導(dǎo)體19”，而不對(duì)其 加以區(qū)分。第二焊盤(pán)17B形成為寬于第一焊盤(pán)17A。換言之，兩個(gè)焊盤(pán)17以這樣的方式形成， 在兩個(gè)晶片3結(jié)合在一起時(shí)，即使它們偏離位置，第一焊盤(pán)17A仍然被第二焊盤(pán)17B覆蓋。結(jié)合時(shí)的對(duì)準(zhǔn)誤差例如約為士3 μ m。因此，第二焊盤(pán)17B應(yīng)當(dāng)比第一焊盤(pán)17A大 6μ 以上。如上所述形成兩個(gè)焊盤(pán)17的結(jié)果是，在結(jié)合時(shí)具有對(duì)準(zhǔn)誤差的情況下僅有第二 焊盤(pán)17Β與介電膜15接觸。第二焊盤(pán)17Β對(duì)介電膜15的擴(kuò)散性低于第一焊盤(pán)17Α對(duì)介電 膜15的擴(kuò)散性。附帶地，第一焊盤(pán)17Α可以以與第二焊盤(pán)17Β相同的方式通過(guò)連接部連接到第一 配線(xiàn)導(dǎo)體19Α。在此情況下，第二焊盤(pán)17Β的連接部18應(yīng)當(dāng)大于第一焊盤(pán)17Α的連接部，且
二者之差大于對(duì)準(zhǔn)誤差。第二焊盤(pán)17Β可以具有在其正下方的通孔13 (以與第一焊盤(pán)17Α相同的方式)，以 便其連接到第二配線(xiàn)導(dǎo)體19Β。圖3是圖解生產(chǎn)芯片5的工藝的概念圖。配線(xiàn)步驟通過(guò)重復(fù)光刻形成層間介電膜11 (多層)、配線(xiàn)層9 (多層)、配線(xiàn)導(dǎo)體19 和焊盤(pán)17。配線(xiàn)步驟采用膜沉積系統(tǒng)51、曝光系統(tǒng)53、蝕刻系統(tǒng)55和平坦化系統(tǒng)57。
在配線(xiàn)步驟中，焊盤(pán)17通過(guò)嵌入工藝(damascene process)(單嵌入工藝或雙嵌 入工藝)形成。圖2A示出了由雙嵌入工藝形成的第一焊盤(pán)17A。各晶片3都經(jīng)受結(jié)合預(yù)處理步驟，其包括晶片3的表面活化和從焊盤(pán)17去除氧化 膜。該步驟通過(guò)還原或退火完成。還原采用氫等離子體、NH3等離子體或甲酸等離子體。退 火采用氫或氮?dú)浠旌蠚怏w(forming gas) (N2或H2)。附帶地，圖3示意性地示出了容積等離子體(volumetric plasma)還原處理系統(tǒng) 59，其在下面的條件下運(yùn)行。氣體H2/Ar = 100/170sccm微波2·8kff(2. 45GHz)壓力0·4Pa基板溫度400°C持續(xù)時(shí)間Imin預(yù)處理步驟之后是結(jié)合步驟，其中預(yù)處理的晶片3由結(jié)合系統(tǒng)61結(jié)合在一起，結(jié) 合系統(tǒng)61例如為可有效將插入物結(jié)合到半導(dǎo)體基板的任何結(jié)合系統(tǒng)。結(jié)合系統(tǒng)61具有定位兩個(gè)晶片3的功能和在壓力下加熱將它們結(jié)合在一起的功 能。定位這樣完成，使晶片的凹口或定向板與相關(guān)的接合構(gòu)件接合，或者使晶片3接 合在相關(guān)的定位構(gòu)件(如V型框架)中，或檢測(cè)凹口、定向板和/或整個(gè)邊緣，并且根據(jù)檢 測(cè)結(jié)果適當(dāng)移動(dòng)晶片3。圖3示出了設(shè)備的示例，其具有檢測(cè)器63，檢測(cè)第二晶片3B的凹口 ；第二工作臺(tái) 65B，支撐第二晶片3B ；以及驅(qū)動(dòng)單元67，根據(jù)檢測(cè)結(jié)果通過(guò)第二晶片3B的移動(dòng)或旋轉(zhuǎn)運(yùn)動(dòng) 實(shí)現(xiàn)定位。定位單元可以與加熱和施壓?jiǎn)卧Y(jié)合或分開(kāi)。在圖3所示的設(shè)備中，要進(jìn)行定位 的各第一工作臺(tái)65A和第二工作臺(tái)65B都提供有加熱器69，并且給第一工作臺(tái)65A和第二 工作臺(tái)65B施加熱量和壓力。結(jié)合設(shè)備(或者結(jié)合設(shè)備中的定位單元)的定位精度根據(jù)定位的原理、構(gòu)件的公 差和設(shè)備的組成部分的精度而變化。在上述配線(xiàn)步驟中，第二焊盤(pán)17B以這樣的方式形成， 其大于第一焊盤(pán)17A，且二者之差大于結(jié)合設(shè)備61的定位精度。附帶地，定位精度可以基于可獲得的結(jié)合設(shè)備生產(chǎn)商的實(shí)驗(yàn)值，或者由結(jié)合設(shè)備 的使用者獲得。這樣，兩個(gè)晶片3結(jié)合在一起，并且所產(chǎn)生的層疊晶片1經(jīng)受切片刀片71的切片， 以便其被分成多個(gè)芯片5。根據(jù)前述實(shí)施例，所產(chǎn)生的芯片5由彼此面對(duì)的第一半導(dǎo)體基板7A和第二半導(dǎo)體 基板7B組成。另外，芯片5具有形成在第一半導(dǎo)體基板7A中的第一配線(xiàn)導(dǎo)體19A和形成 在第二半導(dǎo)體基板7B中的第二配線(xiàn)導(dǎo)體19B。芯片5還具有覆蓋第一配線(xiàn)導(dǎo)體19A的第一 介電膜15A和覆蓋第二配線(xiàn)導(dǎo)體19B且面對(duì)與其結(jié)合的第一介電膜15A的第二介電膜15B。 芯片5還具有第一焊盤(pán)17A，其連接到第一配線(xiàn)導(dǎo)體19A，并且面向第二焊盤(pán)17B。芯片5還 具有第二焊盤(pán)17B，其連接到第二配線(xiàn)導(dǎo)體19B，并且面向與其結(jié)合的第一焊盤(pán)17A。第二焊 盤(pán)17B由對(duì)第一介電膜15A的擴(kuò)散性低于第二配線(xiàn)導(dǎo)體19B對(duì)第一介電膜15A的擴(kuò)散性的金屬形成。生產(chǎn)芯片5的方法包括在第一半導(dǎo)體基板7A中形成第一焊盤(pán)17A的步驟，第一半 導(dǎo)體基板7A中形成有第一配線(xiàn)導(dǎo)體19A和覆蓋第一配線(xiàn)導(dǎo)體19A的第一介電膜15A。第一 焊盤(pán)17A連接到第一配線(xiàn)導(dǎo)體19A，并且從第一介電膜15A露出其自身。生產(chǎn)芯片5的方法 還包括在第二半導(dǎo)體基板7B中形成第二焊盤(pán)17B的步驟，第二半導(dǎo)體基板7B中形成有第 二配線(xiàn)導(dǎo)體19B和覆蓋第二配線(xiàn)導(dǎo)體19B的第二介電膜15B。第二焊盤(pán)17B連接到第二配 線(xiàn)導(dǎo)體19B，并且從第二介電膜15B露出其自身。而且，生產(chǎn)芯片5的方法包括將第一半導(dǎo) 體基板7A和第二半導(dǎo)體基板7B結(jié)合在一起以使第一焊盤(pán)17A和第二焊盤(pán)17B保持彼此接 觸的步驟。然后，第二焊盤(pán)17B由在第一介電膜15A中的擴(kuò)散性低于第二配線(xiàn)導(dǎo)體19B在 第一介電膜15A中的擴(kuò)散性的金屬形成。因此，即使結(jié)合定位時(shí)產(chǎn)生對(duì)準(zhǔn)誤差，且第二焊盤(pán)17B接觸第一介電膜15A，與由 構(gòu)成第二配線(xiàn)導(dǎo)體19B的金屬形成第二焊盤(pán)17B的情況相比，擴(kuò)散進(jìn)入第一介電膜15A的 金屬也顯著減少。盡管在介電膜中的擴(kuò)散性較低的金屬通常很貴，但是根據(jù)本發(fā)明的實(shí)施 例，這樣的金屬不是用于整個(gè)配線(xiàn)，而是僅用于第二焊盤(pán)17B。這有助于降低成本，并且保護(hù) 第二焊盤(pán)17B不被氧化。因?yàn)榈诙副P(pán)17B寬于第一焊盤(pán)17A，所以即使在有定位對(duì)準(zhǔn)誤差的情況下，第一 焊盤(pán)17A也不與第二介電膜15B接觸。結(jié)果，如果第一焊盤(pán)17A和第二焊盤(pán)17B的任何一 個(gè)由在介電膜15中的擴(kuò)散性較低的金屬形成，則能夠防止金屬因定位對(duì)準(zhǔn)誤差而擴(kuò)散進(jìn) 入介電膜15。因此，第一焊盤(pán)17A可以由這樣的金屬(如與用于第一配線(xiàn)導(dǎo)體19A的金屬 相同的金屬)形成，其在第二介電膜15B中的擴(kuò)散性與第一配線(xiàn)導(dǎo)體19A在第二介電膜15B 中的擴(kuò)散性一樣。第一焊盤(pán)17A也可以由在第二介電膜15B中的擴(kuò)散性大于第二焊盤(pán)17B 在第一介電膜15A中的擴(kuò)散性的金屬形成。低擴(kuò)散性金屬包括Au、Ag、Al、Ta、Ti、W、Sn、Mo、Ni、In和Co以及至少包含它們中 的任何一種的合金。這些金屬不僅擴(kuò)散性小于構(gòu)成配線(xiàn)導(dǎo)體19的銅的擴(kuò)散性，而且結(jié)合性 能好于其它低擴(kuò)散性金屬(如Al和W)。晶片3A和3B的結(jié)合或者第一半導(dǎo)體基板7A和第二半導(dǎo)體基板7B的結(jié)合采用能 夠精確定位的結(jié)合設(shè)備61完成。而且，第二焊盤(pán)17B寬于第一焊盤(pán)17A，且二者之差大于定 位精度。這些方法有效地防止了金屬因定位錯(cuò)誤而擴(kuò)散。(第一修改示例)圖4是示出圖2A所示實(shí)施例的第一修改例的截面圖。根據(jù)圖2A的實(shí)施例，第二焊盤(pán)17B完全由低擴(kuò)散性金屬形成。相反，根據(jù)第一修 改實(shí)施例，第二焊盤(pán)117B具有由低擴(kuò)散性金屬形成的表面層。換言之，第二焊盤(pán)117B具有基底部分123，占很大的部分(體積)，并且基底部分 123由與第二配線(xiàn)導(dǎo)體19B相同的材料(例如銅)形成。第二焊盤(pán)117B還具有覆蓋層125， 形成在基底部分123面對(duì)第一焊盤(pán)17A側(cè)。覆蓋層125由低擴(kuò)散性金屬(例如金)形成。上述結(jié)構(gòu)節(jié)省了昂貴的低擴(kuò)散性金屬，有利于成本降低。(第二修改示例)圖5是示出圖2A所示實(shí)施例的第二修改例的截面圖。根據(jù)圖2A的實(shí)施例，第一焊盤(pán)17A或第二焊盤(pán)17B之一由低擴(kuò)散性金屬形成。相反，根據(jù)第二修改實(shí)施例，第一焊盤(pán)217A和第二焊盤(pán)217B 二者都由低擴(kuò)散性金屬形成。該結(jié)構(gòu)甚至在兩個(gè)焊盤(pán)217的任何一個(gè)與介電膜15接觸時(shí)也防止金屬擴(kuò)散進(jìn)入 介電膜15。換言之，即使兩個(gè)焊盤(pán)217中的一個(gè)不寬于另一個(gè)，該結(jié)構(gòu)也防止金屬?gòu)暮副P(pán) 217的任何一個(gè)擴(kuò)散，而不管有沒(méi)有定位錯(cuò)誤。這允許設(shè)計(jì)具有對(duì)尺寸的高度自由度。圖5 示出了第一焊盤(pán)217A和第二焊盤(pán)217B具有相同表面的示例。(第三修改示例)圖6是示出圖2A所示實(shí)施例的第三修改例的截面圖。根據(jù)該修改實(shí)施例，第二介電膜15B之上形成有防擴(kuò)散層325，防擴(kuò)散層325防止 第一焊盤(pán)17A的金屬擴(kuò)散進(jìn)入第二介電膜15B。防擴(kuò)散層325例如可以由SiN或SiOC形 成。附帶地，第二焊盤(pán)317B經(jīng)由防擴(kuò)散層325朝著第一介電膜15A露出其自身。在此情況下，由防擴(kuò)散層325抑制了來(lái)自第一焊盤(pán)17A的金屬擴(kuò)散。因此，與第二 修改實(shí)施例的情況一樣，能夠防止金屬?gòu)牡谝缓副P(pán)17A擴(kuò)散，而不擴(kuò)大第二焊盤(pán)317B。這允 許設(shè)計(jì)具有對(duì)尺寸的高度自由度。圖6示出了第一焊盤(pán)17A和第二焊盤(pán)317B具有相同表 面的示例。(第四修改示例)圖7A和7B是示出圖2B和2C所示實(shí)施例的第四修改例的平面圖。根據(jù)該修改實(shí)施例，第一焊盤(pán)417A具有圓形形狀。在此情況下，即使其位置因相 對(duì)于與其垂直的軸旋轉(zhuǎn)而偏離，第一焊盤(pán)417A也幾乎不越出第二焊盤(pán)17B。結(jié)果是肯定抑 制金屬擴(kuò)散。本發(fā)明的范圍不限于上述實(shí)施例。它覆蓋其它各種實(shí)施例。前述實(shí)施例說(shuō)明了晶片的彼此結(jié)合。本發(fā)明可以應(yīng)用于另外的實(shí)施例，如圖8A所 示，其中芯片503A結(jié)合到晶片3B，或者晶片503A和503B結(jié)合在一起。附帶地，芯片-晶片結(jié)合比晶片_晶片結(jié)合涉及更大的定位對(duì)準(zhǔn)誤差。對(duì)于前者， 對(duì)準(zhǔn)誤差將大于士 10 μ m，而對(duì)于后者，約為士3μπι。該差別應(yīng)當(dāng)在設(shè)計(jì)焊盤(pán)的表面時(shí)予以 ^慮O本發(fā)明的范圍不限于將兩個(gè)晶片(或芯片)結(jié)合在一起。例如，該范圍可以覆蓋 將三個(gè)或多個(gè)晶片結(jié)合在一起的情況。每個(gè)晶片(或芯片)都可以包括任何類(lèi)型的電路， 而不限于存儲(chǔ)器或邏輯裝置。例如，該電路可以是用于成像的裝置。這里公開(kāi)的實(shí)施例或其修改例可以彼此適當(dāng)結(jié)合。例如，圖4所示的技術(shù)(其中， 低擴(kuò)散性金屬僅用于焊盤(pán)的表面)可以與圖5所示的技術(shù)結(jié)合(其中，低擴(kuò)散性金屬用于 兩個(gè)焊盤(pán)的表面)。本領(lǐng)域的技術(shù)人員應(yīng)當(dāng)理解的是，在所附權(quán)利要求或其等同方案的范圍內(nèi)，根據(jù) 設(shè)計(jì)需要和其他因素，可以進(jìn)行各種修改例、結(jié)合、部分結(jié)合和替換。交叉引用本申請(qǐng)包含2009年8月24日提交日本專(zhuān)利局的日本優(yōu)先權(quán)專(zhuān)利申請(qǐng) JP2009-193324中公開(kāi)的相關(guān)主題事項(xiàng)，其全部?jī)?nèi)容通過(guò)引用結(jié)合于此。
權(quán)利要求
1.一種半導(dǎo)體裝置，包括 基板；介電層，在所述基板的一側(cè)； 焊盤(pán)，在所述介電層的凹槽內(nèi)；以及 配線(xiàn)，連接到所述焊盤(pán)，其中，所述焊盤(pán)的至少露出的頂表面的區(qū)域由在絕緣層中的擴(kuò)散性低于所述配線(xiàn)在絕 緣層中的擴(kuò)散性的金屬材料制造，并且所述絕緣層形成在另一個(gè)基板上，所述絕緣層與其中包含有所述焊盤(pán)的所述介電層相鄰。
2.如權(quán)利要求1所述的半導(dǎo)體裝置，其中所述金屬材料為Au、Ag、Al、Ta、Ti、W、Sn、M0、 Ni、In、Co中的一種或它們中的任何種的合金。
3.如權(quán)利要求1所述的半導(dǎo)體裝置，其中所述金屬材料是鋁或包含Al的合金。
4.如權(quán)利要求1所述的半導(dǎo)體裝置，其中所述配線(xiàn)包含銅。
5.如權(quán)利要求1所述的半導(dǎo)體裝置，其中所述焊盤(pán)的所述露出表面與所述介電層齊平。
6.如權(quán)利要求1所述的半導(dǎo)體裝置，其中整個(gè)所述焊盤(pán)由所述金屬制造。
7.一種半導(dǎo)體裝置，包括 第一半導(dǎo)體基板；第一介電膜，形成在所述第一半導(dǎo)體基板的表面上； 第一焊盤(pán)，形成所述第一半導(dǎo)體基板上； 第二半導(dǎo)體基板；第二介電膜，形成在所述第二半導(dǎo)體基板的表面上； 第二焊盤(pán)，形成在所述第二半導(dǎo)體基板上，以及 電連接到所述第二焊盤(pán)的配線(xiàn)， 其中，所述第一焊盤(pán)和第二焊盤(pán)具有露出的接觸區(qū)域，所述第一半導(dǎo)體基板和所述第二半導(dǎo)體基板結(jié)合在一起，使所述第一焊盤(pán)的所述接觸 區(qū)域電連接到所述第二焊盤(pán)的所述接觸區(qū)域，并且所述第二焊盤(pán)的至少所述接觸區(qū)域由在所述第一介電膜中的擴(kuò)散性低于所述配線(xiàn)在 所述第一介電膜中的擴(kuò)散性的金屬材料形成。
8.如權(quán)利要求7所述的半導(dǎo)體裝置，其中所述金屬材料延伸跨越所述第二焊盤(pán)的整個(gè) 所述露出表面。
9.如權(quán)利要求7所述的半導(dǎo)體裝置，其中所述金屬材料是Au、Ag、Al、Ta、Ti、W、Sn、M0、 Ni、In、Co中的一種或它們中的任何種的合金。
10.如權(quán)利要求7所述的半導(dǎo)體裝置，其中所述配線(xiàn)包含銅。
11.如權(quán)利要求7所述的半導(dǎo)體裝置，其中整個(gè)所述第二焊盤(pán)由所述金屬材料形成。
12.如權(quán)利要求7所述的半導(dǎo)體裝置，其中所述第二焊盤(pán)還包括在所述接觸區(qū)域下的 基底區(qū)域，所述基底區(qū)域和所述配線(xiàn)由相同的材料形成。
13.如權(quán)利要求7所述的半導(dǎo)體裝置，還包括形成在所述第一半導(dǎo)體基板上并且電連接到所述第一焊盤(pán)的配線(xiàn)，其中，所述第一焊盤(pán)的至少所述接觸區(qū)域包含在所述第二介電膜中的擴(kuò)散性低于所述 第一半導(dǎo)體基板的所述配線(xiàn)在所述第二介電膜中的擴(kuò)散性的金屬材料。
14.如權(quán)利要求7所述的半導(dǎo)體裝置，其中整個(gè)所述第一焊盤(pán)由所述金屬材料制造。
15.如權(quán)利要求7所述的半導(dǎo)體裝置，其中所述第二焊盤(pán)的所述接觸區(qū)域大于所述第 一焊盤(pán)的所述接觸區(qū)域。
16.如權(quán)利要求7所述的半導(dǎo)體裝置，其中所述第二焊盤(pán)的所述接觸區(qū)域的尺寸和所 述第一焊盤(pán)的所述接觸區(qū)域的尺寸大致相同。
17.如權(quán)利要求7所述的半導(dǎo)體裝置，還包括第一金屬阻擋層，形成在所述第一焊盤(pán)和所述第一介電膜之間，所述第一金屬阻擋層 有效地防止所述第一焊盤(pán)的金屬擴(kuò)散進(jìn)入所述第一介電膜。
18.如權(quán)利要求7所述的半導(dǎo)體裝置，還包括第二金屬阻擋層，形成在所述第二焊盤(pán)和所述第二介電膜之間，所述第二金屬阻擋層 有效地防止所述第二焊盤(pán)的金屬擴(kuò)散進(jìn)入所述第二介電膜。
19.如權(quán)利要求7所述的半導(dǎo)體裝置，其中所述第一焊盤(pán)的形狀與所述第二焊盤(pán)的形 狀不同。
20.如權(quán)利要求7所述的半導(dǎo)體裝置，還包括防擴(kuò)散層，形成在所述第二介電膜上，所述防擴(kuò)散層有效地防止所述第一焊盤(pán)的金屬 材料擴(kuò)散進(jìn)入所述第二介電膜，其中，所述第二焊盤(pán)經(jīng)由所述防擴(kuò)散層露出。
21.一種半導(dǎo)體裝置的制造方法，所述方法包括在第一半導(dǎo)體基板上的第一介電膜的凹槽內(nèi)形成第一焊盤(pán)；在第二半導(dǎo)體基板上的第二介電膜的凹槽內(nèi)形成第二焊盤(pán)，所述第二焊盤(pán)電連接到所 述第二半導(dǎo)體基板的配線(xiàn)；以及將所述第一半導(dǎo)體基板和所述第二半導(dǎo)體基板結(jié)合在一起，使所述第一焊盤(pán)的接觸區(qū) 域接合所述第二焊盤(pán)的接觸區(qū)域，其中，所述第二焊盤(pán)的至少所述接觸區(qū)域由在所述第一介電膜中的擴(kuò)散性低于所述配 線(xiàn)在所述第一介電膜中的擴(kuò)散性的金屬材料形成。
22.如權(quán)利要求21所述的方法，其中，所述配線(xiàn)包含銅。
23.如權(quán)利要求21所述的方法，其中，所述金屬材料是Au、Ag、Al、Ta、Ti、W、Sn、M0、Ni、 In、Co中的一種或它們中的任何種的合金。
24.如權(quán)利要求21所述的方法，還包括執(zhí)行結(jié)合預(yù)處理，以(i)活化所述第一半導(dǎo)體基板和所述第二半導(dǎo)體基板的表面，及 ( )從所述第一焊盤(pán)和所述第二焊盤(pán)去除氧化膜。
全文摘要
一種半導(dǎo)體裝置及半導(dǎo)體裝置的生產(chǎn)方法，該連接焊盤(pán)具有由金屬材料制造的露出表面，該金屬材料比與其連接的配線(xiàn)層的金屬更不容易擴(kuò)散進(jìn)入介電層。
文檔編號(hào)H01L23/00GK101996956SQ201010256619
公開(kāi)日2011年3月30日 申請(qǐng)日期2010年8月17日 優(yōu)先權(quán)日2009年8月24日
發(fā)明者奧山敦 申請(qǐng)人:索尼公司