專利名稱：半導(dǎo)體器件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種包括形成在襯底表面上的光電二極管的半導(dǎo)體器件以及用于制 造該半導(dǎo)體器件的方法。
背景技術(shù)：
為了提高光電二極管的靈敏度，當(dāng)將反向偏壓施加于光電二極管的pn結(jié)時，期望 能抑制漏電流。漏電流用作沒有光入射時流動的暗電流，導(dǎo)致靈敏度降低。在將反向偏壓 施加于光電二極管時形成的耗盡層與半導(dǎo)體材料(例如硅)和絕緣材料(例如氧化硅)之 間的界面接觸的情況下，增加了漏電流。為了在光電二極管的表面?zhèn)壬系膶?dǎo)電插塞與擴散區(qū)之間形成歐姆接觸，將接觸部 分中的雜質(zhì)濃度設(shè)定為高于接觸部分周圍的部分的雜質(zhì)濃度。對于耗盡層與具有高雜質(zhì)濃 度的區(qū)域接觸的情況，增加了由于具有高雜質(zhì)濃度的區(qū)域中的晶體缺陷而導(dǎo)致的漏電流。半導(dǎo)體材料和絕緣材料之間的界面與耗盡層接觸的區(qū)域被局限在接觸部分周圍， 因此抑制了漏電流。此外，阻止耗盡層延伸到具有高雜質(zhì)濃度的區(qū)域抑制了漏電流。在M0S晶體管的源極和漏極的表面上經(jīng)常形成金屬硅化物膜。同時，在現(xiàn)有技術(shù) 中，在光電二極管的接觸部分上不形成金屬硅化物膜。在層間絕緣膜中形成導(dǎo)通孔時的不 同蝕刻條件用于形成金屬硅化物膜的部分以及不形成金屬硅化物膜的部分。因此，形成導(dǎo) 通孔要執(zhí)行兩個蝕刻步驟。在形成導(dǎo)通孔的第二步驟中，已經(jīng)形成的導(dǎo)通孔被例如抗蝕劑 之類的掩模材料填充。例如，掩模材料的殘留物導(dǎo)致產(chǎn)量(yield)降低。位于光電二極管的表面?zhèn)壬系臄U散區(qū)的接觸部分處的高濃度區(qū)域，是通過穿過層 間絕緣膜的導(dǎo)通孔進(jìn)行離子注入而形成的。在這種方法中，在形成層間絕緣膜的步驟之后， 為了激活雜質(zhì)離子，有必要執(zhí)行熱處理步驟。已經(jīng)形成的雜質(zhì)擴散區(qū)中的雜質(zhì)離子在熱處 理期間再次擴散，因此改變了元件性能。在元件性能改變的情況下，不使用電路設(shè)計資源 (asset)(例如用于現(xiàn)有電路模擬器的各種參數(shù)和邏輯宏)。

發(fā)明內(nèi)容
根據(jù)本發(fā)明的一個方案，一種半導(dǎo)體器件包括半導(dǎo)體襯底，其具有設(shè)置有半導(dǎo)體 元件的至少一個表面，其中所述半導(dǎo)體襯底包括第一導(dǎo)電類型的區(qū)域，所述區(qū)域形成在所 述半導(dǎo)體襯底的表面層部分中；第二導(dǎo)電類型的第一擴散區(qū)，所述第一擴散區(qū)具有第一雜 質(zhì)濃度并形成在所述表面層部分中，并在所述第一擴散區(qū)和所述第一導(dǎo)電類型的區(qū)域之間 形成pn結(jié)；第一金屬硅化物膜，形成在對應(yīng)于所述第一擴散區(qū)的一部分表面的部分上；以 及第一導(dǎo)電類型的遮蔽層，所述遮蔽層形成為與所述第一金屬硅化物膜分離并圍繞所述第一金屬硅化物膜，并在所述遮蔽層和所述第一擴散區(qū)之間形成pn結(jié)。本發(fā)明的目的和優(yōu)點將通過在權(quán)利要求中具體給出的元件和組合來實現(xiàn)和得到。要理解，前面的一般描述和下面的具體描述是示例性和說明性的，而不是用來對 權(quán)利要求所要求保護(hù)的本發(fā)明進(jìn)行限制。


圖IA是根據(jù)第一實施例包括半導(dǎo)體器件的圖像拾取裝置(image pickup device) 的平面布局，圖IB是一個像素的等效電路圖；圖2是一個像素的平面視圖；圖3是根據(jù)第一實施例的半導(dǎo)體器件的剖視圖；圖4A至圖40是根據(jù)第一實施例利用半導(dǎo)體器件的制造方法進(jìn)行制造的過程中半 導(dǎo)體器件的剖視圖；圖5A是遮蔽層和第二擴散區(qū)之間的接觸部分附近的剖視圖，圖5B是示出第二擴 散區(qū)中的劑量和耗盡層的穿透長度d之間的關(guān)系的模擬結(jié)果的曲線圖；圖6是示出根據(jù)第一實施例在半導(dǎo)體器件的光電二極管中生成的耗盡層的模擬 結(jié)果的示意圖；圖7A是根據(jù)第二實施例利用半導(dǎo)體器件的制造方法進(jìn)行制造的過程中半導(dǎo)體器 件的剖視圖，圖7B是根據(jù)第二實施例的半導(dǎo)體器件的剖視圖；以及圖8是示出根據(jù)第二實施例在半導(dǎo)體器件的光電二極管中生成的耗盡層的模擬 結(jié)果的示意圖。
具體實施例方式圖IA示出根據(jù)第一實施例包括半導(dǎo)體器件的圖像拾取裝置的布局。在圖像拾取 區(qū)域10中以矩陣形式排列多個像素13。布置復(fù)位控制線RST和選擇控制線SEL，與各個 像素13的行對應(yīng)。布置復(fù)位電壓線VR和信號線SIG，與各個像素13的列對應(yīng)。行選擇電 路11向復(fù)位控制線RST發(fā)送復(fù)位信號，并向選擇控制線SEL發(fā)送選擇信號。信號讀出電路 (復(fù)位電壓施加電路)12向復(fù)位電壓線VR施加復(fù)位電壓，并讀取信號線SIG上出現(xiàn)的電信 號。圖IB是一個像素13的等效電路圖。光電二極管PD的陽極接地。光電二極管PD 的陰極通過復(fù)位晶體管T1連接到復(fù)位電壓線VR。復(fù)位晶體管T1的柵極(gate electrode) 連接到復(fù)位控制線RST。當(dāng)復(fù)位晶體管T1導(dǎo)通(conduct)時，向光電二極管PD施加復(fù)位電 壓，光電二極管PD復(fù)位。讀出晶體管T2連接到復(fù)位電壓線VR以構(gòu)成源極跟隨器電路。積聚在光電二極管 PD的陰極中的信號電荷通過讀出晶體管T2轉(zhuǎn)換成電壓。該電壓通過選擇晶體管T3提供給 信號線SIG。選擇晶體管T3的柵極連接到選擇控制線SEL。圖2是一個像素的平面視圖。MOS有源區(qū)21布置在光電二極管有源區(qū)20的一側(cè) 上。光電二極管PD布置在光電二極管有源區(qū)20中。η-型第一擴散區(qū)42布置在光電二極 管有源區(qū)20中。η-型第一擴散區(qū)42的周線(circumferentialline)布置在光電二極管有 源區(qū)20的周線內(nèi)側(cè)。η-型第一擴散區(qū)42布置在半導(dǎo)體襯底的ρ-型區(qū)中。半導(dǎo)體襯底的P-型區(qū)和η-型第一擴散區(qū)42之間的界面是ρη結(jié)界面。η-型第二擴散區(qū)56布置在η_型第一擴散區(qū)42中。η_型第三擴散區(qū)70布置在 η-型第二擴散區(qū)56中。ρ-型遮蔽層47布置在光電二極管有源區(qū)20的表面上，并且在η_型 第二擴散區(qū)56的周線外側(cè)。遮蔽層47比第一擴散區(qū)42淺的多。在光電二極管有源區(qū)20 的表面上，第二擴散區(qū)56的內(nèi)部部分是η-型部分，第二擴散區(qū)56的外部部分是ρ-型部分。 即，第二擴散區(qū)56的周線是ρη結(jié)界面。在平面視圖中，第二擴散區(qū)56的尺寸比光電二極管有源區(qū)20小。因此，出現(xiàn)在光 電二極管有源區(qū)20的表面上的ρη結(jié)界面的長度比光電二極管有源區(qū)20的周邊的長度短 的多。向光電二極管PD施加反向偏壓使得沿ρη結(jié)界面形成耗盡層。出現(xiàn)在光電二極管有 源區(qū)20的表面上的耗盡層被局限在η-型第二擴散區(qū)56的周線的附近。復(fù)位晶體管T1、讀出晶體管T2和選擇晶體管T3以此順序在MOS有源區(qū)21中排列。 導(dǎo)線25將第三擴散區(qū)70、讀出晶體管T2的柵極和復(fù)位晶體管T1的源極互相連接。復(fù)位晶體管T1的漏極和讀出晶體管T2的漏極由一個η-型擴散區(qū)形成并連接到復(fù) 位電壓線VR。讀出晶體管T2的源極和選擇晶體管T3的漏極由一個η-型擴散區(qū)形成。選 擇晶體管T3的源極連接到信號線SIG。圖3是根據(jù)第一實施例的半導(dǎo)體器件的剖視圖。圖3是光電二極管PD、NMOS晶 體管和PMOS晶體管的剖視圖。光電二極管PD的剖視圖對應(yīng)于沿圖2中長短交替虛線 ΙΠΑ-ΙΠΑ的剖視圖。圖2的平面視圖中沒有示出NMOS晶體管和PMOS晶體管。元件隔離絕緣膜31形成在半導(dǎo)體襯底30的表面部分中。半導(dǎo)體襯底30例如由 P-型硅組成。元件隔離絕緣膜31例如由淺溝槽隔離(STI)形成。元件隔離絕緣膜31限定 光電二極管有源區(qū)20、NMOS有源區(qū)22和PMOS有源區(qū)23。η-型第一擴散區(qū)42形成在光電二極管有源區(qū)20中。η_型第一擴散區(qū)42與元件 隔離絕緣膜31互相間隔。η-型第二擴散區(qū)56形成在η-型第一擴散區(qū)42的表面部分的部 分中。第二擴散區(qū)56中η-型雜質(zhì)的濃度高于第一擴散區(qū)42中η-型雜質(zhì)的濃度。ρ-型遮 蔽層47形成在從η-型第二擴散區(qū)56的周線延伸到光電二極管有源區(qū)20的邊緣的襯底的 表面部分中。遮蔽層47比η-型第一擴散區(qū)42淺。η-型第三擴散區(qū)70形成在第二擴散區(qū)56的表面部分(portion)的部分(part) 中。第三擴散區(qū)70中η-型雜質(zhì)的濃度高于第二擴散區(qū)56中η-型雜質(zhì)的濃度。金屬硅化 物膜79形成在η-型第三擴散區(qū)70的表面上。第一擴散區(qū)42用作光電二極管PD的陰極。位于第一擴散區(qū)42周圍的半導(dǎo)體襯 底30中的ρ-型區(qū)用作光電二極管PD的陽極。向光電二極管PD的ρη結(jié)施加反向偏壓時 形成的耗盡層用作光接收區(qū)。在除了圖3的剖視圖中示出的區(qū)域之外的區(qū)域中，半導(dǎo)體襯 底30中的ρ-型區(qū)接地，如圖IB所示。NMOS晶體管72形成在NMOS有源區(qū)22中。NMOS晶體管72包括柵絕緣膜51、柵 極53、源極和漏極的高濃度部分71、以及延伸部分55。在平面視圖中，其中堆疊了柵絕緣膜 51和柵極53的柵圖案與NMOS有源區(qū)22相交(intersect)。PMOS晶體管76形成在PMOS 有源區(qū)23中。PMOS晶體管76包括柵絕緣膜52、柵極54、源極和漏極的高濃度部分75、以 及延伸部分60。在平面視圖中，其中堆疊了柵絕緣膜52和柵極54的柵圖案與PMOS有源區(qū) 23相交。
側(cè)壁間隔件62S形成在每個柵極53和54的側(cè)面上。金屬硅化物膜79形成在源 極和漏極的高濃度部分71和75的頂表面上以及柵極53和54的頂表面上。層間絕緣膜80形成在半導(dǎo)體襯底30上以覆蓋NMOS晶體管72、PM0S晶體管76以 及光電二極管PD。多個導(dǎo)通孔81形成在層間絕緣膜80中，所述多個導(dǎo)通孔81使得金屬硅 化物膜79經(jīng)其而被暴露。導(dǎo)通孔81中填充有導(dǎo)電插塞85。下面將參考圖4A至圖40描述根據(jù)第一實施例的半導(dǎo)體器件的制造方法。如圖4A所示，在由ρ-型硅組成的半導(dǎo)體襯底30的表面層部分中形成元件隔離絕 緣區(qū)31。淺溝槽隔離(STI)可用作元件隔離絕緣區(qū)31。每個元件隔離絕緣區(qū)31的深度例 如為200nm到400nm。注意可以用硅的局部氧化(LOCOS)代替STI。元件隔離絕緣區(qū)31限定多個有源區(qū)，例如，光電二極管有源區(qū)20、NM0S有源區(qū)22 和PMOS有源區(qū)23。如圖4B所示，在半導(dǎo)體襯底30上形成具有對應(yīng)于NMOS有源區(qū)22的開口的抗蝕 劑圖案(掩模圖案)32。利用抗蝕劑圖案32作為掩模將硼(B)注入到NMOS有源區(qū)22的 表面層部分中以形成P-型阱33。例如，以IOOkeV到300keV的加速能量和1 × IO13CnT2到 5× IO13Cm-2的劑量注入硼。在形成ρ-型阱33之后，移除抗蝕劑圖案32。如圖4C所示，在半導(dǎo)體襯底30上形成具有對應(yīng)于PMOS有源區(qū)23的開口的抗蝕 劑圖案(掩模圖案)35。利用抗蝕劑圖案35作為掩模將磷(P)注入到PMOS有源區(qū)23的 表面層部分中以形成η-型阱36。例如，以200keV到500keV的加速能量和1 × 1013CnT2到 5×101W2的劑量注入磷。在形成η-型阱36之后，移除抗蝕劑圖案35。如圖4D所示，在半導(dǎo)體襯底30上形成具有對應(yīng)于圖2所示的n-型第一擴散區(qū) 42的開口的抗蝕劑圖案(掩模圖案)40。開口的周邊位于光電二極管有源區(qū)20周邊內(nèi)側(cè)。 利用抗蝕劑圖案40作為掩模將磷(P)注入到光電二極管有源區(qū)20的表面層部分中以形成 n-型第一擴散區(qū)42。例如，以200keV到IOOOkeV的加速能量和1 × 1012CnT2到5 X IO13CnT2的 劑量注入磷。在形成n-型第一擴散區(qū)42之后，移除抗蝕劑圖案40。在η-型阱36和η-型 第一擴散區(qū)42在相同的注入條件下形成的情況下，可在一個離子注入步驟中形成二者。如圖4Ε所示，在半導(dǎo)體襯底30上形成抗蝕劑圖案(掩模圖案)45?？刮g劑圖案 45覆蓋NMOS有源區(qū)22和PMOS有源區(qū)23。在光電二極管有源區(qū)20中，抗蝕劑圖案45覆 蓋對應(yīng)于如圖2所示的η-型第二擴散區(qū)56的第一區(qū)域56Α，并使得對應(yīng)于p-型遮蔽層47 的區(qū)域經(jīng)其而被暴露。利用抗蝕劑圖案45作為掩模將硼注入到光電二極管有源區(qū)20的表面層部分中以 形成P-型遮蔽層47。例如，以10keV到40keV的加速能量和1 X 1012CnT2到5 × 1013CnT2的 劑量注入硼。遮蔽層47比第一擴散區(qū)42淺。在形成遮蔽層47之后，移除抗蝕劑圖案45。如圖4F所示，在半導(dǎo)體襯底30上形成柵絕緣膜51和柵極53以與NMOS有源區(qū)22 相交。同時，在半導(dǎo)體襯底30上形成柵絕緣膜52和柵極54以與PMOS有源區(qū)23相交。每 個柵絕緣膜51和52都由例如氧化硅組成并且厚度例如為2nm到8nm。每個柵極53和54 都由例如多晶硅組成并且厚度例如為lOOnm。例如，利用熱氧化以形成柵絕緣膜51和52。 例如，利用化學(xué)氣相沉積(CVD)以形成柵極53和54。注意可在一個半導(dǎo)體襯底30上形 成具有不同厚度的多種類型的柵絕緣膜，以響應(yīng)于需要的器件特性。如圖4G所示，在半導(dǎo)體襯底30上形成抗蝕劑圖案(掩模圖案)57?？刮g劑圖案57覆蓋PMOS有源區(qū)23并使得NMOS有源區(qū)22經(jīng)其而被暴露。在光電二極管有源區(qū)20中， 抗蝕劑圖案57覆蓋遮蔽層47，并具有對應(yīng)于第二擴散區(qū)56的開口。利用抗蝕劑圖案57作為掩模將磷(P)注入到半導(dǎo)體襯底30的表面層部分中。例 如，以20keV到50keV的加速能量和1 X 1013cm_2到1 X 1014cm_2的劑量注入磷。在光電二極 管有源區(qū)20中，在η-型第一擴散區(qū)42的表面層部分中形成η-型第二擴散區(qū)56。在NMOS 有源區(qū)22中，在柵極53的兩側(cè)上的ρ-型阱33的表面層部分中形成源極和漏極的η-型延 伸部分55。在注入磷之后，移除抗蝕劑圖案57。延伸部分55和第二擴散區(qū)56包含相同濃度的相同雜質(zhì)，并具有相同的深度。第二擴散區(qū)56比第一擴散區(qū)42淺。盡管圖4G示出了第二擴散區(qū)56比遮蔽層47 深的情況的實例，但第二擴散區(qū)56可以比遮蔽層47淺。第二擴散區(qū)56的外周幾乎與遮蔽 層47的內(nèi)周接觸。在形成抗蝕劑圖案57時發(fā)生容許范圍內(nèi)未對準(zhǔn)(misregistration)的 情況下，第二擴散區(qū)56與遮蔽層47在第二擴散區(qū)56的周線的部分上重疊(overlap)，并且 二者在其它部分互相分離。然而，容許范圍內(nèi)的未對準(zhǔn)并不會對光電二極管PD的操作造成 不利影響。如圖4H所示，在半導(dǎo)體襯底30上形成抗蝕劑圖案(掩模圖案)58。抗蝕劑圖案 58覆蓋光電二極管有源區(qū)20和NMOS有源區(qū)22，并使得PMOS有源區(qū)23經(jīng)其而被暴露。利 用抗蝕劑圖案58作為掩模將硼(B)注入到半導(dǎo)體襯底30的表面層部分中。例如，以5keV 到20keV的加速能量和1 X IO1W2到1 X 1014cm_2的劑量注入硼。因此，在柵極54的兩側(cè) 上的η-型阱36的表面層部分中形成源極和漏極的ρ-型延伸部分60。在形成延伸部分60 形成之后，移除抗蝕劑圖案58。如圖41所示，在半導(dǎo)體襯底30上形成由絕緣材料組成的絕緣膜62，該絕緣材料例 如是氧化硅、氮化硅、或氮氧化硅。絕緣膜62的厚度例如為lOOnm。例如，可利用CVD以形 成絕緣膜62。利用絕緣膜62覆蓋柵極53和54。如圖4J所示，在絕緣膜62上形成抗蝕劑圖案(掩模圖案)65?？刮g劑圖案65使 得NMOS有源區(qū)22和PMOS有源區(qū)23經(jīng)其而被暴露。在光電二極管有源區(qū)20中，抗蝕劑圖 案65具有對應(yīng)于如圖2所示的第三擴散區(qū)70的開口，并覆蓋第三擴散區(qū)70外側(cè)的區(qū)域。如圖4K所示，利用抗蝕劑圖案65作為蝕刻掩模使絕緣膜62經(jīng)受各向異性蝕刻。 例如，可以將反應(yīng)離子蝕刻(RIE)用于絕緣膜62的各向異性蝕刻。在每個柵極53和54的 側(cè)面上留有側(cè)壁間隔件62S。此外，在光電二極管有源區(qū)20中，留有具有對應(yīng)于第三擴散區(qū) 70的開口 62H的絕緣圖案62A。在各向異性蝕刻之后，移除抗蝕劑圖案65。如圖4L所示，形成覆蓋PMOS有源區(qū)23的抗蝕劑圖案(掩模圖案)67。暴露出光 電二極管有源區(qū)20和NMOS有源區(qū)22。使用絕緣圖案62A、側(cè)壁間隔件62S、柵極53和抗 蝕劑圖案67作為掩模將磷(P)注入到半導(dǎo)體襯底30的表面層部分中。例如，以5keV到 25keV的加速能量和IX IO14CnT2或更大的劑量注入磷。以使得雜質(zhì)離子不滲透光電二極管 有源區(qū)20上的絕緣圖案62A的方式設(shè)定該注入條件。在注入磷之后，移除抗蝕劑圖案67。 可選地，可注入砷(As)來代替磷。這種離子注入在光電二極管有源區(qū)20的表面層部分中形成η-型第三擴散區(qū)70。 此外，在NMOS有源區(qū)22的表面層部分上形成源極和漏極的高濃度部分71。高濃度部分71 和第三擴散區(qū)70包含相同濃度的相同雜質(zhì)，并具有相同的深度。因此，提供了包括源極和漏極的高濃度部分71、延伸部分55、柵絕緣膜51和柵極53的NMOS晶體管72。如圖4M所示，在半導(dǎo)體襯底30上形成抗蝕劑圖案(掩模圖案)73。掩模圖案73 覆蓋光電二極管有源區(qū)20和NMOS有源區(qū)22，并使得PMOS有源區(qū)23經(jīng)其而被暴露。使用 抗蝕劑圖案73、柵極54和側(cè)壁間隔件62S作為掩模將硼(B)注入到半導(dǎo)體襯底30的表面 層部分中。例如，以3keV到20keV的加速能量和IX IO15CnT2或更大的劑量注入硼。在注入 硼之后，移除抗蝕劑圖案73。硼的注入在PMOS有源區(qū)23的表面層部分中形成源極和漏極的高濃度部分75。因 此，提供了包括高濃度部分75、延伸部分60、柵絕緣膜52和柵極54的PMOS晶體管76。在移除抗蝕劑圖案73之后，執(zhí)行退火以激活注入的雜質(zhì)。例如，在氮氣氣氛中在 1000°C執(zhí)行1秒的退火。如圖4N所示，在第三擴散區(qū)70、源極和漏極的高濃度部分71和75、以及柵極53 和54的頂表面上形成金屬硅化物膜79。下面將描述用于形成金屬硅化物膜79的方法。通過濺射在半導(dǎo)體襯底30上形成鈷膜。鈷膜的厚度例如為5nm到lOnm。在約 500°C到700°C執(zhí)行熱處理。此熱處理在鈷膜和硅表面之間的界面處形成由硅化鈷(CoSi) 組成的金屬硅化物膜79。在形成金屬硅化物膜79之后，移除過量的鈷膜。如圖40所示，通過CVD在半導(dǎo)體襯底30上形成層間絕緣膜80，其由氧化硅組成并 且厚度為500nm。層間絕緣膜80經(jīng)受化學(xué)機械研磨(CMP)以使其表面平坦化。在平坦化之 后，層間絕緣膜80相對于半導(dǎo)體襯底30的表面具有例如200nm的厚度。在層間絕緣膜80中形成導(dǎo)通孔81。導(dǎo)通孔81被布置在與第三擴散區(qū)70、NM0S晶 體管72的源極和漏極的高濃度部分71、以及PMOS晶體管76的源極和漏極的高濃度部分75 相對應(yīng)的部分中。注意導(dǎo)通孔還被布置在位于元件隔離絕緣區(qū)31上的柵極53和54的部 分中，該部分在圖40的剖視圖中未示出。在所有導(dǎo)通孔81的底部處暴露出金屬硅化物膜79。因此在相同蝕刻條件下可以 同時形成多個導(dǎo)通孔81。如圖3所示，將例如由鎢組成的導(dǎo)電插塞85裝入導(dǎo)通孔81中。此外，在層間絕緣 膜80上形成多層布線層(未示出)。圖5A是遮蔽層47和第二擴散區(qū)56之間的接觸部分附近的剖視圖。第三擴散區(qū) 70形成在第二擴散區(qū)56中。金屬硅化物膜79形成在第三擴散區(qū)70的頂表面上。pn結(jié)形 成在P-型遮蔽層47和η-型第一擴散區(qū)42之間的界面處以及ρ-型遮蔽層47和第二擴散 區(qū)56之間的界面處。向pn結(jié)施加反向偏壓使得耗盡層90從pn結(jié)界面延伸向ρ-型區(qū)和 η-型區(qū)。從遮蔽層47和第二擴散區(qū)56之間的界面到向第二擴散區(qū)56橫向延伸的耗盡層 90的端部之間的距離被定義為d。遮蔽層47和金屬硅化物膜79之間的距離被定義為W。圖5B是示出第二擴散區(qū)56中的劑量與耗盡層90的穿透長度d之間的關(guān)系的曲 線圖。橫軸表示第二擴散區(qū)56中的劑量，劑量的單位是cm_2?？v軸表示耗盡層90的穿透 長度d，穿透長度d的單位是μ m。在圖5B中，反向偏壓為9V時的穿透長度d由密實菱形 表示，反向偏壓為5V時的穿透長度d由空自方形表示，穿透長度d通過二維模擬確定。用于模擬的先決條件如下遮蔽層47的雜質(zhì)是以20keV的加速能量和6X 1012cm-2 的劑量注入的硼。第一擴散區(qū)42的雜質(zhì)是以650keV的加速能量和2X 1013cm-2的劑量注入的磷。第二擴散區(qū)56的雜質(zhì)是以35keV的加速能量注入的磷。磷的劑量在2X 1013cm_2到 5X 1013cm_2的范圍內(nèi)變動。在圖5A中，在金屬硅化物膜79附近通常存在許多缺陷。對于耗盡層90延伸到具 有高缺陷密度的金屬硅化物膜79附近的情況，由于缺陷導(dǎo)致的漏電流增大。為了抑制漏電 流，距離w優(yōu)選比穿透長度d長。穿透長度d取決于第二擴散區(qū)56中η-型雜質(zhì)的劑量(雜質(zhì)濃度)。低劑量的 η-型雜質(zhì)導(dǎo)致穿透長度d增加。如圖4G所示，第二擴散區(qū)56是在形成NMOS晶體管的源極 和漏極的延伸部分55的離子注入步驟中同時形成的。因此，形成第二擴散區(qū)56時的加速 能量和劑量由NMOS晶體管需要的元件性能確定。例如，在將第二擴散區(qū)56中的劑量設(shè)為 3 X IO13CnT2并且將反向偏壓設(shè)為5V的情況下，根據(jù)圖5B將穿透長度d確定為大約0. 08 μ m。 鑒于形成遮蔽層47和第三擴散區(qū)70時的定位裕度(positioning margin)以及金屬硅化 物膜79周圍的缺陷分布，優(yōu)選將距離w設(shè)為1 μ m或更大。更一般地，距離w和第二擴散區(qū)56中的雜質(zhì)濃度優(yōu)選以如下方式確定使得當(dāng)向 光電二極管PD的pn結(jié)施加復(fù)位電壓VR時，耗盡層90的端部不延伸到金屬硅化物膜79。過大的距離w會導(dǎo)致圖2的平面視圖中示出的遮蔽層47和第二擴散區(qū)56之間的 邊界線的長度增加。邊界線長度增加導(dǎo)致漏電流增加。因此，將距離w設(shè)為大于需要的值 不是優(yōu)選的。例如，在圖2中，優(yōu)選將第二擴散區(qū)56的整個周線設(shè)為光電二極管有源區(qū)20 的整個周線的1/5或更小，由此提供抑制漏電流的顯著效果。圖6示出對根據(jù)第一實施例的半導(dǎo)體器件的光電二極管PD中生成的耗盡層進(jìn)行 二維模擬的結(jié)果。模擬的先決條件如下半導(dǎo)體襯底30具有10 Ω cm的電阻率。第一擴散 區(qū)42中的雜質(zhì)是以650keV的加速能量和2X IO13CnT2的劑量注入的磷。第二擴散區(qū)56中 的雜質(zhì)是以35keV的加速能量和3X IO13CnT2的劑量注入的磷。第三擴散區(qū)70中的雜質(zhì)是 以SkeV的加速能量和8 X IO15CnT2的劑量注入的磷。遮蔽層47中的雜質(zhì)是以20keV的加速 能量和6X IO12CnT2的劑量注入的硼。遮蔽層47和第三擴散區(qū)70之間的距離w是1. 0 μ m。在η-型區(qū)和ρ-型區(qū)之間的邊界處形成pn結(jié)界面91，n_型區(qū)包括第一擴散區(qū)42、 第二擴散區(qū)56和第三擴散區(qū)70，p-型區(qū)包括半導(dǎo)體襯底30和遮蔽層47。當(dāng)向pn結(jié)施加 5V反向偏壓時，生成耗盡層90。耗盡層90作為光接收區(qū)。結(jié)果證明耗盡層90局限在遮蔽層47和第二擴散區(qū)56之間的邊界線附近，半導(dǎo)體 襯底和絕緣層之間的界面周圍。此外，耗盡層90不延伸到金屬硅化物膜79，從而抑制漏電流。耗盡層90還從第一擴散區(qū)42的周線橫向延伸。在圖3中，第一擴散區(qū)42和對應(yīng) 的一個元件隔離絕緣區(qū)31之間的距離以如下方式設(shè)置使得橫向延伸的耗盡層90的端部 不接觸元件隔離絕緣區(qū)31。例如，第一擴散區(qū)42的周線和耗盡層90的外端之間的距離約為 1.5μπι。優(yōu)選地，將第一擴散區(qū)42和對應(yīng)的元件隔離絕緣區(qū)31之間的距離確定(surely) 設(shè)為3μπι或更大。將參考圖7Α和圖7Β描述根據(jù)第二實施例的半導(dǎo)體器件的制造方法。下面將主要 描述不同于第一實施例的地方。圖7Α對應(yīng)于示出根據(jù)第一實施例的步驟的圖4G的剖視圖。在第一實施例中，遮 蔽層47與第二擴散區(qū)56接觸。在第二實施例中，抗蝕劑圖案57中形成的開口遠(yuǎn)離遮蔽層47的內(nèi)周端。因此，第二擴散區(qū)56不接觸遮蔽層47。因為第一擴散區(qū)42摻雜有η-型雜 質(zhì)，所以第二擴散區(qū)56和遮蔽層47之間的區(qū)域具有η-型導(dǎo)電性。其它步驟與根據(jù)第一實 施例的對應(yīng)步驟相同。圖7Β對應(yīng)于根據(jù)第一實施例的圖3的剖視圖。第三擴散區(qū)70形成在第二擴散區(qū) 56中。金屬硅化物膜79形成在第三擴散區(qū)70的頂表面上。導(dǎo)電插塞85連接到金屬硅化 物膜79。圖8示出對根據(jù)第二實施例的半導(dǎo)體器件的光電二極管PD中生成的耗盡層進(jìn)行 二維模擬的結(jié)果。將雜質(zhì)注入到區(qū)域中的注入條件與圖6所示的情況相同。在此模擬中， 將第二擴散區(qū)56和遮蔽層47之間的距離b設(shè)為2 μ m。將第三擴散區(qū)70的端部和第二擴 散區(qū)56的端部之間的距離a設(shè)為1 μ m。沿pn結(jié)界面91生成耗盡層90。與對應(yīng)于遮蔽層47的內(nèi)周端的pn結(jié)界面相連 的η-型區(qū)中的雜質(zhì)濃度比第一實施例中的雜質(zhì)濃度低。這導(dǎo)致了從遮蔽層47的內(nèi)周端向 η-型區(qū)延伸的耗盡層90的穿透長度較長。這對應(yīng)于圖5Β中第二擴散區(qū)56中低劑量的情 況。在第二實施例中，第三擴散區(qū)70(金屬硅化物膜79)和遮蔽層47之間的距離a+b 比根據(jù)第一實施例的半導(dǎo)體器件的相應(yīng)部分的距離w寬。這防止耗盡層90延伸到金屬硅 化物膜79。在第二實施例中，遮蔽層47的內(nèi)周側(cè)上的pn結(jié)界面附近的電場比第一實施例中 的電場弱。這使得能夠抑制由于強電場而導(dǎo)致的漏電流的增加。在第二實施例中，不總需要第二擴散區(qū)56。即，可在第一擴散區(qū)42中形成第三擴 散區(qū)70?？蛇x地，可省略第三擴散區(qū)70，可在第一擴散區(qū)42中直接形成金屬硅化物膜79。在第一和第二實施例中，半導(dǎo)體襯底30的表面層部分和遮蔽層47具有ρ-型導(dǎo)電 性，第一擴散區(qū)42、第二擴散區(qū)56和第三擴散區(qū)70具有η-型導(dǎo)電性?？蛇x地，這些導(dǎo)電類 型可顛倒。此處敘述的全部實例和條件語言都是作為教導(dǎo)目的，用于幫助讀者理解由發(fā)明 人所貢獻(xiàn)的本發(fā)明的原理和概念，從而深化本領(lǐng)域，并且是用于解釋而不是用于限制這些 具體敘述的實例和條件，說明書中的這些實例的安排也不涉及對本發(fā)明的優(yōu)勢和劣勢的展 示。盡管已經(jīng)詳細(xì)地描述了本發(fā)明的實施例，但是應(yīng)當(dāng)理解，在不脫離本發(fā)明的精神和范圍 的情況下，可對本發(fā)明進(jìn)行各種變化、替代和更改。
權(quán)利要求
一種半導(dǎo)體器件，包括半導(dǎo)體襯底，具有設(shè)置有半導(dǎo)體元件的至少一個表面；其中，所述半導(dǎo)體襯底包括第一導(dǎo)電類型的區(qū)域，所述區(qū)域形成在所述半導(dǎo)體襯底的表面層部分中；第二導(dǎo)電類型的第一擴散區(qū)，所述第一擴散區(qū)具有第一雜質(zhì)濃度并形成在所述表面層部分中，并且在所述第一擴散區(qū)和所述第一導(dǎo)電類型的區(qū)域之間形成有pn結(jié)；第一金屬硅化物膜，形成在所述第一擴散區(qū)的一部分上；以及第一導(dǎo)電類型的遮蔽層，所述遮蔽層形成為與所述第一金屬硅化物膜分離并圍繞所述第一金屬硅化物膜，并且在所述遮蔽層和所述第一擴散區(qū)之間形成有pn結(jié)。
2.如權(quán)利要求1所述的半導(dǎo)體器件，還包括第二導(dǎo)電類型的第二擴散區(qū)，所述第二擴散區(qū)具有高于所述第一雜質(zhì)濃度的第二雜質(zhì) 濃度，并且形成在所述第一金屬硅化物膜和所述遮蔽層之間。
3.如權(quán)利要求2所述的半導(dǎo)體器件，還包括第二導(dǎo)電類型的第三擴散區(qū)，所述第三擴散區(qū)具有高于所述第二雜質(zhì)濃度的第三雜質(zhì) 濃度，并且形成在所述第一金屬硅化物膜和所述第二擴散區(qū)之間。
4.如權(quán)利要求3所述的半導(dǎo)體器件，其中，所述半導(dǎo)體元件是包括源極、漏極和柵極的MOS晶體管，以及 在至少所述源極和所述漏極上形成有第二金屬硅化物膜，所述第二金屬硅化物膜由與 所述第一金屬硅化物膜的材料相同的材料組成。
5.如權(quán)利要求4所述的半導(dǎo)體器件，其中，所述MOS晶體管的所述源極和所述漏極各自均包括第二導(dǎo)電類型的高濃度部分 和延伸部分；所述延伸部分形成在所述高濃度部分和溝道之間，所述延伸部分中第二導(dǎo)電類型的第 四雜質(zhì)濃度高于所述高濃度部分中第二導(dǎo)電類型的第五雜質(zhì)濃度；所述第二擴散區(qū)的深度等于所述延伸部分的深度，所述第二擴散區(qū)中第二導(dǎo)電類型的 第二雜質(zhì)濃度等于所述延伸部分中第二導(dǎo)電類型的第四雜質(zhì)濃度；所述第三擴散區(qū)的深度等于所述高濃度部分的深度，所述第三擴散區(qū)中第二導(dǎo)電類型 的第三雜質(zhì)濃度等于所述高濃度部分中第二導(dǎo)電類型的第五雜質(zhì)濃度。
6.如權(quán)利要求1所述的半導(dǎo)體器件，還包括元件隔離絕緣膜，形成在所述表面層部分上以圍繞所述第一擴散區(qū)； 其中，所述第一擴散區(qū)和所述第一導(dǎo)電類型的區(qū)域之間的所述pn結(jié)的界面與所述元 件隔離絕緣膜互相間隔。
7.如權(quán)利要求1所述的半導(dǎo)體器件，還包括電壓施加電路，配置為向所述Pn結(jié)施加反向偏壓；其中，當(dāng)從所述電壓施加電路向所述pn結(jié)施加反向偏壓時，在所述pn結(jié)的區(qū)域中生成 的耗盡層不延伸到所述第一金屬硅化物膜。
8.一種半導(dǎo)體器件，包括光電二極管，形成在半導(dǎo)體襯底的至少一個表面的表面層部分中，所述光電二極管包 括第一導(dǎo)電類型的區(qū)域，所述區(qū)域形成在所述表面層部分中；以及導(dǎo)電插塞，形成在所述半導(dǎo)體襯底上并連接到所述光電二極管； 其中，所述光電二極管包括第二導(dǎo)電類型的第一擴散區(qū)，所述第一擴散區(qū)形成在所述表面層部分中，并具有第一 雜質(zhì)濃度；第二導(dǎo)電類型的第二擴散區(qū)，所述第二擴散區(qū)形成在比所述第一擴散區(qū)更靠近所述表 面的區(qū)域中，并具有高于所述第一雜質(zhì)濃度的第二雜質(zhì)濃度；第二導(dǎo)電類型的第三擴散區(qū)，所述第三擴散區(qū)形成在比所述第二擴散區(qū)更靠近所述表 面的區(qū)域中，并具有高于所述第二雜質(zhì)濃度的第三雜質(zhì)濃度；第一導(dǎo)電類型的遮蔽層，所述遮蔽層形成在比所述第一擴散區(qū)更靠近所述表面的區(qū)域 中，所述區(qū)域位于所述第二擴散區(qū)的外側(cè)；以及第一金屬硅化物膜，形成在所述第三擴散區(qū)上，與所述遮蔽層互相間隔，并直接接觸所 述導(dǎo)電插塞。
9.如權(quán)利要求8所述的半導(dǎo)體器件，還包括MOS晶體管，形成在所述表面層部分中，所述MOS晶體管包括源極、漏極和柵極；以及 第二金屬硅化物膜，形成在至少所述源極和所述漏極上，所述第二金屬硅化物膜由與 所述第一金屬硅化物膜的材料相同的材料組成。
10.一種半導(dǎo)體器件的制造方法，包括如下步驟在半導(dǎo)體襯底的表面層部分中形成元件隔離絕緣膜，所述表面層部分包括第一導(dǎo)電類 型的區(qū)域，所述元件隔離絕緣膜限定有源區(qū)中的光電二極管區(qū)和晶體管區(qū)； 在所述有源區(qū)中形成第二導(dǎo)電類型的第一擴散區(qū)；在所述第一擴散區(qū)和所述半導(dǎo)體襯底的表面之間的區(qū)域中形成第一導(dǎo)電類型的遮蔽層；在所述晶體管區(qū)中形成柵圖案，所述柵圖案包括堆疊的柵絕緣膜和柵極； 形成配置為覆蓋所述柵圖案和所述半導(dǎo)體襯底表面的絕緣膜； 形成第一掩模圖案，所述第一掩模圖案配置為使得所述晶體管區(qū)經(jīng)其而被暴露，所述 第一掩模圖案具有位于部分所述光電二極管區(qū)上的開口；利用所述第一掩模圖案作為蝕刻掩模使所述絕緣膜經(jīng)受各向異性蝕刻，以在所述絕緣 膜中形成開口，并在所述柵圖案的側(cè)面上留有由所述絕緣膜組成的側(cè)壁間隔件； 移除所述第一掩模圖案；利用所述絕緣膜作為掩模將第二導(dǎo)電類型的雜質(zhì)注入到所述半導(dǎo)體襯底中，以在所述 光電二極管區(qū)中形成第三擴散區(qū)；以及在所述第三擴散區(qū)上形成金屬硅化物膜。
11.如權(quán)利要求10所述的方法，其中，在形成所述第三擴散區(qū)的步驟中，使用所述柵圖案和所述側(cè)壁間隔件作為掩模 注入第二導(dǎo)電類型的雜質(zhì)，以形成所述晶體管的源極和漏極，以及在形成所述金屬硅化物膜的步驟中，在所述源極和所述漏極的至少頂面上形成所述金 屬硅化物膜。
12.如權(quán)利要求11所述的方法，還包括在形成所述柵圖案之后并在形成所述絕緣膜之前，形成第二掩模圖案，所述第二掩模圖案配置為使得所述晶體管區(qū)經(jīng)其而被暴露，所述 第二掩模圖案具有位于部分所述第一擴散區(qū)上的開口 ；以及利用所述第二掩模圖案作為掩模將第二導(dǎo)電類型的雜質(zhì)注入到所述半導(dǎo)體襯底中， 以在所述光電二極管區(qū)中形成第二擴散區(qū)，并在所述晶體管區(qū)中形成MOS晶體管的延伸部 分。
13.如權(quán)利要求11所述的方法，還包括 在形成所述金屬硅化物膜之后， 在所述半導(dǎo)體襯底上形成層間絕緣膜；在所述層間絕緣膜中形成第一導(dǎo)通孔和第二導(dǎo)通孔，所述第一導(dǎo)通孔暴露出存在于所 述第三擴散區(qū)上的所述金屬硅化物膜，所述第二導(dǎo)通孔暴露出存在于所述源極和所述漏極 上的所述金屬硅化物膜；以及用導(dǎo)電材料填充所述第一導(dǎo)通孔和所述第二導(dǎo)通孔以形成導(dǎo)電插塞。
全文摘要
本發(fā)明提供一種半導(dǎo)體器件及其制造方法，該半導(dǎo)體器件包括半導(dǎo)體襯底，具有設(shè)置有半導(dǎo)體元件的至少一個表面，其中所述半導(dǎo)體襯底包括第一導(dǎo)電類型的區(qū)域，所述區(qū)域形成在所述半導(dǎo)體襯底的表面層部分中；第二導(dǎo)電類型的第一擴散區(qū)，所述第一擴散區(qū)具有第一雜質(zhì)濃度并形成在所述表面層部分中，并在所述第一擴散區(qū)和所述第一導(dǎo)電類型的區(qū)域之間形成有pn結(jié)；以及第一金屬硅化物膜，形成在對應(yīng)于所述第一擴散區(qū)的一部分表面的部分上。
文檔編號H01L27/146GK101989612SQ20101024323
公開日2011年3月23日 申請日期2010年7月30日 優(yōu)先權(quán)日2009年7月31日
發(fā)明者片山雅也 申請人:富士通半導(dǎo)體股份有限公司