專利名稱：具有高速低壓操作的高可靠分裂柵非揮發(fā)性存儲器結構的制作方法
技術領域：
本發(fā)明涉及微電子制造及存儲器技術領域，尤其涉及一種具有高速低壓操作的高可靠分裂柵非揮發(fā)性存儲器結構。
背景技術：
目前的微電子產(chǎn)品主要分為邏輯器件與存儲器件兩大類，而現(xiàn)今幾乎所有的電子產(chǎn)品中都需要用到存儲器件，因而存儲器件在微電子領域占有非常重要的地位。存儲器件一般可分為揮發(fā)性存儲器與非揮發(fā)存儲器。非揮發(fā)性存儲器的主要特點是在不加電的情況下也能夠長期保持存儲的信息。它既有只讀存儲器(ROM)的特點，又有很高的存取速度，而且易于擦除和重寫，功耗較小。隨著多媒體應用、移動通信等對大容量、低功耗存儲的需要， 非揮發(fā)性存儲器，特別是閃速存儲器(Flash)，所占半導體器件的市場份額變得越來越大， 也越來越成為一種相當重要的存儲器類型。傳統(tǒng)的Flash存儲器的編程一般是采用FN或者溝道熱電注入(CHE)的方式，電子從襯底隧穿進入浮柵中存儲起來。而數(shù)據(jù)的擦除則是采用電子通過FN隧穿的方式從浮柵隧穿進入襯底中。基于存儲單元的結構，非揮發(fā)性存儲器一般分為兩類堆棧柵結構和分裂柵結構。歸因于低壓、高速的運作特點，分裂柵結構被廣泛應用于嵌入式存儲應用中，成為嵌入式存儲器件的主流技術。傳統(tǒng)的分裂柵結構如圖1所示，在編程模式下，在選擇柵和浮柵之間的溝道區(qū)域存在一個大的水平方向的高電場，具有最大的碰撞電離率。高能電子在垂直電場的作用下將進入浮柵中，其注入位置如箭頭所示，這種編程方式被稱為源邊注入方式(SSI)。在擦除模式下，基于浮柵尖角的高電場，存儲的電子將從浮柵進入控制柵完成數(shù)據(jù)的擦除操作。隨著微電子技術的迅猛發(fā)展，半導體器件的尺寸進一步按比例縮小，電荷陷阱存儲結構(如圖2)代替常規(guī)的浮柵結構將不可避免，電荷陷阱存儲結構通過電荷的分立存儲能夠實現(xiàn)隧穿氧化層乃至整個存儲單元的變比，同時該結構與邏輯工藝完全兼容且較常規(guī)浮柵具有更長的數(shù)據(jù)保持時間。通常情況下，SSI編程和熱空穴注入(HHI)擦除被這種具有電荷陷阱存儲層的分裂柵結構所采用。然而這種操作方式面臨著可靠性的問題，具體如下在SSI實現(xiàn)編程操作的時候，電子將主要集中在圖2中的虛線部分存儲層的位置，不同于浮柵結構是一個等勢體，這種電荷陷阱存儲結構使得電子在靠近源端的存儲層中的密度遠高于靠近漏端存儲層的密度。而在采用HHI擦除的時候，空穴在整個存儲層結構中的分布較為均勻，因此就造成了電子和空穴注入位置存在明顯的不匹配現(xiàn)象。在經(jīng)過多次的編程擦除操作后，這種電荷和空穴在存儲層中的不匹配將加劇，從而退化器件特性(如溝道閾值電壓分布、數(shù)據(jù)保持時間等)。本發(fā)明將主要針對這個現(xiàn)象，通過采用應力硅溝道結合二次電子注入的方式來提高電子的碰撞電離率和調整電子在存儲層的分布梯度，減小電子空穴分布的不匹配，從而實現(xiàn)該結構的高速、高可靠的操作。

發(fā)明內容
(一)要解決的技術問題有鑒于此，本發(fā)明的主要目的在于提供一種具有高速低壓操作的高可靠分裂柵非揮發(fā)性存儲器結構，實現(xiàn)分裂柵電荷存儲器件在編程時候提高電子的碰撞電離率和控制電子注入位置的調整，利于提高電子的注入效率，從而使得存儲速度獲得加強；同時，該調整通過減小電子空穴分布的不匹配，可以獲得擦寫情況下較均勻的空穴/電子分布，減小在數(shù)據(jù)保持狀態(tài)下電子、空穴的橫向再分布，從而提高數(shù)據(jù)保持時間。( 二 )技術方案為達到上述目的，本發(fā)明提供了一種具有高速低壓操作的高可靠分裂柵非揮發(fā)性存儲器結構，該結構包括選擇晶體管和存儲器晶體管，且該選擇晶體管和該存儲器晶體管共用襯底區(qū)域和源漏摻雜區(qū)，同時存儲器晶體管具有堆棧結構，信息存儲在柵極區(qū)域下面的電荷存儲層中。上述方案中，該選擇晶體管和該存儲器晶體管共用的襯底區(qū)域是由高遷移率襯底材料、低禁帶寬度材料或III-V族材料構成的雙層結構或者多層結構，該襯底的形成采用外延生長、化學氣相淀積或者采用注入的方式。上述方案中，所述高遷移率材料位于所述低禁帶寬度材料的上方，更靠近界面；所述雙層結構是應力硅和鍺硅雙層結構，或者是應力硅和鍺雙層結構，所述注入是鍺離子注入生成鍺硅層。上述方案中，所述存儲器晶體管的堆棧結構由隧穿層、存儲層和阻塞層構成，其中，隧穿層和阻塞層采用高禁帶寬度介質材料，存儲層采用高缺陷密度窄禁帶寬度的介質材料、深導帶能級的材料或者深導帶能級的材料與高缺陷密度材料的復合雙層或者多層結構。上述方案中，所述高禁帶寬度介質材料是SiO2或Al2O3，所述高缺陷密度窄禁帶寬度的介質材料是Si3N4或HfO2,所述深導帶能級的材料是硅納米晶體或金屬納米晶體，所述深導帶能級的材料與高缺陷密度材料的復合雙層或者多層結構是硅納米晶體/Si3N4復合結構。上述方案中，該選擇晶體管和該存儲器晶體管采用多晶硅材料或者金屬硅化物作為柵電極，該選擇晶體管和該存儲器晶體管的源區(qū)和漏區(qū)采用η摻雜形成。上述方案中，所述柵極區(qū)域的制造方法包括先形成選擇晶體管柵氧化層和選擇晶體管柵電極的淀積和光刻定義，然后淀積存儲器晶體管的柵堆棧材料和存儲器晶體管的柵電極材料，完成存儲器晶體管的光刻定義，最后形成整個存儲單元的源漏定義和金屬連線。上述方案中，該結構具有多個存儲單元，該多個存儲單元采用傳統(tǒng)的溝道熱電子注入方式、源邊熱電子注入方式、完成器件的編程操作，此時電子將從襯底進入到存儲柵極下方的存儲層中，在這個過程中，襯底采用負電壓偏置用于增大二次碰撞電離。上述方案中，該結構具有多個存儲單元，該多個存儲單元采用FN柵擦除操作使得存儲電子從存儲層隧穿進入存儲器晶體管的控制柵極，或者采用帶帶隧穿熱空穴注入方式使得熱空穴從襯底進入存儲層完成與電子的復合，從而實現(xiàn)擦除操作。上述方案中，在該結構中，信息的讀取操作是通過反向讀操作完成的，靠近存儲柵極的漏區(qū)加低電壓，而遠離存儲柵極的源區(qū)加高電壓。(三)有益效果從上述技術方案可以看出，本發(fā)明具有以下有益效果本發(fā)明在應力硅/SixGei_x襯底上完成了電荷陷阱型分裂柵存儲單元結構，因而， 在編程情況下，應力硅中電子可以獲得高的能量提高碰撞電離率，SixGei_x層的引入又進一步提高了二次碰撞電離率，使得電子獲得更高的能量。這樣將有力提高分裂柵結構的編程效率，降低編程電壓，同時二次碰撞電離的引入可以有效實現(xiàn)電子在存儲層的均勻分布，提高器件的數(shù)據(jù)保持特性，利于器件的高可靠運作。同時，本發(fā)明電荷俘獲型分裂柵存儲器制備工藝與傳統(tǒng)的硅平面CMOS工藝兼容，利于廣泛應用。


圖1是常規(guī)的浮柵型分裂柵存儲單元結構示意圖；其中浮柵和控制柵都采用了多晶硅材料；圖2為常規(guī)的電荷陷阱型分裂柵存儲單元結構示意圖；其中存儲器晶體管的隧穿層和阻擋層可以采用Si02，Al2O3等寬禁帶介質材料，存儲層將采用Si3N4等高缺陷密度的窄禁帶介質材料；圖3為本發(fā)明的新電荷陷阱型分裂柵存儲單元結構示意圖；圖4為本發(fā)明的另一種新電荷陷阱型分裂柵存儲單元結構示意圖；圖5為本發(fā)明的另一種納米晶電荷陷阱型分裂柵存儲單元結構示意圖；圖6A是常規(guī)分裂柵結構的編程操作方式；圖6B是新型分裂柵結構的新編程操作方式；圖6C是新型分裂柵結構編程模式下存儲器晶體管縱向的能帶分布圖。
具體實施例方式為使本發(fā)明的目的、技術方案和優(yōu)點更加清楚明白，以下結合具體實施例，并參照附圖，對本發(fā)明進一步詳細說明。如圖3、4和5所示，本發(fā)明提供的這種具有高速低壓操作的高可靠分裂柵非揮發(fā)性存儲器結構，包括選擇晶體管和存儲器晶體管，且該選擇晶體管和該存儲器晶體管共用襯底區(qū)域和源漏摻雜區(qū)，同時存儲器晶體管具有堆棧結構，信息存儲在柵極區(qū)域下面的電荷存儲層中。其制備方法及所需工藝與傳統(tǒng)工藝兼容。其中，該選擇晶體管和該存儲器晶體管共用的襯底區(qū)域是由高遷移率襯底材料、 低禁帶寬度材料或III-V族材料構成的雙層結構或者多層結構，該襯底的形成采用外延生長、化學氣相淀積或者采用注入的方式。所述高遷移率材料位于所述低禁帶寬度材料的上方，更靠近界面；所述雙層結構是應力硅和鍺硅雙層結構，或者是應力硅和鍺雙層結構，所述注入是鍺離子注入生成鍺硅層。所述存儲器晶體管的堆棧結構由隧穿層、存儲層和阻塞層構成，其中，隧穿層和阻塞層采用高禁帶寬度介質材料，存儲層采用高缺陷密度窄禁帶寬度的介質材料、深導帶能級的材料或者深導帶能級的材料與高缺陷密度材料的復合雙層或者多層結構。所述高禁帶寬度介質材料是SiO2或Al2O3，所述高缺陷密度窄禁帶寬度的介質材料是Si3N4或HfO2,所述
5深導帶能級的材料是硅納米晶體或金屬納米晶體，所述深導帶能級的材料與高缺陷密度材料的復合雙層或者多層結構是硅納米晶體/Si3N4復合結構。該選擇晶體管和該存儲器晶體管采用多晶硅材料或者金屬硅化物作為柵電極，該選擇晶體管和該存儲器晶體管的源區(qū)和漏區(qū)采用η摻雜形成。所述柵極區(qū)域的制造方法包括先形成選擇晶體管柵氧化層和選擇晶體管柵電極的淀積和光刻定義，然后淀積存儲器晶體管的柵堆棧材料和存儲器晶體管的柵電極材料， 完成存儲器晶體管的光刻定義，最后形成整個存儲單元的源漏定義和金屬連線。本結構具有多個存儲單元，該多個存儲單元采用傳統(tǒng)的溝道熱電子注入方式、源邊熱電子注入方式、完成器件的編程操作，此時電子將從襯底進入到存儲柵極下方的存儲層中，在這個過程中，襯底采用負電壓偏置用于增大二次碰撞電離?；蛘?，該多個存儲單元采用FN柵擦除操作使得存儲電子從存儲層隧穿進入存儲器晶體管的控制柵極，或者采用帶帶隧穿熱空穴注入方式使得熱空穴從襯底進入存儲層完成與電子的復合，從而實現(xiàn)擦除操作。在本結構中，信息的讀取操作是通過反向讀操作完成的，靠近存儲柵極的漏區(qū)加低電壓，而遠離存儲柵極的源區(qū)加高電壓。在本結構中，選擇晶體管和存儲器晶體管共用襯底和源漏摻雜區(qū)。襯底包括 SixGei_x外延層，以及在其上的應力硅溝道或者硅溝道。該應力硅或者硅溝道可以采用外延或者淀積的方式獲得。同時本襯底也可以在SOI硅片上生長。在本結構中，選擇柵電極和存儲器晶體管的控制柵電極的順序可以調整。比如先形成選擇晶體管，然后淀積存儲器晶體管的柵堆棧結構，最后完成存儲器晶體管的控制柵淀積。也可以先完成存儲器晶體管的柵堆棧結構和柵電極，然后完成選擇晶體管的氧化層和選擇晶體管的柵電極淀積。在本結構中，所述存儲器晶體管的柵極疊層結構包括隧穿層、存儲層、以及電荷阻擋層。其中，隧穿層和阻塞層可以采用二氧化硅材料構成，而電荷存儲層可以采用具有低勢壘高度，高缺陷密度的材料構成，比如SiN，該層也可以采用深導帶能級的材料比如硅納米晶體、SiGe納米晶體，金屬納米晶體等構成，也可采用納米晶與SiN的混合結構等構成。本結構的制造方法(以圖3為例)包括步驟1 形成窄禁帶寬度的SixGei_x層，并在其上外延或者淀積應力硅層。基于該應力硅層與SixGei_x層的晶格不匹配，硅原子將被拉伸從而使得電子在其中的運動具有更少的電阻，從而電子的漂移速度有70%的提高，這種低阻高速的運動也使得電子能夠獲得更大的能量，從而提高碰撞電離率。該應力硅也可以在弛豫的SixGei_x層上采用超高真空化學氣相淀積、離子注入等方法獲得。步驟2 在半導體襯底上形成選擇晶體管的S^2層和多晶硅柵。步驟3 在完成選擇晶體管的柵極曝光和刻蝕后形成存儲器晶體管的柵堆棧層和柵電極，進行第二次曝光完成存儲器晶體管的定義。步驟4 進行離子注入形成這個分裂管的源/漏摻雜區(qū)定義，也可實現(xiàn)在此基礎之上的硅化工藝步驟5 完成源/漏摻雜區(qū)及柵極區(qū)的引出連線，完成其存儲單元的制備。在上述的制造方法中，也可更換步驟2和3，完成先存儲器晶體管后選擇晶體管的制備工藝，最終結構將如圖4所示，該結構將有助于消除圖3中在選擇柵和存儲柵之間的存儲層，利于器件的可靠性運作。在本結構中，所述存儲器晶體管的柵堆棧結構，包括隧穿層、存儲層、以及電荷阻擋層。電荷存儲層可以采用具有低勢壘高度，高缺陷密度的材料構成，比如SiN，HfO等，該層也可以采用深導帶能級的材料比如硅納米晶體、SiGe納米晶，金屬納米晶體等構成，也可采用納米晶體與SiN等的混合結構構成等。作為一個具體的結構實現(xiàn)的例子，圖5給出了一種納米晶型分裂柵存儲單元結構。上述結構中，所述制造方法中涉及薄膜淀積或者納米晶工藝的制備方法包括熱氧化、化學氣相淀積工藝、濺射工藝、原子層淀積工藝、熱蒸發(fā)工藝、脈沖激光淀積工藝、電子束蒸發(fā)工藝或其它可實現(xiàn)結構的工藝，其它制備工藝包括光刻、刻蝕、表面平坦化、退火等傳統(tǒng)方法。對于編程操作而言，這里以圖3的結構為例進行介紹，圖4和圖5情況類似，可以給襯底給定一個負電壓，如-5V到0V，給選擇柵一小的開啟電壓，如1. 5V，給控制柵給定大的正壓，如7 1IV，給源漏分別給定滿足源邊注入方式的電壓，如0 IV的源電壓，4 8V 的漏電壓。在此偏壓情況下，電子在從源極向漏極漂移的過程中加速獲得高的能量，在存儲器晶體管柵下方將碰撞電離產(chǎn)生電子空穴對，電子在正的柵壓下將有高的幾率進入存儲層中，而空穴在襯底負壓作用下向襯底移動并獲得高的能量，該高能空穴將極易在窄禁帶寬度的SixGei_x層中發(fā)生二次碰撞電離產(chǎn)生更多的電子空穴對，同時該碰撞電離產(chǎn)生的電子空穴對將有更大的夠道方向的橫向分布，在存儲器晶體管高柵壓作用下，二次電離產(chǎn)生的電子將以更大的橫向分布范圍朝存儲器晶體管柵極加速運動并獲得更高的能量，這使得電子隧穿進入存儲層的效率進一步增強?？傊?，該結構將有效提高編程效率、降低操作電壓、 獲得更均勻的電子空穴分布，從而利于高可靠的存儲，同時該結構也與邏輯工藝兼容。常規(guī)結構與該新結構的編程示意圖如圖6A，圖6B所示，SixGei_x層的引入將有效的提高電子的注入效率，其能帶如圖6C所示，這里SixGei_x層產(chǎn)生的電子在朝柵極運動中將獲得高的能量從而具有高的編程效率。上述結構中，擦除方式既可采用常規(guī)的FN柵擦除操作使得存儲電子從存儲層隧穿進入存儲器晶體管的控制柵極，也可采用帶帶隧穿熱空穴注入(BBTH)方式使得熱空穴從襯底進入存儲層完成與電子的復合，從而實現(xiàn)擦除操作。作為一個例子，表1給出了一種典型的新型分裂柵結構的新編程操作方式。具有相似或者相同條件的操作方式也將被本發(fā)明所涵蓋，在此不再贅述。各個電極上所施加的電壓將不僅限于表中所列舉的電壓。
權利要求
1.一種具有高速低壓操作的高可靠分裂柵非揮發(fā)性存儲器結構，其特征在于，該結構包括選擇晶體管和存儲器晶體管，且該選擇晶體管和該存儲器晶體管共用襯底區(qū)域和源漏摻雜區(qū)，同時存儲器晶體管具有堆棧結構，信息存儲在柵極區(qū)域下面的電荷存儲層中。
2.根據(jù)權利要求1所述的具有高速低壓操作的高可靠分裂柵非揮發(fā)性存儲器結構，其特征在于，該選擇晶體管和該存儲器晶體管共用的襯底區(qū)域是由高遷移率襯底材料、低禁帶寬度材料或III-V族材料構成的雙層結構或者多層結構，該襯底的形成采用外延生長、 化學氣相淀積或者采用注入的方式。
3.根據(jù)權利要求2所述的具有高速低壓操作的高可靠分裂柵非揮發(fā)性存儲器結構，其特征在于，所述高遷移率材料位于所述低禁帶寬度材料的上方，更靠近界面；所述雙層結構是應力硅和鍺硅雙層結構，或者是應力硅和鍺雙層結構，所述注入是鍺離子注入生成鍺硅層。
4.根據(jù)權利要求1所述的具有高速低壓操作的高可靠分裂柵非揮發(fā)性存儲器結構，其特征在于，所述存儲器晶體管的堆棧結構由隧穿層、存儲層和阻塞層構成，其中，隧穿層和阻塞層采用高禁帶寬度介質材料，存儲層采用高缺陷密度窄禁帶寬度的介質材料、深導帶能級的材料或者深導帶能級的材料與高缺陷密度材料的復合雙層或者多層結構。
5.根據(jù)權利要求4所述的具有高速低壓操作的高可靠分裂柵非揮發(fā)性存儲器結構，其特征在于，所述高禁帶寬度介質材料是SiO2或Al2O3，所述高缺陷密度窄禁帶寬度的介質材料是Si3N4或HfO2,所述深導帶能級的材料是硅納米晶體或金屬納米晶體，所述深導帶能級的材料與高缺陷密度材料的復合雙層或者多層結構是硅納米晶體/Si3N4復合結構。
6.根據(jù)權利要求1所述的具有高速低壓操作的高可靠分裂柵非揮發(fā)性存儲器結構，其特征在于，該選擇晶體管和該存儲器晶體管采用多晶硅材料或者金屬硅化物作為柵電極， 該選擇晶體管和該存儲器晶體管的源區(qū)和漏區(qū)采用η摻雜形成。
7.根據(jù)權利要求1所述的具有高速低壓操作的高可靠分裂柵非揮發(fā)性存儲器結構，其特征在于，所述柵極區(qū)域的制造方法包括先形成選擇晶體管柵氧化層和選擇晶體管柵電極的淀積和光刻定義，然后淀積存儲器晶體管的柵堆棧材料和存儲器晶體管的柵電極材料，完成存儲器晶體管的光刻定義，最后形成整個存儲單元的源漏定義和金屬連線。
8.根據(jù)權利要求1所述的具有高速低壓操作的高可靠分裂柵非揮發(fā)性存儲器結構，其特征在于，該結構具有多個存儲單元，該多個存儲單元采用傳統(tǒng)的溝道熱電子注入方式、源邊熱電子注入方式、完成器件的編程操作，此時電子將從襯底進入到存儲柵極下方的存儲層中，在這個過程中，襯底采用負電壓偏置用于增大二次碰撞電離。
9.根據(jù)權利要求1所述的具有高速低壓操作的高可靠分裂柵非揮發(fā)性存儲器結構，其特征在于，該結構具有多個存儲單元，該多個存儲單元采用FN柵擦除操作使得存儲電子從存儲層隧穿進入存儲器晶體管的控制柵極，或者采用帶帶隧穿熱空穴注入方式使得熱空穴從襯底進入存儲層完成與電子的復合，從而實現(xiàn)擦除操作。
10.根據(jù)權利要求1所述的具有高速低壓操作的高可靠分裂柵非揮發(fā)性存儲器結構， 其特征在于，在該結構中，信息的讀取操作是通過反向讀操作完成的，靠近存儲柵極的漏區(qū)加低電壓，而遠離存儲柵極的源區(qū)加高電壓。
全文摘要
本發(fā)明公開了一種具有高速低壓操作的高可靠分裂柵非揮發(fā)性存儲器結構，該結構包括選擇晶體管和存儲器晶體管，且該選擇晶體管和該存儲器晶體管共用襯底區(qū)域和源漏摻雜區(qū)，同時存儲器晶體管具有堆棧結構，信息存儲在柵極區(qū)域下面的電荷存儲層中。本發(fā)明采用應力硅/鍺硅的雙層或者多層襯底，綜合利用了應力硅溝道所帶來的一次碰撞電離的高碰撞電離率和SixGe1-x層的引入所帶來的高碰撞電離率以及由此產(chǎn)生的電子橫向的較寬分布，將有力提高分裂柵結構的編程效率，降低編程電壓，提高器件的數(shù)據(jù)保持特性，利于器件的高可靠運作。本發(fā)明的電荷俘獲型分裂柵存儲器制備工藝與傳統(tǒng)的硅平面CMOS工藝兼容，利于廣泛應用。
文檔編號H01L27/115GK102339833SQ201010235059
公開日2012年2月1日 申請日期2010年7月21日 優(yōu)先權日2010年7月21日
發(fā)明者劉明, 霍宗亮 申請人:中國科學院微電子研究所