專利名稱：一種多晶硅平坦化方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體制造方法，特別涉及一種多晶硅平坦化方法。
背景技術(shù)：
目前，半導(dǎo)體制造工業(yè)主要在硅襯底的晶片(wafer)器件面上生長器件，例如閃存器件，其結(jié)構(gòu)主要分成兩大部分存儲單元區(qū)(cell)和外圍電路區(qū)。傳統(tǒng)的疊柵 (stacked gate)閃存的存儲單元區(qū)包括硅襯底中的有源區(qū)，有源區(qū)上方依次為層疊結(jié)構(gòu)的浮柵(Floating Gate，re)、字線(Word Line,WL)和控制柵(CG)組成的柵極，其中CG同時控制re，以及有源區(qū)中位于柵極兩側(cè)的源極和漏極。隨著半導(dǎo)體技術(shù)的發(fā)展，閃存器件的結(jié)構(gòu)在不斷變化，出現(xiàn)了新型的閃存器件，例如分柵閃存，所述分柵閃存與傳統(tǒng)的疊柵閃存相比，其存儲單元區(qū)的結(jié)構(gòu)更加復(fù)雜，F(xiàn)G上方的CG和WL上方的CG是彼此分離的，與傳統(tǒng)的疊柵閃存相比，分柵閃存可以實現(xiàn)由所述分離.的CG獨立控制WL下方的溝道和浮柵下方的溝道，因此能夠有效地避免過度擦除效應(yīng)。分柵閃存的制造過程中，首先在wafer器件面的存儲單元區(qū)形成re的CG，接著在存儲單元區(qū)和外圍電路區(qū)同時沉積多晶硅，所述多晶硅用于在存儲單元區(qū)定義WL和/或WL的CG以及在外圍電路區(qū)制作邏輯控制器件，然后進(jìn)行光刻和刻蝕在存儲單元區(qū)定義WL和/或WL的CG，在外圍電路區(qū)定義邏輯控制器件。如圖Ia Ib所示，以分柵閃存的制造為例，TO的CG104形成之后，于整個wafer 器件面沉積多晶硅103，其中，由于多晶硅沉積是各相同性的，存儲單元區(qū)101沉積的多晶硅會在控制柵側(cè)壁沉積，使得多晶硅包裹re的CG104 ；外圍電路區(qū)102沉積的多晶硅則用于外圍邏輯控制器件的制造。顯而易見，多晶硅沉積之后，位于存儲單元區(qū)的re的CG104 頂部的多晶硅會高于re的CG104之間沉積的多晶硅，形成多晶硅突起。對于分柵閃存，需要在后續(xù)步驟中光刻和刻蝕所述多晶硅103，定義存儲單元區(qū)101其他結(jié)構(gòu)，例如WL，而多晶硅突起形成的多晶硅高度差極大阻礙了對所述多晶硅光刻工藝中曝光、顯影形成圖案化的精確控制。因此需要對所述多晶硅103進(jìn)行多晶硅平坦化，去除多晶硅突起?，F(xiàn)有技術(shù)的多晶硅表面平坦化采用的方法為首先在外圍電路區(qū)沉積緩沖二氧化硅層作為外圍電路區(qū)保護(hù)層(圖中未畫出)，然后直接對wafer器件面化學(xué)機械研磨(Chemical-Mechanical Polishing, CMP)去除多晶硅突起，直到露出TO的CG頂部氮化硅蓋層，其中，F(xiàn)G的CG104 頂部具有的氮化硅蓋層105作為re的CG104的硬掩膜，在后續(xù)制造工藝中起到保護(hù)re的 CG104的作用。對于需要在沉積的多晶硅上用光刻和刻蝕的方法定義存儲單元區(qū)其他結(jié)構(gòu)的 wafer，必須對存儲單元區(qū)存在的多晶硅突起進(jìn)行多晶硅平坦化，以便精確控制后續(xù)光刻和刻蝕多晶硅步驟。然而，根據(jù)外圍電路區(qū)的外圍邏輯控制器件的設(shè)計要求對外圍電路區(qū)的多晶硅沉積厚度的限制，在存儲單元區(qū)與外圍電路區(qū)同時沉積多晶硅步驟中，當(dāng)存儲單元區(qū)的柵極間距大于所述多晶硅沉積厚度的兩倍時，所述柵極之間會留下多晶硅凹槽。以分柵閃存為例，沉積多晶硅厚度的最大值為1800埃，當(dāng)相鄰的TO的CG間距大于3600埃時， 所述TO的CG之間會形成多晶硅凹槽。在采用上述CMP方法進(jìn)行多晶硅平坦化的過程中，CMP所用的研磨料以及逆反應(yīng)生成的復(fù)合物掉落在多晶硅凹槽中很難去除，對后續(xù)在存儲單元區(qū)進(jìn)行的光刻和刻蝕工藝造成污染和阻礙。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明解決的技術(shù)問題是化學(xué)機械研磨方法進(jìn)行多晶硅平坦化的過程中，研磨料以及逆反應(yīng)生成的復(fù)合物掉落在柵極間的多晶硅凹槽中很難去除，對后續(xù)在存儲單元區(qū)進(jìn)行的光刻和刻蝕工藝造成污染和阻礙。為解決上述問題，本發(fā)明的技術(shù)方案具體是這樣實現(xiàn)的—種多晶硅平坦化方法，在晶片器件面的存儲單元區(qū)形成頂部具有氮化硅蓋層的柵極，在所述晶片器件面的存儲單元區(qū)和外圍電路區(qū)沉積多晶硅之后，該方法包括在所述晶片器件面的多晶硅上沉積第一二氧化硅層；在所述第一二氧化硅層上沉積氮化硅層；在存儲單元區(qū)以第一二氧化硅層為停止層，干法刻蝕去除存儲單元區(qū)的氮化硅層；在晶片器件面沉積表面最低點高于所述氮化硅蓋層表面的第二二氧化硅層；以存儲單元區(qū)的氮化硅蓋層和外圍電路區(qū)的氮化硅層為停止層，多晶硅化學(xué)機械研磨所述晶片器件面的第二二氧化硅層、存儲單元區(qū)的第一二氧化硅層和多晶硅層；去除殘留的第一二氧化硅層和第二二氧化硅層。所述第一二氧化硅層厚度范圍是100 300埃。所述沉積第一二氧化硅層的方法是等離子增強化學(xué)氣相沉積。所述氮化硅層厚度范圍是200 350埃。所述沉積氮化硅層采用等離子增強化學(xué)氣相沉積方法。所述第二二氧化硅層的厚度范圍是800 1100埃。所述第二二氧化硅層采用等離子增強化學(xué)氣相沉積方法。所述多晶硅化學(xué)機械研磨所用的研磨料是氧化物研磨料，所述氧化物研磨料在多晶硅和二氧化硅之間的刻蝕選擇比范圍是0. 8 1. 2。在所述去除殘留的第一二氧化硅層和第二二氧化硅層之前，多晶硅回刻，以第一二氧化硅層為刻蝕停止層去除外圍電路區(qū)的氮化硅層。所述多晶硅回刻的刻蝕深度范圍是300 500埃。所述多晶硅回刻的多晶硅和氮化硅刻蝕選擇比范圍是0. 8 1. 2。由上述的技術(shù)方案可見，本發(fā)明提出了一種多晶硅平坦化方法，該方法在晶片器件面的多晶硅上依次生長第一二氧化硅層、氮化硅層和第二二氧化硅層，以第一二氧化硅作為存儲單元區(qū)刻蝕氮化硅層的刻蝕停止層，以外圍電路區(qū)的氮化硅層作為掩膜和CMP停止層，采用多晶硅和二氧化硅選擇比接近1 1的氧化物研磨料進(jìn)行多晶硅化學(xué)機械研磨， 使多晶硅平坦化。由于存儲單元區(qū)的第一二氧化硅層和第二二氧化硅層填充了在多晶硅沉積時相鄰控制柵之間的間距過大形成的多晶硅凹槽，因而避免了多晶硅平坦化過程中氧化物研磨料以及逆反應(yīng)生成的復(fù)合物掉落進(jìn)入多晶硅凹槽造成的殘留物清除困難，以及對后續(xù)工藝的污染和阻礙。


圖Ia Ib為現(xiàn)有技術(shù)多晶硅平坦化過程中存儲單元區(qū)和外圍電路區(qū)的剖面結(jié)構(gòu)示意圖；圖加 池為本發(fā)明多晶硅平坦化過程中存儲單元區(qū)和外圍電路區(qū)的剖面結(jié)構(gòu)示意圖；圖3為本發(fā)明多晶硅平坦化方法的流程示意圖。
具體實施例方式為使本發(fā)明的目的、技術(shù)方案、及優(yōu)點更加清楚明白，以下參照附圖并舉實施例， 對本發(fā)明進(jìn)一步詳細(xì)說明。具體實施例一本發(fā)明提出一種多晶硅平坦化方法，其方法流程圖如圖3所示，下面以分柵閃存中的多晶硅平坦化為例，結(jié)合附圖加 池詳細(xì)說明本發(fā)明提出的一種多晶硅平坦化方法， 該方法包括以下步驟步驟301、如圖加所示，在wafer器件面的存儲單元區(qū)201控制柵204形成后，在 wafer器件面的存儲單元區(qū)201和外圍電路區(qū)202同時沉積多晶硅203。本步驟中，沉積多晶硅203的方法是現(xiàn)有技術(shù)，此不再贅述；需要注意的是，在控制柵頂部有作為控制柵硬掩膜用于保護(hù)控制柵的氮化硅蓋層205，控制柵204是分柵閃存中TO的CG。步驟302、如圖2b所示，在wafer器件面的所述多晶硅203上沉積第一二氧化硅層 206 ；其中，第一二氧化硅層206厚度范圍是100 300埃，如100埃、150埃、300埃，沉積方法是等離子增強化學(xué)氣相沉積(PECVD，plasma enhanced chemical vapor deposition)。步驟303、如圖2c所示，在wafer器件面的存儲單元區(qū)201和外圍電路區(qū)202的第一二氧化硅層206上沉積氮化硅層207 ；氮化硅層207厚度范圍是200 350埃，例如200 埃、300?；?50埃，沉積方法是PECVD。步驟304、如圖2d所示，以存儲單元區(qū)201的第一二氧化硅層206為停止層，光刻后干法刻蝕去除存儲單元區(qū)201的氮化硅層207 ；本步驟中的光刻和干法刻蝕是指，先在 wafer器件面涂抹一層光刻膠，然后按照需要的掩模板圖案進(jìn)行曝光和顯影使光刻膠圖案化，然后對沒有被光刻膠圖案覆蓋的存儲單元區(qū)201部分進(jìn)行干法刻蝕，覆蓋在外圍電路區(qū)202的光刻膠(圖中未畫出)作為保護(hù)層，干法刻蝕后留下沉積在外圍電路區(qū)202的氮化硅層207’ ；其中，第一二氧化硅層206作為刻蝕存儲單元區(qū)201的氮化硅層207的刻蝕停止層，保證存儲單元區(qū)201的氮化硅層207被完全去除，只有外圍電路區(qū)被氮化硅層207’ 覆蓋，作為后續(xù)步驟中外圍電路區(qū)202上多晶硅203的阻擋層。步驟305、如圖2e所示，去除外圍電路區(qū)光刻膠后，在wafer器件面沉積第二二氧化硅層208 ；其中，第二二氧化硅層208的厚度范圍是800 1100埃，例如800埃、900?；?1100埃，沉積方法是PECVD ；第二二氧化硅層208的作用是完全填充所述控制柵204之間的多晶硅凹槽，要求最終形成的第二二氧化硅層208表面的最低點高于控制柵204頂部的氮化硅蓋層205表面的高度。步驟306、如圖2f所示，多晶硅化學(xué)機械研磨(Chemical-Mechanical Polishing, CMP) wafer器件面的第二二氧化硅層208、存儲單元區(qū)201的第一二氧化硅層206和多晶硅層203，以存儲單元區(qū)201的氮化硅蓋層205和外圍電路區(qū)202的氮化硅層207，為停止層； 其中，多晶硅CMP所用的研磨料是氧化物研磨料，其目前廣泛用于直接淺溝槽隔離(Direct STI, DSTI)CMP。所述氧化物研磨料在多晶硅和二氧化硅之間的刻蝕選擇比范圍是0.8 1.2，所述氧化物研磨料具有在多晶硅和二氧化硅之間的選擇比接近1 1，卻在多晶硅和氮化硅之間有高選擇比，幾乎不會去除氮化硅的特點。因此，本步驟中的多晶硅CMP會同時停止在位于所述控制柵204頂部的所述氮化硅蓋層205和外圍電路區(qū)202的氮化硅層 207’。采用氧化物研磨料的優(yōu)點在于，由于其對多晶硅和二氧化硅的選擇比相當(dāng)，所以在可以很好地控制多晶硅的厚度的同時保證填充多晶硅凹槽的二氧化硅的平坦。因為所述控制柵204之間的多晶硅凹槽已經(jīng)被第一二氧化硅層206和第二二氧化硅層208完全填平，所以在本步驟的多晶硅CMP完成之后，不存在氧化物研磨料掉落在多晶硅凹槽中的問題。步驟307、如圖2g所示，多晶硅回刻；本步驟并非本發(fā)明的必要步驟，是為了進(jìn)一步增加多晶硅平坦化的效果，和去除外圍電路區(qū)202的氮化硅層207’而進(jìn)行的。目前，多晶硅203的沉積厚度最大只有1800埃，這是由外圍電路區(qū)202的外圍邏輯控制器件設(shè)計要求決定的。所以，當(dāng)控制柵204的高度遠(yuǎn)大于1800時，步驟306的多晶硅CMP之后，沉積在控制柵204側(cè)壁的多晶硅頂點和與多晶硅凹槽之間仍然存在高度差(poly step height)。為了解決這個問題，采用本步驟盡可能使得多晶硅203高度一致，這是后續(xù)定義WL的光刻和刻蝕工藝過程中所需要的，此外，本步驟還可以同時去除外圍電路區(qū)202的所述氮化硅層 207’。其中，多晶硅回刻的方法是干法刻蝕，多晶硅和氮化硅的刻蝕選擇比的范圍是0.8 1. 2，以外圍電路區(qū)202的第一二氧化硅層206作為多晶硅回刻的刻蝕停止層；多晶硅回刻的深度范圍是300 500埃，例如300埃、450?；?00埃。因為氮化硅蓋層205的厚度一般在1000埃左右，遠(yuǎn)遠(yuǎn)大于外圍電路區(qū)202上所述氮化硅層207’的厚度，所以本步驟去除所述氮化硅層207’之后，控制柵204頂部仍然有作為硬掩膜的氮化硅蓋層205存在。步驟308、如圖池所示，去除殘留的第一二氧化硅層206和第二二氧化硅層208 ； 其中，覆蓋在存儲單元區(qū)201和外圍電路區(qū)202的第一二氧化硅層206和第二二氧化硅層 208會被同時去除，本步驟所用的方法是濕法刻蝕。本發(fā)明提出了一種多晶硅平坦化方法，該方法在晶片器件面的多晶硅上依次生長第一二氧化硅層、氮化硅層和第二二氧化硅層，以第一二氧化硅作為存儲單元區(qū)刻蝕氮化硅層的刻蝕停止層，以外圍電路區(qū)的氮化硅層作為掩膜和CMP停止層，采用多晶硅和二氧化硅選擇比接近1 1的氧化物研磨料進(jìn)行多晶硅化學(xué)機械研磨，使多晶硅平坦化。由于存儲單元區(qū)的第一二氧化硅層和第二二氧化硅層填充了在多晶硅沉積時，由于相鄰控制柵之間的間距過大形成的多晶硅凹槽，避免多晶硅平坦化過程中氧化物研磨料以及逆反應(yīng)生成的復(fù)合物掉落進(jìn)入多晶硅凹槽，造成清除的困難，以及對后續(xù)存儲單元區(qū)光刻和刻蝕工藝的污染和阻礙。以上所述僅為本發(fā)明的較佳實施例而已，并不用以限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)，所做的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明保護(hù)的范圍之內(nèi)。
權(quán)利要求
1 一種多晶硅平坦化方法，在晶片器件面的存儲單元區(qū)形成頂部具有氮化硅蓋層的柵極，所述晶片器件面的存儲單元區(qū)和外圍電路區(qū)沉積多晶硅之后，其特征在于，該方法包括在所述多晶硅上沉積第一二氧化硅層；在所述第一二氧化硅層上沉積氮化硅層；在存儲單元區(qū)以第一二氧化硅層為停止層，干法刻蝕去除存儲單元區(qū)的氮化硅層；在晶片器件面沉積表面最低點高于所述氮化硅蓋層表面的第二二氧化硅層；以存儲單元區(qū)的氮化硅蓋層和外圍電路區(qū)的氮化硅層為停止層，多晶硅化學(xué)機械研磨所述晶片器件面的第二二氧化硅層、存儲單元區(qū)的第一二氧化硅層和多晶硅層；去除殘留的第一二氧化硅層和第二二氧化硅層。
2.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述第一二氧化硅層厚度范圍是100 300 埃。
3.根據(jù)權(quán)利要求1或2所述的方法，其特征在于，所述沉積第一二氧化硅層的方法是等離子增強化學(xué)氣相沉積。
4.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述氮化硅層厚度范圍是200 350埃。
5.根據(jù)權(quán)利要求1或4所述的方法，其特征在于，所述沉積氮化硅層采用等離子增強化學(xué)氣相沉積方法。
6.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述第二二氧化硅層的厚度范圍是800 1100 埃。
7.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述第二二氧化硅層采用等離子增強化學(xué)氣相沉積方法。
8.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述多晶硅化學(xué)機械研磨所用的研磨料是氧化物研磨料，所述氧化物研磨料在多晶硅和二氧化硅之間的刻蝕選擇比范圍是0. 8 1. 2。
9.根據(jù)權(quán)利要求1所述的方法，其特征在于，在所述去除殘留的第一二氧化硅層和第二二氧化硅層之前，多晶硅回刻，以第一二氧化硅層為刻蝕停止層去除外圍電路區(qū)的氮化硅層。
10.根據(jù)權(quán)利要求9所述的方法，其特征在于，所述多晶硅回刻的刻蝕深度范圍是 300 500 埃。
11.根據(jù)權(quán)利要求9或10所述的方法，其特征在于，所述多晶硅回刻的多晶硅和氮化硅刻蝕選擇比范圍是0.8 1.2。
全文摘要
本發(fā)明提供一種多晶硅平坦化方法，在具有氮化硅蓋層?xùn)艠O的晶片器件面沉積多晶硅之后，該方法包括在所述多晶硅上依次沉積第一二氧化硅層和氮化硅層；干法刻蝕去除存儲單元區(qū)的氮化硅層；在晶片器件面沉積表面最低點高于所述氮化硅蓋層表面的第二二氧化硅層；以外圍電路區(qū)保留的氮化硅層為停止層進(jìn)行多晶硅CMP，最后去除外圍電路區(qū)的氮化硅和殘留的第一二氧化硅層和第二二氧化硅層。由于存儲單元區(qū)的第一二氧化硅層和第二二氧化硅層填充了在多晶硅沉積時相鄰柵極之間由于間距過大形成的多晶硅凹槽，因而避免了多晶硅平坦化過程中氧化物研磨料以及逆反應(yīng)生成的復(fù)合物掉落進(jìn)入多晶硅凹槽造成的殘留物清除困難，以及對后續(xù)工藝的污染和阻礙。
文檔編號H01L21/306GK102339743SQ20101023319
公開日2012年2月1日 申請日期2010年7月15日 優(yōu)先權(quán)日2010年7月15日
發(fā)明者周儒領(lǐng), 姜立維, 陳亞威 申請人:中芯國際集成電路制造(上海)有限公司