技術(shù)編號：6948856
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細信息。本發(fā)明涉及一種半導體制造方法，特別涉及。 背景技術(shù)目前，半導體制造工業(yè)主要在硅襯底的晶片(wafer)器件面上生長器件，例如閃存器件，其結(jié)構(gòu)主要分成兩大部分存儲單元區(qū)(cell)和外圍電路區(qū)。傳統(tǒng)的疊柵 (stacked gate)閃存的存儲單元區(qū)包括硅襯底中的有源區(qū)，有源區(qū)上方依次為層疊結(jié)構(gòu)的浮柵(Floating Gate，re)、字線(Word Line,WL)和控制柵(CG)組成的柵極，其中CG同時控制re，以及有源區(qū)中位于柵極兩側(cè)的源極和漏極。隨...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。