專利名稱：半導(dǎo)體裝置的制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種用在絕緣表面上形成的晶體管形成集成電路的半導(dǎo)體裝置的制 造方法，本發(fā)明特別涉及使用高分辨率曝光技術(shù)的半導(dǎo)體裝置的制造方法。
背景技術(shù)：
作為由無線信號進(jìn)行指令和數(shù)據(jù)的發(fā)送/接收的半導(dǎo)體裝置，已知的是使用在玻 璃襯底上的薄膜晶體管(下面也稱為“TFT”)來形成集成電路，并且具備天線的半導(dǎo)體裝 置。(例如參照專利文件1)[專利文件1]這種半導(dǎo)體裝置，根據(jù)用途和方式稱為IC卡和IC標(biāo)簽，且將用于物品和個體識 別。換言之，代替現(xiàn)在廣泛地使用的條碼系統(tǒng)，正在嘗試將信息記錄密度更高的識別系統(tǒng)導(dǎo) 入于商業(yè)交易和安全管理。在現(xiàn)有的半導(dǎo)體裝置的制造步驟中，為了形成布線或接觸孔等微小的圖案需要采 用曝光工藝(例如，光刻工藝，Photolithography Process) 0曝光工藝包括如下步驟在襯 底上形成光抗蝕膜，且在用形成有預(yù)定的圖案的掩模進(jìn)行曝光之后，使用顯影劑將該光抗 蝕膜顯影，而形成所希望的集成電路的圖案。圖18A至18D是說明現(xiàn)有的曝光工藝的圖。圖18A是由鉻等形成的遮光膜904形 成在透光性襯底上的光掩模902的截面圖。經(jīng)過該光掩模902的開口部分903a和903b的 掩模透光的振幅分布，如圖18B所示那樣，具有相同的相位且相同的振幅分布。圖18C是在 曝光面中的光強度分布，由于光曲折，開口部分903a及903b的邊緣部分的強度分布擴大 了。圖18D示出作為一個例子的將接觸孔910a及910b形成于在半導(dǎo)體層906和柵電 極908上形成的層間絕緣層中的情況。當(dāng)開口部分903a及903b為1.5μπι時，受到圖18C 的光強度分布的影響，實際上形成比1.5μπι更大的口徑的接觸孔910a和910b。如果將光 掩模的對準(zhǔn)偏移估算為0. 5 μ m左右，則需要將其冗余性估算在內(nèi)，以便使接觸孔圖案910a 和910b不從半導(dǎo)體層906偏開。換言之，現(xiàn)有的曝光工藝因為曝光分辨率欠佳，所以需要 預(yù)計更多的冗余，這就使集成電路的微小化有了限度。[專利文件1]特開2005-202947號公報

發(fā)明內(nèi)容
要將IC卡和IC標(biāo)簽廣泛地在社會上普及，被認(rèn)為必須使單價為10日元或更低。 而要降低單價，就需要實現(xiàn)作為IC卡或IC標(biāo)簽的要素的IC芯片的高集成化，來縮小芯片 的面積，以增加從一個襯底可以獲得的IC芯片的個數(shù)。此外，還需要使用大面積的玻璃襯底來提高IC芯片的生產(chǎn)率。但是，薄的玻璃襯底在微小水平上有彎曲，所以在轉(zhuǎn)印光掩模 的圖案的曝光工藝中，不容易形成微小的圖案。因此本發(fā)明的目的是通過實現(xiàn)形成集成電路的圖案的微小化，以提供實現(xiàn)了縮小 芯片面積的半導(dǎo)體裝置的制造方法。例如，本發(fā)明的目的是縮小由薄膜晶體管而形成的用 于IC卡和IC標(biāo)簽的IC芯片。本發(fā)明涉及的半導(dǎo)體裝置的制造方法的技術(shù)要點是如下；包括形成柵電極的步 驟、在柵電極上形成絕緣層的步驟、形成穿過絕緣層的開口部分的步驟，且通過使用相移掩 模(PSM;phase shift mask)的曝光工藝進(jìn)行形成柵電極的步驟和形成穿過絕緣層的開口 部分的步驟中一方或雙方。另外，本發(fā)明涉及的半導(dǎo)體裝置的制造方法的技術(shù)要點是如下；包括形成柵電極 的步驟、在柵電極上形成絕緣層的步驟、形成穿過絕緣層的開口部分的步驟，且通過使用相 移掩模的曝光工藝進(jìn)行形成柵電極的步驟和形成穿過絕緣層的開口部分的步驟中的一方， 而另一方則通過使用全息掩模(holograph mask)的曝光工藝而完成。根據(jù)本發(fā)明，當(dāng)形成特別有助于提高集成電路的集成密度的接觸孔(尤其是連接 半導(dǎo)體層和布線層的接觸孔)和柵電極的圖案時，使用相移曝光法。因此，即使是玻璃襯底 那樣平坦度低的襯底，也可以在廣泛的區(qū)域中形成微小的圖案。換句話說，通過使用相移曝光法或全息曝光(holograph lithography)法，以可以 曝光的分辨率來形成布線或接觸孔等的集成電路所需要的圖案，可以提高集成密度。當(dāng)形成接觸孔時，可以將配置在其下層的接觸部分的設(shè)計冗余(design margin) 估算得很少。換言之，可以使預(yù)計的接觸孔開口的偏移的冗余區(qū)域為小。當(dāng)是如晶體管被周期地排列的存儲單元陣列等的圖案時，可以將鄰接的柵間隔 (gate pitch)縮小。


圖1是示出可以由無線信號進(jìn)行指令或數(shù)據(jù)的發(fā)送/接收的半導(dǎo)體裝置的一個結(jié) 構(gòu)例的方塊圖；圖2是示出在具備圖1的結(jié)構(gòu)及功能的半導(dǎo)體裝置中的電路的電路圖的一個例子 的圖；圖3A至3D是說明相移曝光法的一個例子的圖；圖4A至4D是說明相移曝光法的一個例子的圖；圖5是靜態(tài)隨機存取存儲器的電路圖；圖6是示出靜態(tài)隨機存取存儲器的電路布置的一個例子的圖；圖7是說明涉及實施方式1的半導(dǎo)體裝置的制造步驟的圖；圖8是說明涉及實施方式1的半導(dǎo)體裝置的制造步驟的圖；圖9是說明涉及實施方式1的半導(dǎo)體裝置的制造步驟的圖；圖10是說明涉及實施方式1的半導(dǎo)體裝置的制造步驟的圖；圖11是示出靜態(tài)隨機存取存儲器的電路設(shè)布置的一個例子的圖；圖12是說明涉及實施方式2的半導(dǎo)體裝置的制造步驟的圖；圖13是說明涉及實施方式2的半導(dǎo)體裝置的制造步驟的圖14是說明涉及實施方式2的半導(dǎo)體裝置的制造步驟的圖；圖15是示出具備將密碼處理了的指令譯碼的功能的半導(dǎo)體裝置的一個結(jié)構(gòu)例的 方塊圖；圖16是說明在芯片上形成天線的半導(dǎo)體裝置的方式的透視圖；圖17A至17C是示出在可以由無線信號進(jìn)行指令或數(shù)據(jù)的發(fā)送/接收的半導(dǎo)體裝 置中，用于延伸通訊距離的一個結(jié)構(gòu)例的圖；圖18A至18D是說明現(xiàn)有的曝光法的圖；圖19是說明半導(dǎo)體裝置的應(yīng)用方式的圖；圖20是說明半導(dǎo)體裝置的應(yīng)用方式的圖。
具體實施例方式在本發(fā)明所涉及的半導(dǎo)體裝置的制造方法中，作為用于形成集成電路的曝光工藝 使用相移曝光法或者使用全息掩模或計算機合成全息掩模的全息曝光法。注意在下面的說 明中，全息掩模包含計算機合成全息掩模。全息掩模是通過記錄物體光和參考光的干涉圖 而制造的。而計算機合成全息掩模由計算機來導(dǎo)入物體光和參考光的干涉圖而直接制造全 息掩模。曝光工藝包括進(jìn)行光抗蝕涂布、曝光、顯影等的步驟，以便形成集成電路的布線和 接觸孔等的圖案。作為該半導(dǎo)體裝置的制造方法，包括形成柵電極的步驟、在柵電極上形成絕緣層 的步驟、形成穿過絕緣層的開口部分的步驟。此時，通過使用相移掩模的曝光工藝進(jìn)行形成 柵電極的步驟和形成穿過絕緣層的開口部分的步驟中一方或雙方。此外，也可以通過使用 全息掩模的全息曝光法而進(jìn)行該曝光工藝。此外，也可以一方通過使用相移掩模的曝光法 而完成，而另一方通過使用全息掩模的全息曝光法而完成。此外，作為本發(fā)明所涉及的半導(dǎo)體裝置的制造方法的一種方式，包括在半導(dǎo)體層 上中介絕緣層形成柵電極的步驟、在柵電極上形成層間絕緣層的步驟、在層間絕緣層中形 成接觸孔的步驟、在層間絕緣層上及接觸孔中形成布線層的步驟。此時，通過使用相移掩模 的曝光工藝進(jìn)行形成柵電極的步驟和形成接觸孔的步驟的一方或雙方。此外，也可以通過 使用全息掩模的全息曝光工藝來進(jìn)行該曝光工藝。此外，也可以一方通過使用相移掩模的 曝光法而完成，而另一方通過使用全息掩模的全息曝光法而完成。在上述的半導(dǎo)體裝置的制造方法中包括在布線層的上層中介第二層間絕緣層形 成第二布線層的步驟，并且可以通過使用相移曝光法或全息曝光法的曝光工藝進(jìn)行該在第 二層間絕緣層中形成接觸孔的步驟。通過用圖像縮小投影系統(tǒng)(image-reducing projection system)(如分檔器， stepper)或等倍投影系統(tǒng)(1 1 projection system)(如校準(zhǔn)器，aligner)來進(jìn)行使用 相移掩模的曝光工藝，即使是玻璃襯底那樣平坦度欠佳的襯底，也可以獲取大的聚焦深度， 而在廣泛的區(qū)域中以短時間形成微小的圖案。此外，該使用相移掩模的曝光工藝也可以以 等倍或更高的倍率而進(jìn)行。注意，雖然示出了將使用相移掩模的曝光工藝，或者使用全息掩模的曝光工藝用 于形成柵電極或接觸孔，但半導(dǎo)體層的形成、劃定摻雜區(qū)域的掩模的形成可以適用其他曝 光工藝。使用相移掩模的曝光工藝，或者使用全息掩模的曝光工藝可以適用于半導(dǎo)體裝置
6的制造步驟所包括的所有的曝光工藝。但是，考慮到掩模成本和生產(chǎn)率，優(yōu)選將使用相移掩 模的曝光工藝或者使用全息掩模的曝光工藝適用于形成柵電極和接觸孔的步驟。通過使用相移曝光法或全息曝光法來形成用于形成柵電極的掩模圖案，可以實現(xiàn) 柵電極的微小化。此外，通過使用相移曝光法或全息曝光法來形成用于形成接觸孔的掩模 圖案，可以實現(xiàn)接觸孔的微小化。因此，當(dāng)為如晶體管被周期地排列的存儲單元陣列等的圖 案時，可以將鄰接的柵間隔縮小。根據(jù)本發(fā)明，可以獲得由以下薄膜晶體管構(gòu)成的集成電路的半導(dǎo)體裝置，該薄膜 晶體管由在具有絕緣表面的襯底上形成的半導(dǎo)體層形成其溝道形成區(qū)域。該半導(dǎo)體裝置為 了實現(xiàn)微小化，具有通過作為高分辨曝光技術(shù)的相移曝光法或全息曝光法而形成的如布線 以及接觸孔等各種圖案的集成電路。換句話說，本發(fā)明的半導(dǎo)體裝置是這樣一種半導(dǎo)體裝 置在玻璃襯底上的絕緣層形成窄小孔口的接觸孔，并具有以狹窄的柵間隔排列薄膜晶體 管的集成電路。根據(jù)本發(fā)明，作為這樣的半導(dǎo)體裝置，可以獲得具備如下部件的半導(dǎo)體裝置連接 于接收無線信號的天線的高頻率電路部分、處理接收的指令和數(shù)據(jù)等的信息的邏輯電路部 分、存儲外部發(fā)送來的數(shù)據(jù)或個體識別數(shù)據(jù)的存儲器部分。在本發(fā)明中，半導(dǎo)體裝置指的是利用半導(dǎo)體特性而發(fā)揮功能的所有裝置。具體地 包括功能裝置如微處理器(micro processor)、圖像處理器等、存儲裝置如存儲器部分等、 以及使用上述裝置的所有電子設(shè)備。此外，本發(fā)明的半導(dǎo)體裝置也可以適用于利用液晶的 電氣光學(xué)特性的顯示裝置和利用電致發(fā)光等的發(fā)光特性的顯示裝置的制造步驟。下面，對本發(fā)明的實施方式將參照附圖給予說明。但是，本發(fā)明不限于下面的說 明，所屬領(lǐng)域的普通人員可以很容易地理解一個事實就是其方式和詳細(xì)內(nèi)容可以被變換為 各種各樣的形式，而不脫離本發(fā)明的宗旨及其范圍。因此，本發(fā)明不應(yīng)該被解釋為僅限定在 下面所示出的實施方式所記載的內(nèi)容中。注意，在下面所說明的本發(fā)明的結(jié)構(gòu)中，表示相同 部件的參考標(biāo)號在不同的附圖中共同使用，在這種情況下有時候省略重復(fù)說明。作為本發(fā)明的實施方式，對由無線信號進(jìn)行指令或數(shù)據(jù)的發(fā)送/接收的半導(dǎo)體裝 置將參照附圖進(jìn)行說明。(關(guān)于本發(fā)明的一種實施方式的半導(dǎo)體裝置)圖1是示出由無線信號可以進(jìn)行指令或數(shù)據(jù)的發(fā)送/接收的半導(dǎo)體裝置的一個結(jié) 構(gòu)例的方塊圖。該半導(dǎo)體裝置包括如下部件天線部分102、高頻率電路部分103、電源電路 部分105、邏輯電路部分107。天線部分102與通訊裝置進(jìn)行信號的發(fā)送/接收，該通訊裝置 也稱為讀取/寫入器。發(fā)送信號的載波的頻率可以適用在1 135kHz的長波段、6. 78MHz、 13. 56MHz、27. 125MHz、40. 68MHz、5. OMHz 的短波段、微波段的 2. 45GHz、5. 8GHz、24. 125GHz 等。天線部分102相應(yīng)于通訊頻率段成為線圈型、單級型或偶極型的方式。天線部分102接收的載波中介檢波電容部分104分別流入于電源電路部分105和 邏輯電路部分107。在電源電路部分105中由整流電路部分110進(jìn)行半波整流后充電到保 持電容部分112。恒電壓電路部分114相對于接收的載波電力，即使被供給某一定量以上的 電力，也輸出一定量的電壓從而供給該半導(dǎo)體裝置中的邏輯電路部分107等工作所需要的 電力。在高頻率電路部分103中的復(fù)位電路部分108復(fù)位載波，并產(chǎn)生邏輯電路部分107工作所需要的時鐘信號，而且將信號輸出到對該信號進(jìn)行校正的PLL電路部分118和密碼 識別以及判定電路部分116。例如，復(fù)位電路部分108從振幅調(diào)制(ASK)的輸入信號中檢 測出作為振幅變動的“0”或“1”的輸入數(shù)據(jù)。復(fù)位電路部分108例如含有低通濾波器而構(gòu) 成。此外，調(diào)制電路部分106將振幅調(diào)制(ASK)的發(fā)送信號作為發(fā)送數(shù)據(jù)而發(fā)送。密碼識別以及判定電路部分116識別指令密碼且作出判定。由密碼識別和判定電 路部分116識別和判定的指令密碼是幀結(jié)束(E0F、end of frame)信號、幀開始(S0F、start of frame)信號、標(biāo)記(flag)、指令密碼、掩模長度(mask length)、掩模值(mask value) 等。此外，各個密碼識別以及判定電路806還具有用于識別發(fā)送錯誤的循環(huán)冗余校驗(CRC、 cyclic redundancy check)的功能。將來自密碼識別和判定電路116的結(jié)果輸出到存儲控 制器部分120。存儲控制器部分120基于判定結(jié)果控制存儲器部分122的讀出。在編碼電 路124中將從存儲器部分122讀出的數(shù)據(jù)編碼，并在調(diào)制電路部分106中調(diào)制，而產(chǎn)生響應(yīng) 信號。作為存儲器部分122的結(jié)構(gòu)，可以適用只存儲固定數(shù)據(jù)的掩模R0M(Read Only Memory)、SRAM (Static Random Access Memory ；靜態(tài)隨機存取存儲器)等可以任意讀出寫 入的存儲器、以及具有用于存儲電荷的浮動電極的非易失性存儲器等。像這樣，在圖1中示出的半導(dǎo)體裝置具有接收來自通訊裝置的指令，且將數(shù)據(jù)寫 入到存儲器部分122，或讀出來自存儲器部分122的數(shù)據(jù)的功能。該通訊裝置也稱為讀取寫 入器。對具有上述結(jié)構(gòu)和功能的半導(dǎo)體裝置中的電路的電路圖的一個例子參照圖2進(jìn) 行說明。構(gòu)成電源電路部分105的整流電路部分110和保持電容部分112配置在互相接近 的領(lǐng)域。高頻率電路部分103的復(fù)位電路部分108和邏輯電路部分107的密碼識別以及判 定電路部分116可以分開配置在多個地方。復(fù)位電路部分108配置在PLL電路部分118與 密碼識別以及判定電路部分116之間。此外，通過將PLL電路部分118和密碼識別以及判 定電路部分116鄰接地配置，可以抑制操音的影響。雖然檢波電容部分104配置在高頻率 電路部分103，但在邏輯電路部分107也配置有另一檢波電容部分104b。調(diào)制電路部分106 配置在該兩個檢波電容部分104與檢相電容部分104b之間。使用電子束曝光或激光束曝光形成電路，以使存儲器部分122包含掩模ROM。電子 束曝光或激光束曝光根據(jù)程序可以使寫入到掩模ROM的數(shù)據(jù)不同，因而可以使每個芯片存 儲不同的用于識別的信息。此外，寫入電路配置在存儲控制器部分120以在存儲器部分122中包含作為補寫 型存儲器的熔斷型(fuse type)或相變型(phase-change type)的有機存儲器。當(dāng)制造該 半導(dǎo)體裝置時，在將數(shù)據(jù)寫入到有機存儲器的情況下，也可以將施加有用于寫入的電壓的 電極配置在電路圖中。這樣的半導(dǎo)體裝置可以由使用了單晶硅襯底的MOS晶體管來形成。此外，考慮到 外觀形狀的自由度和生產(chǎn)率，也可以由使用玻璃等的絕緣襯底的薄膜晶體管來制造半導(dǎo)體裝置。換言之，要將這樣的可以非接觸地發(fā)送/接收數(shù)據(jù)的半導(dǎo)體裝置在社會上普及， 就起碼需要降低其制造成本。但是，如果使用半導(dǎo)體集成電路的制造技術(shù)而設(shè)立新的生產(chǎn) 線，設(shè)備投資就增長，所以難以謀求低成本化。例如，如果設(shè)立使用12英寸晶片的生產(chǎn)線，需要大約1500億日元的設(shè)備投資，而且加上運行成本的話，使單價為100日元或更低是相 當(dāng)困難的。此外，12英寸晶片的面積是73000mm2，即使當(dāng)由具有幅度20 μ m至50 μ m的刀 片的切割裝置來分割時不考慮需要大約100 μ m的冗余幅度，當(dāng)切割I(lǐng)mm角的芯片時也只能 獲取73000個芯片，當(dāng)切割0. 4mm角的芯片時只能獲取182，500個芯片，所以確保充分的供
給量是非常困難的。另外，當(dāng)由使用玻璃等的絕緣襯底的薄膜晶體管來制造該半導(dǎo)體裝置時，也可以 使用大面積襯底。但是，當(dāng)電路的微小化不充分且芯片面積大時，要大幅度地降低單價是很 困難的。在此，在本實施方式中，采用即使是玻璃襯底等也可以形成微小圖案的曝光工藝。(關(guān)于相移曝光法)使用采用半色調(diào)型相移掩模(PSM ；phase shift mask)的相移曝光法，如上述所示 那樣，即使是玻璃襯底等也可以形成微小圖案。按照該方法，由提供于光掩模的相位轉(zhuǎn)移器 使一部分光的相位反轉(zhuǎn)，而可以提高相對于電路圖案等的光學(xué)像的邊緣部分的對比度。換 言之，使用在主圖案(獨立的接觸孔圖案等)的外周配置有將相位反轉(zhuǎn)了的輔助圖案的相 移掩模(PSM;phaSe shift mask) 0使相位差產(chǎn)生在穿過主圖案與輔助圖案的曝光光之間。圖3是說明相移曝光法的一個例子的圖。圖3A是由鉻等形成的遮光膜204和相位 轉(zhuǎn)移器205a和205b形成在透光性襯底上的光掩模202的截面圖。在遮光膜204上設(shè)置有 開口部分203a和203b，其相當(dāng)于主圖案。相位轉(zhuǎn)移器205a和205b配置在開口部分203a 和203b的外周，其相當(dāng)于輔助圖案。相位轉(zhuǎn)移器205a和205b使用相位轉(zhuǎn)移膜等而設(shè)定相 位差和透過率。例如，將相位差設(shè)定為180度士5度，將通過率設(shè)定為4至8%。作為相位 轉(zhuǎn)移膜，使用Cr的氧化膜或MoSi的氧化膜、SiO2膜、或薄的Cr膜，或者所述膜的疊層膜。穿過所述光掩模202的開口部分203a和203b的透光的振幅分布為，如圖3B所示 那樣，穿過開口部分203a和203b的曝光光與穿過鄰接該開口部分的相位轉(zhuǎn)移器205a和 205b的曝光光的振幅分布反轉(zhuǎn)。透過開口部分203a和203b的光的振幅分布由貝塞爾函數(shù) 而被提供，并且在中心的0次峰值的周圍有幾個高次峰值。針對于此，將相位轉(zhuǎn)位器205a 和205b的中心位置設(shè)置為所述幾個高次峰值中同相且最大的峰值的位置。由此，主圖案的 發(fā)光強度分布的下擺部分被周邊的逆相位的輔助圖案抵消，從而在實際上可以使主圖案的 發(fā)光強度分布變狹。通過使主圖案的強度分布的下擺部分的擴寬部分變狹，如圖3C所示那樣，曝光面 的發(fā)光強度分布在邊緣邊緣部分為高坡度的強度分布。作為主圖案的開口部分203a和 203b的發(fā)光強度分布的下擺部分被周邊的逆相位的輔助圖案抵消，因而在實際上可以使主 圖案的發(fā)光強度分布變狹。此外，根據(jù)相位轉(zhuǎn)移器205a和205b的透光的振幅分布不只在 其中心部分而且還在其周邊也有高次峰值。由于該峰值的位置與本來的開口部分203a和 203b的位置一致，因此主圖案的中央附近的發(fā)光強度被強調(diào)，所以發(fā)光強度分布的對比度 也增大。結(jié)果，可以提高開口部分203a和203b的分辨率并擴大聚焦深度。圖3D示出當(dāng)在形成在半導(dǎo)體層206與柵電極208上的層間絕緣層中形成接觸孔 210a和210b時的一個例子。相位轉(zhuǎn)移法因為可以不改變用于曝光的光的波長并且提高分 辨率，所以可以將分辨率從傳統(tǒng)的1.5ym&*lym&S。即使在開口部分203a和203b 為Iym左右的情況下，作為半導(dǎo)體層206的設(shè)計布置，也不需要要預(yù)計多余的冗余。換言 之，即使在玻璃等的絕緣襯底上的集成電路，也可以謀求實現(xiàn)微小化。
圖4與圖3同樣，是說明相位轉(zhuǎn)移曝光法的另一個例子的圖。圖4A是在透光性襯 底的相位轉(zhuǎn)移器205上形成了開口部分203a和203b的光掩模202的截面圖。相位轉(zhuǎn)移 器205例如將相位差設(shè)定為180度士5度，將通過率設(shè)定為4至8%。在這種情況下，如圖 4B所示那樣，穿過開口部分203a、203b的曝光光具有與穿過鄰接該開口部分的相位轉(zhuǎn)移器 205的曝光光反轉(zhuǎn)的振幅分布。因此，如圖4C所示那樣，可以獲得在曝光面邊緣部分為高坡 度的曝光光強度分布。圖4D示出當(dāng)在形成在半導(dǎo)體層206與柵電極208上的層間絕緣層 中形成接觸孔210a和210b時的一個例子。在這種情況也發(fā)揮與圖3同樣的效果，可以形 成微小的接觸孔圖案。注意，雖然在圖3及4中，例示出當(dāng)對半導(dǎo)體層206形成接觸孔圖案時的情況，但 是也可以當(dāng)對電極、布線、半導(dǎo)體層等為了形成集成電路所必要的各種各樣的圖案曝光時 也是適用的。在使用相移掩模的曝光工藝中，可以使用如分檔器的圖像縮小投影系統(tǒng)。但是，分 辨率越高，聚焦深度就越小。對于玻璃襯底等的平坦性欠佳的襯底，優(yōu)選使用等倍投影系統(tǒng) 來處理。通過使用等倍投影系統(tǒng)，即使使用大面積玻璃襯底，也可以縮短處理時間。(關(guān)于全息曝光法)為了即使是玻璃襯底等也形成微小圖案，使用全息曝光法。全息曝光法是使用全 息原理來進(jìn)行曝光的曝光法。該曝光法通過曝光描畫有全息圖的掩模上的圖案，以再現(xiàn)在 形成抗蝕劑層的晶片上。全息掩模是通過對記錄有集成電路的圖案的原版(光掩模)照 射激光(物體光)而產(chǎn)生衍射，與此同時從全息記錄層的背面使該激光與可干涉性的激光 (參考光)互相干涉，而記錄該干涉圖案的掩模。在曝光工藝中，將曝光束(再生光)照射 到全息掩模，且在曝光面將衍射光成像而進(jìn)行光致抗蝕劑的曝光。全息圖因為在原理上沒 有象差，所以具有分辨率高的特征。因為全息掩模記錄光的相位信息，所以也可以應(yīng)用相移掩模的原理形成邊緣部分 強調(diào)型的掩模圖案。也可以適用記錄了具備相位轉(zhuǎn)移器的掩模信息的全息掩模、或者適用 利用了曝光面的相位轉(zhuǎn)移效果的全息掩模。因此，可以形成具備更微小的圖案的掩模層。實施方式1關(guān)于使用這種可以實現(xiàn)微小化的曝光技術(shù)的半導(dǎo)體裝置的制造方法，將參照附圖 進(jìn)行說明。在下面的說明中，如圖5所示那樣，將具備6個晶體管的靜態(tài)隨機存取存儲器 (SRAM ；Static Random Access Memory)的存儲單元作為例子進(jìn)行說明。在該SRAM中，反相器301和302的各個輸入中介開關(guān)Sl和S2而分別連接到位線 BLl和BL2。由字線WL傳達(dá)的行選擇信號來控制開關(guān)Sl和S2。由高電壓VDD和一般接地 的低電壓GND將電力供給給每個反相器301和302。電壓VDD被印加到位線BLl和BL2中 的一個，且電壓GND被印加到這些位線中的另一個，以便將信息寫入到存儲單元。反相器301包含串聯(lián)連接的η溝道型晶體管附和P溝道型晶體管PI。P溝道型 晶體管Pl的源極連接到電壓VDD，η溝道型晶體管m的源極連接到電壓GND。ρ溝道型晶 體管Pl與η溝道型晶體管m的漏極由節(jié)點305A相互連接。ρ溝道型晶體管Pl與η溝道 型晶體管m的柵極由節(jié)點306A相互連接。同樣，反相器302包含ρ溝道型晶體管P1、像η 溝道型晶體管W那樣連接的P溝道型晶體管P2、n溝道型晶體管N2，并且ρ溝道型晶體管 P2和η溝道型晶體管Ν2的柵極連接到節(jié)點306Β，ρ溝道型晶體管Ρ2和η溝道型晶體管Ν2的共同漏極相互連接到節(jié)點305B。在圖5所示的SRAM的工作中，開關(guān)Sl和S2為開，并且設(shè)定反相器301和302的 輸入以及輸出的狀態(tài)。其次，開關(guān)Sl和S2為關(guān)，且保持反相器301和302內(nèi)的信號的狀 態(tài)。每個位線BLl和BL2在電壓VDD與GND之間的電壓范圍內(nèi)被預(yù)充電，以便從存儲單元 讀出信息。開關(guān)Sl和S2為開，在位線上的電壓隨著反相器301和302的信號的狀態(tài)而變 化。由連接到位線的讀出放大器來讀出在存儲單元內(nèi)保存的數(shù)據(jù)。在圖6中示出圖5所示的SRAM的電路配置的一個例子。圖6所示的是由包含半 導(dǎo)體層和柵布線層的兩層的布線層來形成的SRAM。將η溝道型晶體管形成的半導(dǎo)體層402 和P溝道型晶體管形成的半導(dǎo)體層404配置在下層，在其上層中間夾絕緣層配置第一布線 層406、408、410。第一布線層406是形成柵電極的層，并與半導(dǎo)體層402和404交叉而形成 η溝道型晶體管m和ρ溝道型晶體管Pl。第一布線層408是形成柵電極的層，并且與半導(dǎo) 體層402和404交叉而形成η溝道型晶體管Ν2和ρ溝道型晶體管Ρ2。第一布線層410是 字線(WL)，并且與半導(dǎo)體層402交叉而形成開關(guān)Sl和S2。第一布線層406、408、410與半 導(dǎo)體層402和404的關(guān)系是如此，并且形成柵電極。第二布線層412、414、416、418中間夾第一布線層406、408、410和絕緣層來形成。 第二布線層412形成位線(BLl)，第二布線層414形成位線(BL2)，第二布線層416形成電 源線(VDD)，第二布線層418形成接地電位線(GND)。接觸孔Cl是形成在絕緣層的開口，且將第二布線層412與半導(dǎo)體層402連接。接 觸孔C2是形成在絕緣層的開口，且將第二布線層414與半導(dǎo)體層402連接。接觸孔C3是 形成在絕緣層的開口，且將第二布線層422與半導(dǎo)體層402連接。接觸孔C4是形成在絕緣 層的開口，且將第二布線層422與半導(dǎo)體層404連接。接觸孔C5是形成在絕緣層的開口， 且將第二布線層420與半導(dǎo)體層402連接。接觸孔C6是形成在絕緣層的開口，且將第二 布線層420與半導(dǎo)體層404連接。接觸孔C7是形成在絕緣層的開口，且將第二布線層416 與半導(dǎo)體層402連接。接觸孔C8是形成在絕緣層的開口，且將第二布線層418與半導(dǎo)體層 404連接。接觸孔C9是形成在絕緣層的開口，且將第二布線層422與第一布線層408連接。 接觸孔ClO是形成在絕緣層的開口，且將第二布線層420與第一布線層406連接。這樣，由 將半導(dǎo)體層與第一布線層以及第二布線層之間連接的接觸孔Cl至ClO來形成圖5示出的 SRAM。其次，關(guān)于這樣的SRAM的制造步驟，將相應(yīng)于圖6示出的A-B線(ρ溝道型晶體管 Pl)以及C-D線(η溝道型晶體管Ν2)的截面圖參照圖7進(jìn)行說明。在圖7中，襯底400是從玻璃襯底、石英襯底、金屬襯底(例如陶瓷襯底或不銹鋼 襯底等)、Si襯底等的半導(dǎo)體襯底中選擇的。另外，作為塑料襯底可以選擇如下襯底；聚對 苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)、聚醚砜(PES)、丙烯等。作為雜質(zhì)物的阻擋層，第一絕緣層401形成在襯底400。第一絕緣層401是半導(dǎo)體 層402和404的基底膜。當(dāng)作為襯底400使用石英時，第一絕緣層401可以省略。作為第一絕緣層401，通過CVD法或濺射法等，使用如下絕緣材料來形成；氧化硅、 氮化硅、氧氮化硅(SiOxNy) (χ > y > 0)、氮氧化硅(SiNxOy) (x > y > 0)等。例如，當(dāng)將第 一絕緣層401作為兩層結(jié)構(gòu)時，優(yōu)選作為第一層絕緣層形成氮氧化硅膜并且作為第二層絕 緣層形成氧氮化硅膜。此外，也可以作為第一絕緣層形成氮化硅膜并且作為第二層絕緣層
11形成氧化硅膜。這樣，通過形成作為阻擋層發(fā)揮功能的第一絕緣層401，可以防止來自襯底 400Na等的堿金屬和堿土金屬給在該襯底上形成的元件造成不良影響。半導(dǎo)體層402和404優(yōu)選由晶性半導(dǎo)體層形成。晶性半導(dǎo)體層包括通過熱處理或 照射激光晶化在第一絕緣層401上形成的非晶半導(dǎo)體層而形成的晶性半導(dǎo)體層、以及在非 晶化在第一絕緣層401上形成的非晶半導(dǎo)體層之后使其再晶化而形成的晶性半導(dǎo)體層。當(dāng)通過照射激光進(jìn)行晶化或者再晶化時，作為激光光源可以使用LD激勵的連續(xù) 振蕩(CW)激光(YV04，第二高次諧波(波長532nm))。不需要限于第二高次諧波，但是在能 源效率上，第二高次諧波比更高次的高次諧波優(yōu)越。當(dāng)將CW激光照射到半導(dǎo)體膜時，因為 能源連續(xù)地供給給半導(dǎo)體膜，所以一旦使半導(dǎo)體膜成為融化狀態(tài)，可以持續(xù)保持該熔融狀 態(tài)。而且，通過掃描CW激光將半導(dǎo)體膜的固液界面移動，沿著該移動方向可以形成長的晶 粒。此外，使用固體激光是因為與氣體激光等相比，輸出的穩(wěn)定性高，可以期待穩(wěn)定的處理。 注意，不限于CW激光，也可以使用重復(fù)頻率為IOMHz或更高的脈沖激光。使用重復(fù)頻率高 的脈沖激光，如果半導(dǎo)體膜從熔融到固化的時間短于激光的脈沖間隔，則可以一直將半導(dǎo) 體膜保持為熔融狀態(tài)，通過固液界面的移動可以形成由沿著一個方向的長的晶粒構(gòu)成的半 導(dǎo)體膜。也可以使用其他CW激光以及重復(fù)頻率為IOMHz或更高的脈沖激光。例如，作為 氣體激光有Ar激光、Kr激光、CO2激光等。作為固體激光有如下激光；YAG激光、YLF激光、 YAlO3激光、GdVO4激光、KGW激光、KYW激光、變石激光、Ti 藍(lán)寶石激光、Y2O3激光、YVO4激 光等。此夕卜，也有如下陶瓷激光；YAG激光、Y2O3激光、GdVO4激光、YVO4激光等。作為金屬蒸 汽激光可以舉出氦鎘激光等。此外，在激光器中，當(dāng)將激光束以TEMc (單一橫向模式)振蕩 而射出時，可以提高在被照射面上獲得的線狀的射束點的均勻性，因而是優(yōu)選的。另外，也 可以使用脈沖振蕩的受激準(zhǔn)分子激光。作為柵絕緣層使用的第二絕緣層403適用如下材料；氧化硅、氮化硅、氧氮化硅 (SiOxNy) (χ > y > 0)、氮氧化硅(SiNxOy) (X > y > 0)等。這樣的絕緣層通過氣相成長法或 濺射法而形成。此外，對半導(dǎo)體層402和404在如下氣氛中進(jìn)行高密度等離子體處理；氧氣 氛(例如氧(O2)和稀有氣氣氛(包含He、Ne、Ar、Kr、Xe中的至少一個)的氣氛下、或者氧 與氫與稀有氣的氣氛下)、或者氮氣氛(例如氮(N2)和稀有氣(包含He、Ne、Ar、Kr、Xe中 的至少一個))的氣氛下、或者氮與氫與稀有氣的氣氛下、或者NH3與稀有氣的氣氛下)，而 對半導(dǎo)體層402和404的表面進(jìn)行氧化處理或氮化處理，也可以形成作為柵絕緣層適用的 第二絕緣層403。通過高密度等離子體處理來對半導(dǎo)體層402和404的表面進(jìn)行氧化處理 或者氮化處理而形成第二絕緣層403，可以降低成為電子和空穴的捕獲器(trap)的缺陷能 級密度(defect level density)。作為柵電極而使用的第一布線層406和408使用如下材料來形成；鎢、鉬、鈦、鉭、 鉻、鈮等其他難熔金屬。或者，也可以使用鉬和鎢的合金、氮化鈦、氮化鎢等上述金屬的合 金、導(dǎo)電性金屬氮化物或?qū)щ娦越饘傺趸铩６?，第一布線層406和408可以由氮化鉭與 鎢的疊層結(jié)構(gòu)來形成。此外，也可以使用摻雜有磷等的雜質(zhì)物元素的多晶硅。作為用作柵電極的第一布線層406和408，在上述導(dǎo)電層堆積在第二絕緣層403 的大約整個面上之后，使用光掩模(PMG)來形成掩模層424。使用該掩模層424來進(jìn)行蝕 刻，而形成第一布線層406和408。通過曝光工藝來形成掩模層424。此刻，通過使用在圖 3和圖4中說明的相移掩模來曝光光掩模(PMG)，這樣即使是平坦度欠佳的玻璃襯底，也可以形成作為微小的柵電極而使用的第一布線層406和408。例如，即使以i線(365nm)使用 1. 5 μ m的分辨度的等倍投影系統(tǒng)，通過使用相移掩模來曝光，也可以形成作為約1 μ m的柵 長的柵電極而使用的第一布線層406和408。在圖8中，在第一布線層406和408中分別形成側(cè)壁(side wall) 426和428，而且 作為鈍化層形成第三絕緣層434。第三絕緣層434由氮化硅、氧氮化硅(SiOxNy) (x > y > 0)、氮氧化硅(SiNxOy) (x > y > 0)等來形成。在半導(dǎo)體層402形成作為源極及漏極而發(fā)揮 功能的η型雜質(zhì)區(qū)域432。再者，利用側(cè)壁428也可以形成所謂的低濃度漏極區(qū)域433 (LDD 區(qū)域)。此外，在半導(dǎo)體層404形成作為源極及漏極而發(fā)揮功能的ρ型雜質(zhì)區(qū)域430。也可 以利用側(cè)壁426，形成所謂的低濃度漏區(qū)域431 (LDD區(qū)域)。圖9示出形成第四絕緣層436，并形成接觸孔04、05、07、08，的步驟。通過等離 子體CVD或熱CVD等氣相成長法或濺射法來形成第四絕緣層436，并適用氧化硅、氧氮化硅 (SiOxNy) (x > Y > 0)、氮氧化硅(SiNxOy) (χ > y > 0)等。此外，可以由如下材料構(gòu)成的單層 或疊層而形成；有機材料、或硅氧烷樹脂等的硅氧烷材料、惡唑樹脂等，所述有機材料有例 如聚酰亞胺、聚乙烯基苯酚、苯并環(huán)丁烯、丙烯、環(huán)氧等。硅氧烷材料是相當(dāng)于包含Si-O-Si 鍵的材料。硅氧烷由硅(Si)和氧(0)鍵形成其骨架，作為取代基，使用至少包含氫的有機 基團(例如烷基或芳香烴)。或者，氟基團也可以用作取代基。而且，至少包含氫的有機基 團和氟基團也可以用作取代基。惡唑樹脂是例如感光聚苯并惡唑等。感光聚苯并惡唑具有 低的介電常數(shù)(在常溫的IMHz下介電常數(shù)為2. 9)、高的耐熱性(在5°C /分鐘的升溫下， 熱分解溫度為550°C，這通過TGA 熱重分析儀(Thermal Gravity Analysis)測量)以及低 的吸濕率(常溫時24小時0.3%)。與聚酰亞胺等(約3.2 3. 4)相比，惡唑樹脂具有較 低的介電常數(shù)(約2. 9)；因此，可以抑制寄生電容的產(chǎn)生并獲得高速操作。穿過第三絕緣層434以及第四絕緣層436，并使η型雜質(zhì)區(qū)域432和ρ型雜質(zhì)區(qū) 域430露出的接觸孔C4、C5、C7、C8是使用掩模層438而形成的。掩模層438由曝光工藝 來形成。此刻將光掩模(PMC)通過使用在圖3和4中說明的相移掩模而曝光，這樣即使是 平坦度欠佳的玻璃襯底，也可以形成具備微小的接觸孔徑的掩模層438。例如，即使以i線 (365nm)使用1. 5 μ m的分辨度的等倍投影系統(tǒng)，通過使用相移掩模來曝光，也可以形成具 備約1 μ m的接觸孔徑的掩模層438。然后通過使用掩模層438來蝕刻第三絕緣層434以及 第四絕緣層436，可以形成接觸孔C4、C5、C7、C8。圖10示出形成第二布線層416、418、420、422的步驟。這些布線層可以使用由選 自鋁、鎢、鈦、鉭、鉬、鎳、釹(Nd)中的一種元素或者包含多種該元素的合金構(gòu)成的單層或疊 層結(jié)構(gòu)。例如，作為由包含多種上述元素的合金構(gòu)成的導(dǎo)電膜，可以由含有鈦的鋁合金、含 有釹的鋁合金等來形成。此外，當(dāng)由疊層結(jié)構(gòu)來形成上述布線層時，例如，也可以是在鈦層 之間夾有鋁層或上述鋁合金層的疊層結(jié)構(gòu)。第二布線層416形成電源線(VDD)，第二布線層 418形成接地電位線(GND)。通過使用相移掩模來形成口徑小的接觸孔，可以將半導(dǎo)體層402和404與第二布 線層416、418、420、422接觸的面積形成為小。因此，可以使接觸孔的間隔變狹，從而可以提 高集成度。如上所述，實施方式1例示了圖6示出的電路布置所包含的ρ溝道型晶體管Pl和 η溝道型晶體管N2，并說明了其制造步驟。其他晶體管也可以以相同方式形成。注意，在
13本實施方式中，示出將相移掩模用于形成柵電極以及接觸孔的例子。即使將該使用了相移 掩模的曝光工藝僅僅用于形成柵電極或接觸孔中的一方，也在提高集成度上發(fā)揮同樣的效 果。此外，在形成半導(dǎo)體層和布線層所需要的曝光工藝中，也可以使用相移掩模。實施方式2將圖5所示的SRAM的電路布置的其他的一個例子示出在圖11中。圖11所示的是 由包含半導(dǎo)體層、柵電極層和三層的布線層來形成的SRAM。其中提供有形成η溝道型晶體 管的半導(dǎo)體層501和502與形成ρ溝道型晶體管的半導(dǎo)體層503和504。在這些半導(dǎo)體層 501、502、503、504之上，中間夾絕緣層提供作為柵布線層而發(fā)揮功能的柵電極層505、506、 507、508。由此，形成η溝道型晶體管m、N2、p溝道型晶體管PI、P2、以及開關(guān)Si、S2。中間夾第一層間絕緣層而提供與柵電極層接觸的第一布線層510、512、514、516、 518、520、522、524、526、528。中間夾第二層間絕緣層而提供形成位線的第二布線層532、536 以及形成接地電位線的第二布線層530和538。再者中間夾第三層間絕緣層而提供形成字 線的第三布線層540。接觸孔C21至C30是形成第一布線層與半導(dǎo)體層的接觸的接觸孔，其形成在第一 層間絕緣層。接觸孔C31至C40是形成第二布線層與第一布線層的接觸的接觸孔，其形成 在第二層間絕緣層。接觸孔C41和C42是形成第三布線層與第一布線層的接觸的接觸孔， 其形成在第一層間絕緣層以及第二層間絕緣層。根據(jù)上述，形成圖5所示的SRAM。其次，關(guān)于這樣的SRAM的制造步驟，將參照圖12中的對應(yīng)于圖11所示的E-F線 (P溝道型晶體管P2以及η溝道型晶體管Ν2)的截面圖進(jìn)行說明。在圖12中，形成在襯底400上的第一絕緣層401、半導(dǎo)體層502和504、第二絕緣 層403、柵電極層506、側(cè)壁426和428、第三絕緣層434、第四絕緣層436與實施方式1同樣 地形成。穿過第三絕緣層434以及第四絕緣層436，并使η型雜質(zhì)區(qū)域432和ρ型雜質(zhì)區(qū) 域430露出的接觸孔C26、C27、C29、C30是通過形成掩模層550并進(jìn)行蝕刻處理來形成的。 掩模層550由曝光工藝來形成，此刻將光掩模(PMC)通過使用在圖3和4中說明的相移掩 模而曝光，這樣即使是平坦度欠佳的玻璃襯底，也可以形成具備微小的接觸孔徑的掩模層 550。例如，即使是以i線(365nm)使用1. 5 μ m的分辨度的等倍投影系統(tǒng)，通過使用相移掩 模來曝光，也可以形成具備約Iym的接觸孔徑的掩模層550。然后通過使用該掩模層550 來蝕刻第三絕緣層434以及第四絕緣層436，可以形成接觸孔C4、C5、C7、C8。圖13示出在接觸孔C26、C27、C29、C30中形成埋入式導(dǎo)電層554，并形成第一布線 520、522、528的結(jié)構(gòu)。作為埋入式導(dǎo)電層554，典型地，可以使用鎢。優(yōu)選地，在接觸孔C26、 C27、C29、C30中作為密接層淀積氮化鈦膜或者鈦膜和氮化鈦膜，其次淀積鎢膜作為埋入式 導(dǎo)電層554。使用WF6氣體，通過氫還原或乙硅烷還原來形成鎢膜。此外，也可以通過濺射 法來形成鎢膜。然后，使用SF6氣體進(jìn)行回蝕(etch back)或者通過化學(xué)性機械研磨來實現(xiàn) 平坦化，而形成埋入式導(dǎo)電層554。然后，與埋入式導(dǎo)電層554接觸地形成第一布線層520、 522、528。在第一布線層520、522、528的上層由氮化硅膜形成第五絕緣層作為鈍化層。通過 等離子體CVD或熱CVD等氣相成長法或濺射法來形成第六絕緣層558，可以適用氧化硅、氧 氮化硅(SiOxNy) (x > y > 0)、氮氧化硅(SiNxOy) (x > y > 0)等形成第六絕緣層558。此外，可以由有機材料、或硅氧烷樹脂等的硅氧烷材料、惡唑樹脂等構(gòu)成的單層和疊層來形成 第六絕緣層558，所述有機材料有例如聚酰亞胺、聚乙烯基苯酚、苯并環(huán)丁烯、丙烯、環(huán)氧等。 這些樹脂材料優(yōu)選地使用熱固性或光固性的原料，且通過旋涂法來形成。因為通過旋涂法 來形成，可以緩和下層的布線層的不均性，并可以實現(xiàn)第六絕緣層558的表面平坦化。下面，同樣地形成第二布線層536、用作鈍化層的第七絕緣層560、用于平坦化的 第八絕緣層562、第三布線層540。注意，在圖11中示出的形成第二布線層與第一布線層的 接觸的接觸孔C31至C40、形成第三布線層與第一布線層的接觸的接觸孔C41和C42也可以 通過使用了相移掩模的曝光工藝來形成。如上所述，實施方式2例示了圖11示出的電路布置所包含的ρ溝道型晶體管Pl 和η溝道型晶體管N2，并說明了其制造步驟。其他晶體管也可以同樣地形成。注意，在本 實施方式中，示出了將相移掩模用于形成柵電極以及接觸孔的例子。即使將該使用了相移 掩模的曝光工藝僅僅用于形成柵電極或接觸孔中的一方，也在提高集成度上發(fā)揮同樣的效 果。此外，在形成半導(dǎo)體層或布線層所需要的曝光工藝中，也可以使用相移掩模。圖14是不形成埋入式導(dǎo)電層的一個例子，示出將形成絕緣層的材料填充于接觸 孔的一個例子。圖14所示的截面結(jié)構(gòu)對應(yīng)于圖11的G-H線。在圖14中，η溝道型晶體管m具備與圖13所示的η溝道型晶體管N2同樣的結(jié) 構(gòu)。穿過第三絕緣層434以及第四絕緣層436，并使η型雜質(zhì)區(qū)域432和柵電極層507露出 的接觸孔C21、C22、C23與圖12同樣，是使用相移掩模形成掩模層且進(jìn)行蝕刻來形成的。第一布線層510、512、518可以使用由選自鋁、鎢、鈦、鉭、鉬、鎳、釹(Nd)的一種元 素或者包含多種該元素的合金構(gòu)成的單層或疊層結(jié)構(gòu)來形成。例如，作為由包含多種上述 元素的合金構(gòu)成的導(dǎo)電膜，可以由含有鈦、硅、或釹的鋁合金等來形成。第一布線層510是 將η溝道型晶體管m與作為接地電位線(GND)的第二布線層530連接的布線。第一布線 層518是將η溝道型晶體管附與ρ溝道型晶體管Pl的漏極連接的布線。第一布線層512 是將開關(guān)Sl的柵電極層507與作為字線的第三布線層540連接的布線。用于將第一布線層512與第三布線層540連接的接觸孔C40穿過第五絕緣層556、 第六絕緣層558、第七絕緣層560、以及第八絕緣層562。即使是形成這樣深的接觸孔時，也 可以使用相移掩模來進(jìn)行曝光工藝。注意，雖然在圖14示出了 η溝道型晶體管Ni，但也可 以同樣地形成圖11所示的其他晶體管。實施方式3也可以以全息曝光代替實施方式1以及2所說明的相位轉(zhuǎn)移曝光。通過將全息曝 光用于形成柵電極及/或接觸孔，而可以謀求實現(xiàn)晶體管的縮小，并謀求實現(xiàn)柵間隔的縮 小(接觸孔的間隔的狹小化)。在這種情況下，也可以將全息曝光術(shù)用于形成柵電極，并將使用了相移掩模的曝 光工藝用于形成接觸孔。雖然全息曝光可以實現(xiàn)微小化，但是因掩模數(shù)的增加而使成本升 高。即使是計算機合成全息掩模，也因為圖案微小而使制造成本升高。針對于此，通過組合 使用使用了相移掩模的曝光工藝，極力防止掩模成本的升高和生產(chǎn)率的降低，而可以確保 實現(xiàn)微小化和提高生產(chǎn)率的雙方。實施方式4可以將相位轉(zhuǎn)移器提供在進(jìn)行全息曝光時使用的全息掩模中。因為全息掩模記錄有光的相位信息，可以應(yīng)用相移掩模的原理形成邊緣部分強調(diào)型的掩模圖案。因此，可以形 成具備更微小的圖案的掩模層。實施方式5雖然在實施方式1至4中例示說明了 SRAM的電路，但是本發(fā)明不限于此，可以形 成具有各種各樣的結(jié)構(gòu)的集成電路而制造半導(dǎo)體裝置。例如，在可以由無線信號進(jìn)行指令 或數(shù)據(jù)的發(fā)送/接收的半導(dǎo)體裝置中，也可以具備將被密碼處理了的指令譯碼的功能。圖15是示出這樣的半導(dǎo)體裝置的結(jié)構(gòu)的方塊圖。該半導(dǎo)體裝置包括如下部件 ’天 線部分102、高頻率電路部分103、電源電路部分105、邏輯部分107。注意，與圖1相同的部 件使用相同的符號來示出，且省略相關(guān)說明。在圖15中，邏輯電路部分107具備如下部件；PLL電路部分118、密碼抽出電路 130、控制寄存器132、CPU接口 134、CPU136 (中央處理單元)、ROMl38 (讀取專用存儲器)、 RAM140 (隨機存取存儲器)、編碼電路124。在圖15所示的半導(dǎo)體裝置將在天線部分102接收的信號在復(fù)位電路部分108復(fù) 位，并在密碼抽出電路130分解為控制指令和密碼數(shù)據(jù)。以下將說明在本實施例中作為無 線芯片而發(fā)揮功能的半導(dǎo)體裝置的工作。首先，半導(dǎo)體裝置由讀取/寫入器接收含有控制 指令和密碼數(shù)據(jù)的輸入信號。然后，該輸入信號含有的控制指令和密碼數(shù)據(jù)被存儲到控制 寄存器132?？刂浦噶钪付ü潭↖D編號的發(fā)送、操作停止、譯碼等。當(dāng)接收到譯碼的控制指令時，CPU136根據(jù)R0M138中存儲的譯碼程序使用預(yù)先存 儲在R0M138的密鑰142來譯碼(解碼)密碼信息。被譯碼的密碼信息(被解碼的密碼信 息)存儲在控制寄存器132中。此時，將RAM140用作數(shù)據(jù)存儲區(qū)。注意，CPU136通過CPU 接口 134訪問R0M138、RAM140、控制寄存器132。CPU接口 134具有根據(jù)CPU136要求的地 址產(chǎn)生相對于R0M138、RAM140、控制寄存器132中任一個的訪問信號的功能。當(dāng)發(fā)送數(shù)據(jù) 時，在編碼電路124中，從解密信息生成發(fā)送數(shù)據(jù)并且通過調(diào)制電路部分106調(diào)制其，而且 通過天線部分102發(fā)送發(fā)送信號。在圖15中說明了使用軟件處理的運算方法，也就是，由CPU和大規(guī)模存儲器構(gòu)成 運算電路并通過CPU執(zhí)行程序的方法，但是，也可以根據(jù)目的選擇最適合的運算方法而且 可以基于該方法形成運算電路。例如，作為其他運算方法有使用硬件來處理運算的方法和 使用軟硬件的方法。在使用硬件的方法中，運算電路可以由專用電路構(gòu)成。在使用軟硬件 的方法中，可以由專用電路、CPU以及存儲器構(gòu)成運算電路，并以專用電路執(zhí)行運算電路的 一部分，而由CPU執(zhí)行剩下的運算處理的程序。在圖15中半導(dǎo)體裝置除了邏輯電路部分107以外，還包含作為模擬電路的高頻率 電路部分103和電源電路部分105。即使是這樣的電路，也如在實施方式1至4中所說明的 那樣，可以使用相移曝光法或全息曝光法來形成集成電路。通過使用這樣的曝光法，可以將 晶體管的尺寸縮小，并且即使是玻璃襯底那樣平坦度欠佳的襯底，也可以謀求實現(xiàn)芯片尺 寸的縮小。在圖16中示出將圖15所示的高頻率電路部分103、電源電路部分105、邏輯電路 部分107以及天線部分102形成在襯底602上的一個例子。天線608是形成在平坦化層606 上，以13. 56MHz為代表的主要在短波段中使用的環(huán)形天線。當(dāng)天線608使用900至960MHz 的UHF段和微波段時，也可以形成偶極天線和平板天線。在元件形成層604中形成在實施
16方式1和實施方式2中所說明的包含晶體管以及布線結(jié)構(gòu)的電路。在這種情況下，通過使 用相移曝光法或全息曝光法來形成集成電路，可以使襯底602的尺寸為IOmm2或更小，優(yōu)選 為5mm2或更小。在這樣的，可以由無線信號進(jìn)行指令或數(shù)據(jù)的發(fā)送/接收的半導(dǎo)體裝置600中，圖 17示出用于延伸通訊距離的一個結(jié)構(gòu)例。圖17A是示出半導(dǎo)體裝置600和通訊裝置706的 天線的關(guān)系的電路圖。除了半導(dǎo)體裝置600所安裝的天線608以外，作為通訊裝置706的 天線還示出第二天線703、第三天線704以及電容705。當(dāng)?shù)谌炀€704接收來自讀取/寫入器的通信信號時，在第三天線704中產(chǎn)生電 磁感應(yīng)的感應(yīng)電動勢。由該感應(yīng)電動勢在第二天線703中產(chǎn)生感應(yīng)電磁場。因為在第一天 線608接收該感應(yīng)電磁場，所以在天線608中產(chǎn)生電磁感應(yīng)的感應(yīng)電動勢。在此，通過使第三天線704的感應(yīng)性為大，可以使第一天線608接收的感應(yīng)電磁場 為大。換言之，即使第一天線608的感應(yīng)性為小，也可以提供充分使半導(dǎo)體裝置600工作的 感應(yīng)電磁場。當(dāng)?shù)谝惶炀€608為片上天線(on chip antenna)時，因為半導(dǎo)體裝置600的 面積小，所以不能使感應(yīng)性為大。因此，當(dāng)只使用第一天線608時，延伸半導(dǎo)體裝置600的 通訊距離是很困難的。但是，通過適用圖17A的結(jié)構(gòu)，可以延伸通訊距離。圖17B是示出本實施方式中的半導(dǎo)體裝置的天線圖的一個例子。圖17B是在第三 天線704的外部形成第二天線703的例子。第一通孔(through hole) 707與第二通孔708 電連接，且由第二天線703、第三天線704、電容705形成外部天線。片狀電容器、薄膜電容 器等可以用于電容705。如圖17B那樣的天線圖可以形成寬度狹的天線，這當(dāng)提供寬度狹的 形狀的半導(dǎo)體裝置時是有效的。圖17C是示出本實施方式的半導(dǎo)體裝置的天線圖的其他例子。圖17C是在第三天 線704的內(nèi)部形成第二天線703的例子。第一通孔709與第二通孔710電連接，且由第二 天線703、第三天線704、電容705形成外部天線。片狀電容器、薄膜電容器等可以用于電容 705。如圖17C那樣的天線圖可以形成寬度狹的天線，這當(dāng)提供寬度狹的形狀的半導(dǎo)體裝置 時是有效的。以如上述那樣的結(jié)構(gòu)，可以提供通訊距離被延伸了的高性能的半導(dǎo)體裝置。圖19示出這樣的半導(dǎo)體裝置600的應(yīng)用例。其示出通過使用信息終端805進(jìn)行 與在容器804中的半導(dǎo)體裝置600通訊的方式。容器804可以使用像PET瓶那樣的塑料制 品或玻璃制品。半導(dǎo)體裝置600貼在容器804的內(nèi)側(cè)或游離在內(nèi)容物中。此外，如圖20所 示那樣，也可以將半導(dǎo)體裝置600配置在貼附于容器804的標(biāo)簽807上。半導(dǎo)體裝置優(yōu)選 配置在標(biāo)簽807的印刷面的相反面。此外，通過由TFT形成功能電路，并使其與標(biāo)簽807渾 然一體地形成，而可以實現(xiàn)半導(dǎo)體裝置的薄型化。信息終端805是便攜帶型的電話機或電 腦等。只要具有通信功能且具備記錄媒體和顯示部分即可。在圖19例示出作為信息終端805的便攜式電話機與半導(dǎo)體裝置600進(jìn)行通訊的 方式。通過該信息終端805的操作，使半導(dǎo)體裝置600工作而檢測內(nèi)容物的狀態(tài)。使該信 息顯示于信息終端805的顯示部分806。此外，讀出半導(dǎo)體裝置600所記錄的數(shù)據(jù)，可以知 道該商品的履歷。例如，可以判斷是否是如果放在直接被陽光直射的地方，會因高溫而使內(nèi) 容物變質(zhì)的商品。通過用半導(dǎo)體裝置600記錄該物品的個體信息，可以識別內(nèi)容物是什么。本說明書根據(jù)2005年12月28日在日本專利局受理的日本專利申請編號 2005-379783而制作，所述申請內(nèi)容包括在本說明書中。
權(quán)利要求
一種半導(dǎo)體裝置的制造方法，包括如下步驟形成柵電極；在所述柵電極上形成絕緣層；以及在所述絕緣層中形成開口部分，其中，通過使用利用了在曝光面的相移效應(yīng)的全息掩模的曝光工藝進(jìn)行形成所述柵電極的步驟。
2.如權(quán)利要求1所述的半導(dǎo)體裝置的制造方法，其中，所述全息掩模是計算機合成全 息掩模。
3.如權(quán)利要求1所述的半導(dǎo)體裝置的制造方法，其中，被所述曝光工藝處理的襯底是 玻璃襯底。
4.一種半導(dǎo)體裝置的制造方法，包括如下步驟 形成柵電極；在所述柵電極上形成絕緣層；以及 在所述絕緣層中形成開口部分，其中，通過使用利用了在曝光面的相移效應(yīng)的全息掩模的曝光工藝進(jìn)行在所述絕緣層 中形成所述開口部分的步驟。
5.如權(quán)利要求4所述的半導(dǎo)體裝置的制造方法，其中，所述全息掩模是計算機合成全 息掩模。
6.如權(quán)利要求4所述的半導(dǎo)體裝置的制造方法，其中，被所述曝光工藝處理的襯底是 玻璃襯底。
7.一種半導(dǎo)體裝置的制造方法，包括如下步驟 在具備絕緣表面的襯底上形成半導(dǎo)體層；在所述半導(dǎo)體層上中間夾絕緣層形成柵電極； 在所述柵電極上形成層間絕緣層； 在所述層間絕緣層中形成接觸孔；以及 在所述層間絕緣層上及所述接觸孔中形成布線層，其中，通過使用利用了在曝光面的相移效應(yīng)的全息掩模的曝光工藝進(jìn)行形成所述接觸 孔的步驟。
8.如權(quán)利要求7所述的半導(dǎo)體裝置的制造方法，該制造方法還包括如下步驟 在所述布線層上中間夾第二層間絕緣層形成第二布線層；以及在所述第二層間絕緣層中形成接觸孔，其中，通過使用相移掩模的曝光工藝進(jìn)行在所述第二層間絕緣層中形成所述接觸孔的步驟。
9.如權(quán)利要求7所述的半導(dǎo)體裝置的制造方法，該制造方法還包括如下步驟 在所述布線層上中間夾第二層間絕緣層形成第二布線層；以及在所述第二層間絕緣層中形成接觸孔，其中，通過使用全息掩模的曝光工藝進(jìn)行在所述第二層間絕緣層中形成所述接觸孔的步驟。
10.如權(quán)利要求7所述的半導(dǎo)體裝置的制造方法，其中，所述全息掩模是計算機合成全息掩模。
11.如權(quán)利要求7所述的半導(dǎo)體裝置的制造方法，其中，所述具備絕緣表面的襯底是玻 璃襯底。
12.—種半導(dǎo)體裝置的制造方法，包括如下步驟 形成柵電極；在所述柵電極上形成絕緣層；以及 在所述絕緣層中形成開口部分，其中，通過使用利用了在曝光面的相移效應(yīng)的全息掩模的曝光工藝進(jìn)行形成所述柵電 極的步驟和在所述絕緣層中形成所述開口部分的步驟中的一個步驟，其中，通過使用相移掩模的曝光工藝進(jìn)行形成所述柵電極的步驟和在所述絕緣層中形 成所述開口部分的步驟中的另一個步驟，以及其中，所述相移掩模包括設(shè)于透光性襯底上的遮光膜和相位轉(zhuǎn)移器。
13.如權(quán)利要求12所述的半導(dǎo)體裝置的制造方法，其中，所述全息掩模是計算機合成 全息掩模。
14.如權(quán)利要求12所述的半導(dǎo)體裝置的制造方法，其中，以等倍或高于1比1的倍率執(zhí) 行所述使用相移掩模的曝光工藝。
15.如權(quán)利要求12所述的半導(dǎo)體裝置的制造方法，其中，被所述曝光工藝處理的襯底 是玻璃襯底。
16.一種半導(dǎo)體裝置的制造方法，包括如下步驟 形成柵電極；在所述柵電極上形成絕緣層；以及 在所述絕緣層中形成開口部分，其中，通過使用相移掩模的曝光工藝進(jìn)行形成所述柵電極的步驟和在所述絕緣層中形 成所述開口部分的步驟中的一個步驟或每一步驟，以及其中，所述相移掩模包括設(shè)于透光性襯底上的遮光膜和相位轉(zhuǎn)移器。
17.如權(quán)利要求16所述的半導(dǎo)體裝置的制造方法，其中，以等倍或高于1比1的倍率執(zhí) 行所述使用相移掩模的曝光工藝。
18.如權(quán)利要求16所述的半導(dǎo)體裝置的制造方法，其中，被所述曝光工藝處理的襯底 是玻璃襯底。
全文摘要
本發(fā)明的目的是通過使形成集成電路的圖案實現(xiàn)微小化，來提供可以縮小芯片面積的半導(dǎo)體裝置的制造方法。例如，本發(fā)明的目的是縮小由薄膜晶體管形成的用于IC卡或IC標(biāo)簽的IC芯片。本發(fā)明的制造方法包括以下步驟形成柵電極；在所述柵電極上形成絕緣層；以及在所述絕緣層中形成開口部分。通過使用相移掩模或者全息掩模的曝光工藝，以進(jìn)行形成柵電極的步驟和在絕緣層中形成開口部分的步驟的一方或雙方。因此，即使是玻璃襯底那樣平坦度欠佳的襯底，也可以形成微小的圖案。
文檔編號H01L27/12GK101908476SQ20101022665
公開日2010年12月8日 申請日期2006年12月27日 優(yōu)先權(quán)日2005年12月28日
發(fā)明者大沼英人 申請人:株式會社半導(dǎo)體能源研究所