專利名稱：像素陣列的制作方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)于一種像素陣列，且特別是有關(guān)于一種顯示面板的像素陣列。
背景技術(shù)：
一般而言，液晶顯示器的像素結(jié)構(gòu)包括主動(dòng)元件與像素電極。主動(dòng)元件用來作為 液晶顯示單元的開關(guān)元件。而為了控制個(gè)別的像素單元，通常會(huì)經(jīng)由對(duì)應(yīng)的掃描線與數(shù)據(jù) 線來選取特定的像素，并通過提供適當(dāng)?shù)牟僮麟妷?，以顯示對(duì)應(yīng)此像素的顯示數(shù)據(jù)。另外， 像素單元中還包括儲(chǔ)存電容器(storagecapacitor)，使得像素單元具有存儲(chǔ)及保持的功 能。也就是，儲(chǔ)存電容器能夠儲(chǔ)存上述所施加的操作電壓，以維持像素單元顯示畫面的穩(wěn)定 性。為了在像素單元中設(shè)置儲(chǔ)存電容器，一般會(huì)需要在像素單元中形成電容電極線。 然，電容電極線會(huì)影響像素單元的開口率，且儲(chǔ)存電容器的電容耦合效應(yīng)還可能會(huì)干擾其 它的信號(hào)線。因此目前已經(jīng)有多種電容電極線的設(shè)計(jì)是為了增加像素單元的開口率并減少 電容耦合效應(yīng)所造成的干擾。其中，每一行與另一行的像素單元中的電容電極線是互相不 串接的。此外，一般在像素單元制作完成之后，都會(huì)進(jìn)行像素陣列的電性測(cè)試。通常測(cè)試方 法會(huì)在上述的電容電極線施予電壓。為了增加像素單元的開口率并減少電容耦合效應(yīng)所 造成的干擾所設(shè)計(jì)的電容電極線，有可能會(huì)使像素陣列的電性測(cè)試時(shí)無法對(duì)缺陷處進(jìn)行定 位。因此，如何設(shè)計(jì)電容電極線以達(dá)到不會(huì)影響像素陣列的電性測(cè)試時(shí)對(duì)缺陷的定位便成 為重要的課題。

發(fā)明內(nèi)容
本發(fā)明提供一種像素陣列，其不會(huì)影響像素陣列的電性測(cè)試時(shí)對(duì)缺陷的定位。本發(fā)明提出一種像素陣列，包括多條數(shù)據(jù)線、多條掃描線、多個(gè)子像素單元、多組 電容電極線以及多組連接結(jié)構(gòu)。數(shù)據(jù)線以及掃描線設(shè)置在基板上。子像素單元以陣列形式 設(shè)置在基板上，其中每一個(gè)子像素單元具有至少一主動(dòng)元件以及與主動(dòng)元件電性連接的至 少一像素電極，且每一主動(dòng)元件與對(duì)應(yīng)的一條數(shù)據(jù)線以及對(duì)應(yīng)的一條掃描線電性連接。電 容電極線設(shè)置在基板上，其中每一組電容電極線具有N條電容電極線，且電容電極線與像 素單元的像素電極重迭以構(gòu)成多個(gè)儲(chǔ)存電容器，其中N >2。每一組連接結(jié)構(gòu)使每一組電容 電極線之中的N條電容電極線彼此電性連接，其中具有連接結(jié)構(gòu)的此些組電容電極線之間 則無設(shè)置有連接結(jié)構(gòu)。本發(fā)明提出一種像素陣列，包括基板、多條數(shù)據(jù)線、多條掃描線、多個(gè)子像素單元、 多條電容電極線以及多個(gè)連接結(jié)構(gòu)?；寰哂卸鄠€(gè)第一區(qū)以及多個(gè)第二區(qū)。數(shù)據(jù)線以及多 條掃描線設(shè)置在基板上。子像素單元以陣列形式設(shè)置在基板上，其中每一個(gè)子像素單元具 有至少一主動(dòng)元件以及與主動(dòng)元件電性連接的至少一像素電極，且每一主動(dòng)元件與對(duì)應(yīng)的 一條數(shù)據(jù)線以及對(duì)應(yīng)的一條掃描線電性連接。電容電極線設(shè)置在該基板上，其中電容電極線與子像素單元的像素電極重迭以構(gòu)成多個(gè)儲(chǔ)存電容器。連接結(jié)構(gòu)位于第一區(qū)內(nèi)以連接位 于第一區(qū)內(nèi)的電容電極線，其中在第二區(qū)內(nèi)則無設(shè)置有連接結(jié)構(gòu)?；谏鲜?，在本發(fā)明的像素陣列中，部分區(qū)域設(shè)置有連接結(jié)構(gòu)，且部分區(qū)域不設(shè)置 有連接結(jié)構(gòu)。因此，當(dāng)于進(jìn)行像素陣列的電性測(cè)試而在電容電極線施予共同電壓時(shí)，電容電 極線與連接結(jié)構(gòu)就不會(huì)形成全面性的網(wǎng)狀電路結(jié)構(gòu)。因而當(dāng)像素陣列有缺陷存在時(shí)，便可 以通過目視或是檢視的方式找出缺陷位置。為讓本發(fā)明的上述特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉實(shí)施例，并配合所附圖式 作詳細(xì)說明如下。







圖1是根據(jù)本發(fā)明一實(shí)施例的像素陣列的等效電路圖。 圖2是圖1的像素陣列的局部上視示意圖。 圖3是圖2沿著剖面線A-A’的剖面示意圖。 圖4是根據(jù)本發(fā)明另一實(shí)施例的像素陣列的局部上視示意圖< 圖5是根據(jù)本發(fā)明一實(shí)施例的像素陣列的示意圖。 圖6是根據(jù)本發(fā)明一實(shí)施例的像素陣列的示意圖。 圖7是根據(jù)本發(fā)明一實(shí)施例的像素陣列的示意圖。 [主要元件標(biāo)號(hào)說明]
SLl SLn 掃描線
CLSl CLS2 電容電極線組
P 子像素單元
CS:儲(chǔ)存電容器
PE 像素電極
S:源極
CH:半導(dǎo)體層
B 橋接層
510,610,710 第二區(qū) 110a:連接部 102、104 絕緣層
DLl DLn 數(shù)據(jù)線 CLl CLn 電容電極線 T 主動(dòng)元件 C、C1、C2 連接結(jié)構(gòu) G:柵極 D 漏極
V、V1、V2 接觸窗 U 像素單元 520,620,720 第一區(qū) IlOb 分支部
具體實(shí)施例方式圖1是根據(jù)本發(fā)明一實(shí)施例的像素陣列的等效電路圖。圖2是圖1的像素陣列的 局部上視示意圖。圖3是圖2沿著剖面線A-A’的剖面示意圖。請(qǐng)參照?qǐng)D1、圖2以及圖3， 本實(shí)施例的像素陣列包括多條數(shù)據(jù)線DLl DLru多條掃描線SLl SLru多個(gè)子像素單元 (或稱為子像素區(qū)域)P、多組電容電極線CLSl CLS2以及多組連接結(jié)構(gòu)Cl C2。數(shù)據(jù)線DLl DLn以及掃描線SLl SLn設(shè)置在基板100上?；?00的材質(zhì)可 為玻璃、石英、有機(jī)聚合物、或是不透光/反射材料(例如導(dǎo)電材料、晶圓、陶瓷、或其它可 適用的材料)、或是其它可適用的材料。數(shù)據(jù)線DLl DLn以及掃描線SLl SLn彼此交錯(cuò)設(shè)置。換言之，數(shù)據(jù)線DLl DLn的延伸方向與掃描線SLl SLn的延伸方向不平行，較佳的是，數(shù)據(jù)線DLl DLn的延 伸方向與掃描線SLl SLn的延伸方向垂直。另外，數(shù)據(jù)線DLl DLn與掃描線SLl SLn 屬于不同的膜層?；趯?dǎo)電性的考慮，數(shù)據(jù)線DLl DLn與掃描線SLl SLn —般是使用 單層或多層結(jié)構(gòu)的金屬材料。然，本發(fā)明不限于此，根據(jù)其它實(shí)施例，數(shù)據(jù)線DLl DLn與 掃描線SLl SLn也可以使用其它單層或多層結(jié)構(gòu)的導(dǎo)電材料。例如合金、金屬材料的氮 化物、金屬材料的氧化物、金屬材料的氮氧化物、或其它合適的材料、或是金屬材料與其它 導(dǎo)材料的堆棧層。子像素單元P以陣列形式設(shè)置在基板100上，其中每一個(gè)子像素單元P具有至少 一主動(dòng)元件T以及與主動(dòng)元件T電性連接的至少一像素電極PE，且每一主動(dòng)元件T與數(shù)據(jù) 線DLl DLn其中之一以及掃描線SLl SLn其中之一電性連接。根據(jù)本實(shí)施例，主動(dòng)元件T包括柵極G、半導(dǎo)體層CH、源極S以及漏極D。以圖1所 標(biāo)示的子像素單元P為例，柵極G與掃描線SLl電性連接。半導(dǎo)體層CH位于柵極G的上方。 源極S以及漏極D位于半導(dǎo)體層CH的上方，且源極S與數(shù)據(jù)線DLl電性連接。上述的主動(dòng) 元件T是以底部柵極型薄膜晶體管為例來說明，但本發(fā)明不限于此。根據(jù)其它實(shí)施例，上述 的主動(dòng)元件T也可是以頂部柵極型薄膜晶體管，即半導(dǎo)體層CH位于柵極G的下方。在本實(shí)施例中，像素電極PE通過接觸窗V與主動(dòng)元件T的漏極D電性連接。像素 電極PE可為透明導(dǎo)電電極、反射導(dǎo)電電極或者是透明導(dǎo)電電極與反射導(dǎo)電電極的組合。所 述透明導(dǎo)電電極的材質(zhì)包括金屬氧化物，例如是銦錫氧化物、銦鋅氧化物、鋁錫氧化物、鋁 鋅氧化物、銦鍺鋅氧化物、或其它合適的氧化物、或者是上述至少二者的堆棧層。所述反射 導(dǎo)電電極的材質(zhì)可為具有反射性的材料。多組電容電極線CLSl CLS2設(shè)置在基板100上。本實(shí)施例僅繪示其中兩組電容 電極線CLSl CLS2為例以清楚的說明。然，本發(fā)明不限電容電極線的組數(shù)。根據(jù)本實(shí)施 例，電容電極線組CLSl具有多條電容電極線CL1、CL2，電容電極線組CLS2具有多條電容電 極線CL3、CL4。類似地，本發(fā)明不限每一電容電極線組中的電容電極線的數(shù)目。然，原則上 每一電容電極線組中的電容電極線的數(shù)目N > 2。根據(jù)本實(shí)施例，電容電極線CLl CLn的延伸方向與掃描線SLl SLn的延伸方 向平行，且電容電極線CLl CLn與掃描線SLl SLn屬于同一膜層。此外，電容電極線 CLl CLn的材質(zhì)可以與掃描線SLl SLn的材質(zhì)相同。類似地，基于導(dǎo)電性的考慮，電容 電極線CLl CLn—般是使用單層或多層結(jié)構(gòu)的金屬材料。然，本發(fā)明不限于此，根據(jù)其它 實(shí)施例，電容電極線CLl CLn也可以使用其它單層或多層結(jié)構(gòu)的導(dǎo)電材料。例如合金、 金屬材料的氮化物、金屬材料的氧化物、金屬材料的氮氧化物、或其它合適的材料、或是金 屬材料與其它導(dǎo)材料的堆棧層。根據(jù)本實(shí)施例，每一條電容電極線CLl CLn包括連接部IlOa以及多個(gè)分支部 IlOb0以圖2所繪示的電容電極線CLl為例，電容電極線CLl包括連接部IlOa以及分支部 110b。連接部IlOa與掃描線SLl SLn實(shí)質(zhì)上平行設(shè)置。分支部IlOb與連接部IlOa連接 且與數(shù)據(jù)線DLl DLn實(shí)質(zhì)上平行設(shè)置。在此實(shí)施例中，分支部IlOb是位于數(shù)據(jù)線DLl DLn的側(cè)邊。換言之，分支部IlOb不會(huì)與數(shù)據(jù)線DLl DLn重迭設(shè)置。于其它實(shí)施例，每一 條電容電極線CLl CLn也可不存在多個(gè)分部110b。此外，所述的電容電極線CLl CLn分別與像素單元P的像素電極PE重迭以構(gòu)成多個(gè)儲(chǔ)存電容器CS。以圖2所繪示的電容電極線CLl為例，電容電極線CLl (連接部IlOa 與分支部IlOb或者是連接部110a)會(huì)與像素單元P的像素電極PE重迭設(shè)置以構(gòu)成儲(chǔ)存電 容器CS。因此，電容電極線CLl是作為儲(chǔ)存電容器CS的下電極，像素電極PE是作為儲(chǔ)存電 容器CS的上電極，且夾于電容電極線CLl與像素電極PE之間的絕緣層(未繪示)則是作 為電容介電層。此外，電容電極線CLl CLn會(huì)電性連接至共同電壓(Vcom)。多組連接結(jié)構(gòu)Cl C2是設(shè)置在基板100上。本實(shí)施例僅繪示其中兩組連接結(jié) 構(gòu)Cl C2為例以清楚的說明。然，本發(fā)明不限連接結(jié)構(gòu)的組數(shù)。特別是，每一組連接結(jié)構(gòu) Cl C2使每一組電容電極線CLSl CLS2之中的N條電容電極線彼此電性連接，其中具有 連接結(jié)構(gòu)的此些組電容電極線CLSl CLS2之間則無設(shè)置有連接結(jié)構(gòu)。更詳細(xì)來說，連接 結(jié)構(gòu)Cl是用來使電容電極線組CLSl之中的電容電極線CLl與電容電極線CL2彼此電性連 接。連接結(jié)構(gòu)C2是用來使電容電極線組CLS2之中的電容電極線CL3與電容電極線CL4彼 此電性連接。而電容電極線組CLSl與電容電極線組CLS2之間則無設(shè)置連接結(jié)構(gòu)。更詳細(xì)來說，請(qǐng)參照?qǐng)D3，其是對(duì)應(yīng)圖2剖面線A-A’的剖面圖，連接結(jié)構(gòu)Cl包括接 觸窗V1、V2以及橋接層B。接觸窗V1、V2分別形成在電容電極線CLl與電容電極線CL2上 方的絕緣層102、104之中，橋接層B設(shè)置于絕緣層104上且通過接觸窗VI、V2而與電容電 極線CLl與電容電極線CL2電性連接。在本實(shí)施例中，連接結(jié)構(gòu)Cl的橋接層B是與像素電 極PE屬于同一膜層且與像素電極PE的材質(zhì)相同為例來說明。然，本發(fā)明不限于此。根據(jù) 其它實(shí)施例，連接結(jié)構(gòu)Cl的橋接層B亦可以是其它膜層，例如是與數(shù)據(jù)線屬于同一膜層或 者是皆不屬于像素電極PE、數(shù)據(jù)線DL、掃描線SL同一膜層的第三導(dǎo)電層，其中第三導(dǎo)電層 可使用單層或多層結(jié)構(gòu)的材料，可參閱上述的數(shù)據(jù)線DL的材料或掃描線SL，其中第三導(dǎo)電 層可選擇性設(shè)于像素電極PE之下或之像素電極PE上。在本實(shí)施例中，以電容電極線組CLSl為例，其具有兩條電容電極線CLl CL2，且 連接結(jié)構(gòu)Cl電性連接此兩條電容電極線CLl CL2。然，本發(fā)明不限制各電容電極線組中 的電容電極線的數(shù)目，也不限制連接結(jié)構(gòu)Cl的數(shù)目。此外，在圖1的實(shí)施例中，是在每3個(gè) 子像素單元P中設(shè)置一個(gè)連接結(jié)構(gòu)Cl或C2。但是，本發(fā)明不限于此。根據(jù)其它實(shí)施例，亦 可以在每2個(gè)子像素單元P或是每4個(gè)或更多子像素單元P中設(shè)置一個(gè)連接結(jié)構(gòu)Cl或C2。 另外，連接結(jié)構(gòu)C2所設(shè)置的子像素單元P可選擇性不與連接結(jié)構(gòu)Cl相對(duì)應(yīng)或者是與連接 結(jié)構(gòu)Cl所設(shè)置的子像素單元P相對(duì)應(yīng)。承上所述，在本實(shí)施例的像素陣列中，每一組連接結(jié)構(gòu)Cl C2使每一組電容電極 線CLSl CLS2之中的N條電容電極線彼此電性連接，其中具有連接結(jié)構(gòu)的此些組電容電 極線CLSl CLS2之間則無設(shè)置有連接結(jié)構(gòu)。因此，本實(shí)施例的像素陣列并非全面性的設(shè) 置有連接結(jié)構(gòu)，而是有一部分區(qū)域中設(shè)置有連接結(jié)構(gòu)且另一部分無設(shè)置有連接結(jié)構(gòu)。因此， 當(dāng)于進(jìn)行像素陣列的電性測(cè)試而于電容電極線CLl CLn上施予共同電壓時(shí)，像素陣列的 電容電極線CLl CLn與連接結(jié)構(gòu)Cl C2不會(huì)構(gòu)成全面性的網(wǎng)狀電路結(jié)構(gòu)。因此當(dāng)像素 陣列的數(shù)據(jù)線與電容電極線之間有缺陷產(chǎn)生時(shí)，仍可以目視或是檢視出此缺陷的位置而達(dá) 到缺陷定位的目的。值得一提的是，對(duì)于使用點(diǎn)反轉(zhuǎn)式(dot inversion)型驅(qū)動(dòng)方式的顯示面板來說， 為了使電容電極線的極性能夠被耦合平衡，因此，較佳的是將極性相反的兩條電容電極線 相接，以利電容電極線于被耦合之后能夠極性回復(fù)。換言之，對(duì)于此種驅(qū)動(dòng)方式的顯示面板而言，較佳的是，每一組電容電極線CLSl CLS2中的電容電極線的數(shù)目為2，且每一個(gè)連接 結(jié)構(gòu)Cl或C2是電性連接兩條電容電極線，其中電容電極線組CLSl與電容電極線組CLS2 之間無設(shè)置有連接結(jié)構(gòu)。再者，基于像素陣列的檢測(cè)機(jī)臺(tái)的定位能力的考慮，較佳的是設(shè)計(jì) 每一組電容電極線CLS1 CLS2中的電容電極線的數(shù)目為2，也就是每?jī)蓷l電容電極線設(shè)置 一個(gè)連接結(jié)構(gòu)。上述圖1至圖3的實(shí)施例的共享電極線CLl CLn的分支部IlOb是位于數(shù)據(jù)線 DLl DLn的側(cè)邊。然，本發(fā)明不限于此。根據(jù)其它實(shí)施例，共享電極線CLl CLn的分支 部IlOb可以有其它種設(shè)置方式。圖4是根據(jù)本發(fā)明另一實(shí)施例的像素陣列的局部上視示意圖。圖4的實(shí)施例與圖 2的實(shí)施例相似，因此與圖2相同的元件以相同的標(biāo)號(hào)表示，且不再重復(fù)贅述。圖4的實(shí)施 例與圖2的實(shí)施例不同之處在于，共享電極線CLl CLn的分支部IlOb與數(shù)據(jù)線DLl DLn至少部分重迭。換言之，共享電極線CLl CLn的分支部IlOb是設(shè)置在數(shù)據(jù)線DLl DLn的下方而與數(shù)據(jù)線DLl DLn至少部分重迭。此種共享電極線CLl CLn的設(shè)計(jì)方式 可以進(jìn)一步增加像素結(jié)構(gòu)的開口率。較佳地，共享電極線CLl CLn的分支部IlOb是設(shè)置 在數(shù)據(jù)線DLl DLn的正下方而與數(shù)據(jù)線DLl DLn重迭，但不限于此。圖5是根據(jù)本發(fā)明一實(shí)施例的像素陣列的示意圖。圖5的實(shí)施例與圖1的實(shí)施例 相似，因此與圖1相同的元件以相同的標(biāo)號(hào)表示，且不再重復(fù)贅述。圖5的實(shí)施例與圖1的 實(shí)施例不同之處在于連接結(jié)構(gòu)的設(shè)置方式。請(qǐng)參照?qǐng)D5，在本實(shí)施例中，可將基板分成多個(gè)第一區(qū)520以及多個(gè)第二區(qū)510，其 中每一區(qū)520及510具有多個(gè)像素單元(或稱為像素區(qū)域)U。在圖5的實(shí)施例中，每一個(gè) 像素單元U具有三個(gè)子像素單元(或稱為子像素區(qū)域)P為范例。然，本發(fā)明不限于此，根 據(jù)其它實(shí)施例，一個(gè)像素單元U可以具有二個(gè)子像素單元P、四個(gè)或是更多個(gè)子像素單元P。 而每一個(gè)子像素單元P的結(jié)構(gòu)可以是如圖1(圖2)或圖4所示的子像素單元P。特別是，在圖5的實(shí)施例中，標(biāo)號(hào)522為第一區(qū)520的局部放大示意圖，標(biāo)號(hào)512為 第二區(qū)510的局部放大示意圖，連接結(jié)構(gòu)C是設(shè)置在第一區(qū)520內(nèi)(請(qǐng)見標(biāo)號(hào)522所示的 放大區(qū)域)，且連接結(jié)構(gòu)C是用來連接位于第一區(qū)520內(nèi)的電容電極線CLl CLn。此外， 在第二區(qū)510內(nèi)則無設(shè)置有連接結(jié)構(gòu)C(請(qǐng)見標(biāo)號(hào)512所示的放大區(qū)域)。類似地，在設(shè)置有連接結(jié)構(gòu)C的第一區(qū)520中，本發(fā)明不限制連接結(jié)構(gòu)C所連接的 電容電極線CLl CLn的數(shù)目，也不限制在每個(gè)第一區(qū)520中的連接結(jié)構(gòu)C的數(shù)目。根據(jù) 一實(shí)施例，可以將圖1的連接結(jié)構(gòu)的設(shè)置方式應(yīng)用于圖5的第一區(qū)520中。也就是，在第一 區(qū)520中，將電容電極線分成多組，每一組的N條電容電極線之間設(shè)置至少一個(gè)連接結(jié)構(gòu)C， 且各組電容電極線之間則不設(shè)置有電容電極線。上述的第一區(qū)520與第二區(qū)510可以是彼此交錯(cuò)排列于基板上。上述的第一區(qū) 520與第二區(qū)510也可以是均勻分布于基板上?；诓煌尿?qū)動(dòng)方式所造成的電容電極線 于耦合之后的極性反轉(zhuǎn)的影響的考慮、多種不同形式的缺陷的考慮以及檢測(cè)機(jī)臺(tái)的定位能 力的考慮，上述的第一區(qū)520與第二區(qū)510的排列方式以及面積比例可以有多種變化。換 言之，除了如圖5所示的第一區(qū)520與第二區(qū)510的分區(qū)方式之外，在其它實(shí)施例中，也可 以是如圖6或圖7的分區(qū)方式。在圖6中，是將基板分成多個(gè)第一區(qū)620以及多個(gè)第二區(qū)610，其中每一區(qū)620及610具有多個(gè)像素單元(或稱為像素區(qū)域)U。同樣地，每一個(gè)像素單元U具有三個(gè)子像素 單元(或稱為子像素區(qū)域)P為范例。標(biāo)號(hào)622為第一區(qū)620的局部放大示意圖，標(biāo)號(hào)612 為第二區(qū)610的局部放大示意圖。連接結(jié)構(gòu)C是設(shè)置在第一區(qū)620內(nèi)(請(qǐng)見標(biāo)號(hào)622所示 的放大區(qū)域)，且連接結(jié)構(gòu)C是用來連接位于第一區(qū)620內(nèi)的電容電極線CLl CLn。在第 二區(qū)610內(nèi)則無設(shè)置有連接結(jié)構(gòu)C (請(qǐng)見標(biāo)號(hào)612所示的放大區(qū)域)。在圖7中，是將基板分成多個(gè)第一區(qū)720以及多個(gè)第二區(qū)710，其中每一區(qū)720及 710具有多個(gè)像素單元(或稱為像素區(qū)域)U。同樣地，每一個(gè)像素單元U具有三個(gè)子像素 單元(或稱為子像素區(qū)域)P為范例。標(biāo)號(hào)722為第一區(qū)720的局部放大示意圖，標(biāo)號(hào)712 為第二區(qū)710的局部放大示意圖。連接結(jié)構(gòu)C是設(shè)置在第一區(qū)720內(nèi)(請(qǐng)見標(biāo)號(hào)722所示 的放大區(qū)域)，且連接結(jié)構(gòu)C是用來連接位于第一區(qū)720內(nèi)的電容電極線CLl CLn。在第 二區(qū)710內(nèi)則無設(shè)置有連接結(jié)構(gòu)(請(qǐng)見標(biāo)號(hào)712所示的放大區(qū)域)。因此，由圖5 圖7的第一區(qū)520、620及720與第二區(qū)510、610及710中所具有 的多個(gè)像素單元U依設(shè)計(jì)上的要求可以O(shè)xP矩陣來表示，0，P為正整數(shù)，且0，P其中一個(gè)大 于1。綜上所述，本發(fā)明的像素陣列并非全面性的設(shè)置有連接結(jié)構(gòu)，而是有一部分區(qū)域 中設(shè)置有連接結(jié)構(gòu)且另一部分無設(shè)置有連接結(jié)構(gòu)。因此，當(dāng)于進(jìn)行像素陣列的電性測(cè)試而 于電容電極在線施予共同電壓時(shí)，像素陣列的電容電極線與連接結(jié)構(gòu)不會(huì)構(gòu)成全面性的網(wǎng) 狀電路結(jié)構(gòu)。特別是，當(dāng)像素陣列的數(shù)據(jù)線與電容電極線之間有缺陷產(chǎn)生時(shí)，仍可以目視或 是檢視出此缺陷的位置而達(dá)到缺陷定位的目的。另外，本發(fā)明的像素陣列的電容電極線的設(shè)置方式是設(shè)置在數(shù)據(jù)線的側(cè)邊或是下 方，因此，此種設(shè)置方式可以增加像素陣列整體的開口率。雖然本發(fā)明已以實(shí)施例揭露如上，然其并非用以限定本發(fā)明，任何本領(lǐng)域技術(shù)人 員，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作些許的更動(dòng)與潤(rùn)飾，故本發(fā)明的保護(hù)范圍當(dāng)視 所附的權(quán)利要求范圍所界定者為準(zhǔn)。
9
權(quán)利要求
一種像素陣列，包括多條數(shù)據(jù)線以及多條掃描線，設(shè)置在一基板上；多個(gè)子像素單元，以陣列形式設(shè)置在該基板上，其中每一個(gè)子像素單元具有至少一主動(dòng)元件以及與該主動(dòng)元件電性連接的至少一像素電極，且每一主動(dòng)元件與對(duì)應(yīng)的一條數(shù)據(jù)線以及對(duì)應(yīng)的一條掃描線電性連接；多組電容電極線，設(shè)置在該基板上，其中每一組電容電極線具有N條電容電極線，且該多組電容電極線與該多個(gè)子像素單元的像素電極重迭以構(gòu)成多個(gè)儲(chǔ)存電容器，其中N≥2；以及多組連接結(jié)構(gòu)，每一組連接結(jié)構(gòu)使每一組電容電極線之中的該N條電容電極線彼此電性連接，其中具有該連接結(jié)構(gòu)的該多組組電容電極線之間則無設(shè)置有連接結(jié)構(gòu)。
2.根據(jù)權(quán)利要求1所述的像素陣列，其中該基板具有多個(gè)第一區(qū)以及多個(gè)第二區(qū)，該 多組連接結(jié)構(gòu)是設(shè)置在位于該多個(gè)第一區(qū)內(nèi)，以連接位于該多個(gè)第一區(qū)內(nèi)的該N條電容電 極線，且在該多個(gè)第二區(qū)內(nèi)則無設(shè)置有連接結(jié)構(gòu)。
3.根據(jù)權(quán)利要求2所述的像素陣列，其中該多個(gè)第一區(qū)與該多個(gè)第二區(qū)彼此交錯(cuò)排列。
4.根據(jù)權(quán)利要求2所述的像素陣列，其中該多個(gè)第一區(qū)與該多個(gè)第二區(qū)均勻分布于該 基板上。
5.根據(jù)權(quán)利要求1所述的像素陣列，其中每一條電容電極線包括 一連接部，其與該多條掃描線實(shí)質(zhì)上平行設(shè)置；以及多個(gè)分支部，其與該連接部連接，且與該多條數(shù)據(jù)線實(shí)質(zhì)上平行設(shè)置。
6.根據(jù)權(quán)利要求5所述的像素陣列，其中該多個(gè)分支部與該多條數(shù)據(jù)線至少部分重迭。
7.根據(jù)權(quán)利要求5所述的像素陣列，其中該多個(gè)分支部位于該多條數(shù)據(jù)線的側(cè)邊。
8.一種像素陣列，包括一基板，其具有多個(gè)第一區(qū)以及多個(gè)第二區(qū)； 多條數(shù)據(jù)線以及多條掃描線，設(shè)置在該基板上；多個(gè)子像素單元，以陣列形式設(shè)置在該基板上，其中每一個(gè)子像素單元具有至少一主 動(dòng)元件以及與該主動(dòng)元件電性連接的至少一像素電極，且每一主動(dòng)元件與對(duì)應(yīng)的一條數(shù)據(jù) 線以及對(duì)應(yīng)的一條掃描線電性連接；多條電容電極線，設(shè)置在該基板上，其中該多條電容電極線與該多個(gè)子像素單元的像 素電極重迭以構(gòu)成多個(gè)儲(chǔ)存電容器；以及多個(gè)連接結(jié)構(gòu)，位于該多個(gè)第一區(qū)內(nèi)，以連接位于該多個(gè)第一區(qū)內(nèi)的該多條電容電極 線，其中在該多個(gè)第二區(qū)內(nèi)則無設(shè)置有連接結(jié)構(gòu)。
9.根據(jù)權(quán)利要求8所述的像素陣列，其中該多個(gè)第一區(qū)與該多個(gè)第二區(qū)彼此交錯(cuò)排列。
10.根據(jù)權(quán)利要求8所述的像素陣列，其中該多個(gè)第一區(qū)與該多個(gè)第二區(qū)均勻分布于 該基板上。
11.根據(jù)權(quán)利要求8所述的像素陣列，其中每一條電容電極線包括 一連接部，其與該多條掃描線實(shí)質(zhì)上平行設(shè)置；以及多個(gè)分支部，其與該連接部連接，且與該多條數(shù)據(jù)線實(shí)質(zhì)上平行設(shè)置。
12.根據(jù)權(quán)利要求11所述的像素陣列，其中該多個(gè)分支部與該多條數(shù)據(jù)線至少部分重迭。
13.根據(jù)權(quán)利要求11所述的像素陣列，其中該多個(gè)分支部位于該多條數(shù)據(jù)線的側(cè)邊。
全文摘要
一種像素陣列，包括設(shè)置在基板上的數(shù)據(jù)線、掃描線、子像素單元、多組電容電極線以及多組連接結(jié)構(gòu)。每一個(gè)子像素單元具有至少一主動(dòng)元件以及與主動(dòng)元件電性連接的至少一像素電極，且每一主動(dòng)元件與對(duì)應(yīng)的一條數(shù)據(jù)線以及對(duì)應(yīng)的一條掃描線電性連接。每一組電容電極線具有N條電容電極線，且電容電極線與像素單元的像素電極重迭以構(gòu)成多個(gè)儲(chǔ)存電容器，其中N≥2。每一組連接結(jié)構(gòu)使每一組電容電極線之中的N條電容電極線彼此電性連接，其中具有連接結(jié)構(gòu)的此些組電容電極線之間則無設(shè)置有連接結(jié)構(gòu)。
文檔編號(hào)H01L27/02GK101887198SQ20101022465
公開日2010年11月17日 申請(qǐng)日期2010年7月7日 優(yōu)先權(quán)日2010年7月7日
發(fā)明者崔宗元, 湯季高, 王秋淳, 賴佳伶 申請(qǐng)人:友達(dá)光電股份有限公司