專利名稱：重疊溝槽式柵極半導(dǎo)體組件及其制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種重疊溝槽式柵極半導(dǎo)體組件及其制作方法，尤指一種重疊溝槽式柵極半導(dǎo)體組件，具有較低的柵極與漏極間的寄生電容，以及其制作方法。
背景技術(shù)：
溝槽式柵極半導(dǎo)體組件主要用于電源管理的部分，例如應(yīng)用于切換式電源供應(yīng)器、計(jì)算機(jī)中心或周邊電源管理集成電路、背光板電源供應(yīng)器以及馬達(dá)控制等等。請參考圖1，圖1為公知溝槽式柵極半導(dǎo)體組件的剖面示意圖。如圖1所示，公知溝槽式柵極半導(dǎo)體組件10包含一 N型基材12、一 N型外延層14、多個(gè)溝槽16、一柵極絕緣層18、多個(gè)柵極20以及一源極金屬層22。N型外延層14設(shè)置于N型基材12上，且各溝槽 16是位于N型外延層14上。柵極絕緣層18覆蓋于各溝槽16的表面，且各柵極20填充于各溝槽16中。并且，柵極絕緣層18將各柵極20與源極金屬層22電性隔離。N型外延層 14上另形成多個(gè)P型基體摻雜區(qū)M，且各P型基體摻雜區(qū)M上另形成一 N型源極摻雜區(qū)沈，而各P型基體摻雜區(qū)M中另布植一 P型高摻雜區(qū)28。各P型高摻雜區(qū)28通過一接觸插塞30電性連接至源極金屬層22。此外，公知溝槽式柵極半導(dǎo)體組件10的漏極金屬層32 是設(shè)置于N型基材12的下表面。雖然溝槽式柵極半導(dǎo)體組件可提供迅速的電源切換速度，但于快速切換的同時(shí)， 亦會(huì)產(chǎn)生電壓突波效應(yīng)。若要解決于快速切換時(shí)產(chǎn)生的電壓突波效應(yīng)，一般可通過提高輸
(input capacitance,Ciss)(reversetransfer capacitance,Crss)的
比值(Ciss/Crss)來降低切換時(shí)的電壓突波。傳統(tǒng)溝槽式柵極半導(dǎo)體組件提高輸入電容與反饋電容的比值的方法于柵極結(jié)構(gòu)的下方另形成一遮蔽電極結(jié)構(gòu)，通過此遮蔽電極結(jié)構(gòu)來降低組件的柵極與漏極間的寄生電容，即所謂的反饋電容。并且，一般輸入電容是由組件的柵極與源極間的寄生電容以及柵極與漏極間的寄生電容所構(gòu)成，因此當(dāng)不改變柵極與源極間的寄生電容的情況下，降低組件的柵極與漏極間的寄生電容會(huì)提高輸入電容與反饋電容的比值，以降低電壓突波。然而，由于遮蔽電極結(jié)構(gòu)是位于柵極結(jié)構(gòu)的下方且位于同一溝槽中，因此欲形成遮蔽電極結(jié)構(gòu)以及柵極結(jié)構(gòu)需要花費(fèi)多次沉積與回蝕刻的工藝步驟，不僅耗費(fèi)時(shí)間，亦增加工藝上的成本。所以如何提高輸入電容與反饋電容的比值且減少額外的工藝為業(yè)界努力達(dá)成的目標(biāo)。

發(fā)明內(nèi)容
本發(fā)明的主要目的之一在于提供一種重疊溝槽式柵極半導(dǎo)體組件，以提高輸入電容與反饋電容的比值。為達(dá)上述的目的，本發(fā)明提供一種重疊溝槽式柵極半導(dǎo)體組件，其包含一具有一上表面與一相對的下表面的半導(dǎo)體基底、多個(gè)設(shè)置于半導(dǎo)體基底上表面的淺溝槽、一設(shè)置于淺溝槽中的第一導(dǎo)電層、一設(shè)置于淺溝槽表面的第一絕緣層、多個(gè)深溝槽、一填滿深溝槽的第二導(dǎo)電層、一設(shè)置于半導(dǎo)體基底上表面以及深溝槽表面的第二絕緣層、一設(shè)置于第一導(dǎo)電層上方的源極金屬層、一設(shè)置于半導(dǎo)體基底上表面的柵極金屬層以及一設(shè)置于半導(dǎo)體基底下表面的漏極金屬層。半導(dǎo)體基底具有一第一導(dǎo)電類型。第一絕緣層是用于將第一導(dǎo)電層與半導(dǎo)體基底電性隔離。各深溝槽是分別設(shè)置于各淺溝槽中，且延伸至各淺溝槽下方的半導(dǎo)體基底中。第二絕緣層是用于將第二導(dǎo)電層與第一導(dǎo)電層以及半導(dǎo)體基底電性隔離。源極金屬層電性連接第二導(dǎo)電層，且柵極金屬層電性連接第一導(dǎo)電層。為達(dá)上述的目的，本發(fā)明提供一種制作重疊溝槽式柵極半導(dǎo)體組件的方法。首先， 提供一半導(dǎo)體基底，半導(dǎo)體基底包含一上表面與一相對的下表面，其中半導(dǎo)體基底的上表面具有多個(gè)淺溝槽，且淺溝槽的表面覆蓋一第一絕緣層，而淺溝槽中填滿一第一導(dǎo)電層。之后，移除位于各淺溝槽中的部分第一導(dǎo)電層與部分第一絕緣層以及其下方的部分半導(dǎo)體基底，以形成多個(gè)深溝槽，其中各深溝槽是位于各淺溝槽中的第一導(dǎo)電層之間。然后，于半導(dǎo)體基底的上表面以及于深溝槽的表面覆蓋一第二絕緣層。接著，于深溝槽中填滿一第二導(dǎo)電層。然后，于任兩個(gè)相鄰的淺溝槽之間形成多個(gè)第一源極接觸插塞，貫穿第一絕緣層與第二絕緣層。接著，于半導(dǎo)體基底的上表面形成一源極金屬層，其中源極金屬層電性連接第二導(dǎo)電層與第一源極接觸插塞。本發(fā)明的重疊溝槽式柵極半導(dǎo)體組件于淺溝槽中形成深溝槽，使得填充于深溝槽中的第二導(dǎo)電層可產(chǎn)生電場將基體摻雜區(qū)與外延層間的空乏區(qū)延伸至與深溝槽相同深度的外延層中，借此降低作為柵極的第一導(dǎo)電層與漏極金屬層間的反饋電容，而Ciss/Crss 得以增加，進(jìn)而降低密勒效應(yīng)。



14N型外延層16溝槽
18閘極絕緣層20閘極
22源極金屬層24P型基體摻雜區(qū)
26N型源極摻雜區(qū)28P型高摻雜區(qū)
30接觸插塞32汲極金屬層
100重疊溝槽式間極半導(dǎo)體組件102半導(dǎo)體基底
104上表面106下表面
108基材 110外延層
112淺溝槽 114第—-絕緣層
116第一導(dǎo)電層 118基體摻雜區(qū)
120源極摻雜區(qū)124保護(hù)間隙壁128第二絕緣層132源極接觸洞
122 第三絕緣層 126 深溝槽
130 第二導(dǎo)電層 134 源極接觸摻雜區(qū) 136 第一源極接觸插塞
138 源極金屬層 142 閘極金屬層140 汲極金屬層144 閘極接觸插塞202 第四絕緣層
200 重疊溝槽式間極半導(dǎo)體組件 204 第二源極接觸插塞
具體實(shí)施例方式請參考圖2至圖8，圖2至圖8為本發(fā)明一第一實(shí)施例的制作重疊溝槽式柵極半導(dǎo)體組件的方法示意圖。如圖2所示，首先，提供一半導(dǎo)體基底102，半導(dǎo)體基底102具有一上表面104與一相對的下表面106，且半導(dǎo)體基底102是由一基材108以及一形成于基材108 上的外延層110所構(gòu)成。半導(dǎo)體基底102具有一第一導(dǎo)電類型，例如N型或P型，本實(shí)施例的半導(dǎo)體基底102以N型為例，且本發(fā)明不限于此?；?08可為一硅基材，且基材108與外延層110皆具有第一導(dǎo)電類型。當(dāng)重疊溝槽式柵極半導(dǎo)體組件作為功率組件時(shí)，外延層 110為一輕摻雜層，并且若欲具有較高的耐壓，可增加外延層110的厚度。此外，基材108為一重?fù)诫s層，且基材108的摻雜濃度是高于外延層110的摻雜濃度。然后，利用第一光罩配合微影工藝，于半導(dǎo)體基底102的上表面形成一第一掩模圖案(圖未示)，定義出各淺溝槽的位置，并且進(jìn)行一蝕刻工藝，于半導(dǎo)體基底102的上表面 104形成多個(gè)淺溝槽112，再移除第一掩模圖案。接著，利用一化學(xué)氣相沉積工藝，于半導(dǎo)體基底102的上表面104以及各淺溝槽112的表面形成一第一絕緣層114，并且利用一平坦化工藝來移除位于淺溝槽112外部的第一絕緣層114。之后，利用一沉積工藝于淺溝槽112 中形成一第一導(dǎo)電層116且填滿各淺溝槽112，再平坦化以形成多個(gè)淺溝槽結(jié)構(gòu)。第一絕緣層114是用于將第一導(dǎo)電層116與半導(dǎo)體基底102電性隔離，使第一導(dǎo)電層116得以作為重疊溝槽式柵極半導(dǎo)體組件的柵極。此外，第一導(dǎo)電層116可為一摻雜半導(dǎo)體層，例如經(jīng)摻雜的多晶硅層，但不限于此。而且本實(shí)施例也可連續(xù)形成第一絕緣層114及第一導(dǎo)電層 116之后，再進(jìn)行平坦化工藝。然后，如圖3所示，利用第二光罩配合微影工藝，形成一第二掩模圖案(圖未示)， 例如光阻圖案。然后，進(jìn)行具有一第二導(dǎo)電類型的一離子布植工藝，以于任兩個(gè)相鄰的淺溝槽112間的半導(dǎo)體基底102中植入第二導(dǎo)電類型的離子。于本實(shí)施例中，第二導(dǎo)電類型為 P型，但不限于此，本發(fā)明的第一導(dǎo)電類型與第二導(dǎo)電類型亦可互換。接著，于移除第二掩模圖案后，進(jìn)行一驅(qū)入(drive-in)工藝，使具有第二導(dǎo)電類型的離子擴(kuò)散至與淺溝槽112 底部約略相同深度的位置，以形成多個(gè)具有第二導(dǎo)電類型的基體(base)摻雜區(qū)118于任兩個(gè)相鄰的淺溝槽112之間。然后，利用第二光罩配合微影工藝，形成一第三掩模圖案(圖未示)，然后再進(jìn)行具有第一導(dǎo)電類型的離子布植工藝，以于基體摻雜區(qū)118的上表面植入第一導(dǎo)電類型的離子。之后，于移除第三掩模圖案后，再進(jìn)行驅(qū)入工藝，使植入于基體摻雜區(qū) 118的第一導(dǎo)電類型的離子擴(kuò)散，以分別形成多個(gè)源極摻雜區(qū)120于相對應(yīng)的各基體摻雜區(qū)118的上方。源極摻雜區(qū)120的摻雜濃度是高于外延層110的摻雜濃度。此外，各基體摻雜區(qū)118鄰近第一絕緣層114的部分是作為重疊溝槽式柵極半導(dǎo)體組件的信道區(qū)，且各源極摻雜區(qū)118是作為重疊溝槽式柵極半導(dǎo)體組件的源極。另外，本實(shí)施例的第二掩模圖案與第三掩模圖案亦可為同一掩模圖案，例如氧化絕緣層。接著，如圖4所示，進(jìn)行一沉積工藝，以于半導(dǎo)體基底的上表面覆蓋一第三絕緣層 122。然后，利用第三光罩配合微影工藝形成一第四掩模圖案(圖未示)，以定義出多個(gè)深溝槽的位置，并且分別移除部分第三絕緣層122以及各淺溝槽112中的部分第一導(dǎo)電層116， 以暴露出部分第一絕緣層114。其中，各深溝槽的位置是位于各淺溝槽112中的第一導(dǎo)電層 116之間。此外，本發(fā)明移除各淺溝槽112中的部分第一導(dǎo)電層116的步驟并不限于以第三掩模圖案為掩模，亦可先利用第三絕緣層122定義出深溝槽的位置，且暴露出部分第一導(dǎo)電層116。再以第三絕緣層122為掩模，移除所暴露出的各第一導(dǎo)電層116。為了避免位于第三絕緣層122正下方的第一導(dǎo)電層116被移除，本實(shí)施例移除部分第一導(dǎo)電層116的步驟，較佳使用非等向性蝕刻工藝，例如干蝕刻工藝。之后，如圖5所示，進(jìn)行一沉積工藝，于半導(dǎo)體基底102的上表面104覆蓋一氮化物層。氮化物層可包含作為蝕刻停止層的絕緣材料，例如氮化硅，但不限于此。然后，進(jìn)行一蝕刻工藝，移除位于第三絕緣層122上方與位于淺溝槽112底部的氮化物層，僅于第一導(dǎo)電層116的側(cè)壁形成一保護(hù)間隙壁124，且暴露出各淺溝槽112底部的部分第一絕緣層 114。值得注意的是，保護(hù)間隙壁IM是用于保護(hù)位于各淺溝槽112中的第一導(dǎo)電層116的側(cè)壁，以避免后續(xù)的蝕刻工藝侵蝕位于各淺溝槽112中的第一導(dǎo)電層116，造成第一導(dǎo)電層 116的損壞。然后，如圖6所示，進(jìn)行一蝕刻工藝，移除所暴露出的部分第一絕緣層114以及其下方的部分半導(dǎo)體基底102，以形成多個(gè)深溝槽126。各深溝槽1 是分別設(shè)置于各淺溝槽 112中，且各深溝槽1 從半導(dǎo)體基底102的上表面104貫穿第一導(dǎo)電層116與第一絕緣層 114，并延伸至各淺溝槽112下方的半導(dǎo)體基底102中。接著，于半導(dǎo)體基底102的上方以及于各深溝槽126的表面覆蓋一第二絕緣層128。接著，如圖7所示，進(jìn)行一沉積工藝，于第二絕緣層1 上形成一第二導(dǎo)電層130，且填滿各深溝槽126。然后，進(jìn)行一回蝕刻工藝，移除位于各深溝槽1 外部的第二導(dǎo)電層130，使第二導(dǎo)電層130填滿各深溝槽126，以形成多個(gè)深溝槽結(jié)構(gòu)，其中填充于各深溝槽126中的第二導(dǎo)電層130亦位于各淺溝槽112的下方。第二絕緣層1 是用于將第二導(dǎo)電層130與第一導(dǎo)電層116以及半導(dǎo)體基底102電性隔離，并且由于第二絕緣層1 亦覆蓋于第一導(dǎo)電層116的上方，亦可用于電性隔離第一導(dǎo)電層116與后續(xù)制作于其上方的源極金屬層。此外，第二導(dǎo)電層130可為一摻雜半導(dǎo)體層， 但不限于此。然后，如圖8所示，利用第四光罩配合微影工藝形成一第五掩模圖案(圖未示)， 以定義出多個(gè)源極接觸洞132的位置，并且進(jìn)行一蝕刻工藝，于任兩個(gè)相鄰的淺溝槽112之間形成各源極接觸洞132，且暴露出各基體摻雜區(qū)118，其中各源極接觸洞132貫穿第二絕緣層128、第三絕緣層122與各源極摻雜區(qū)120。然后，進(jìn)行一第二導(dǎo)電類型的離子布植工藝，以形成一具有第二導(dǎo)電類型的源極接觸摻雜區(qū)134于暴露出的各基體摻雜區(qū)118的表面，其中各源極接觸摻雜區(qū)134的摻雜濃度是高于基體摻雜區(qū)118的摻雜濃度，藉以降低源極摻雜區(qū)120與第一源極接觸插塞136間的電阻值。接著，依序進(jìn)行一沉積工藝與一回蝕刻工藝，以于各源極接觸洞132中形成一第一源極接觸插塞136，其中各第一源極接觸插塞136是分別設(shè)置于各源極摻雜區(qū)120中，且貫穿第二絕緣層1 與第三絕緣層122，并且各源極接觸摻雜區(qū)134設(shè)置于各第一源極接觸插塞136與各基體摻雜區(qū)118之間。值得注意的是，為了使本發(fā)明的重疊溝槽式柵極半導(dǎo)體組件具有較小的尺寸，各第一源極接觸插塞 136較佳由鎢(tungsten)工藝所形成。之后，于半導(dǎo)體基底102的上表面104形成一柵極金屬層(未示于圖8)與一源極金屬層138，并且于半導(dǎo)體基底102的下表面106形成一漏極金屬層140。源極金屬層138 直接覆蓋于深溝槽結(jié)構(gòu)與淺溝槽結(jié)構(gòu)的上方，使本實(shí)施例的第二導(dǎo)電層130與各第一源極接觸插塞136可與源極金屬層138直接接觸且電性連接在一起。并且，各第一源極接觸插塞136可電性連接各源極摻雜區(qū)120與源極金屬層138。至此已完成第一實(shí)施例的重疊溝槽式柵極半導(dǎo)體組件100。請參考圖9，圖9為本發(fā)明第一實(shí)施例的重疊溝槽式柵極半導(dǎo)體組件的上視示意圖。如圖9所示，柵極金屬層142形成于源極金屬層138的一側(cè)，而與源極金屬層電性隔離， 且與部分第一導(dǎo)電層116重疊。另外，于形成第一源極接觸插塞136的步驟時(shí)，本實(shí)施例的制作重疊溝槽式柵極半導(dǎo)體組件的方法另包含于第一導(dǎo)電層116上形成一柵極接觸插塞 144，使柵極接觸插塞144設(shè)置于第一導(dǎo)電層116與柵極金屬層142之間，且電性連接第一導(dǎo)電層116與柵極金屬層142。值得注意的是，于公知重疊溝槽式柵極半導(dǎo)體組件操作時(shí)，基體摻雜區(qū)與外延層間的空乏區(qū)是位于與淺溝槽底部約略相同深度的外延層中。然而，于本實(shí)施例所制作出的重疊溝槽式柵極半導(dǎo)體組件中，當(dāng)重疊溝槽式柵極半導(dǎo)體組件開始運(yùn)作時(shí)，第一導(dǎo)電層給予柵極訊號，且第二導(dǎo)電層給予源極訊號，而基體摻雜區(qū)與外延層間的空乏區(qū)通過兩側(cè)的第二導(dǎo)電層所產(chǎn)生的電場將空乏區(qū)向下延伸至與深溝槽相同深度的外延層中。借此，作為柵極的第一導(dǎo)電層與作為漏極的漏極金屬層間的寄生電容可因空乏區(qū)的延伸而減小，進(jìn)而有效降低重疊溝槽式柵極半導(dǎo)體組件的反饋電容。并且，配合控制重疊溝槽式柵極半導(dǎo)體組件的源極與柵極間的寄生電容，將可有效提升輸入電容(input capacitance,Ciss)與反饋電容(reverse transfer capacitance, Crss)的比值(Ciss/Crss)，進(jìn)而降{氐因密革力效應(yīng)(Miller effect)所產(chǎn)生的電壓突波的影響。其中，輸入電容是由源極與柵極間的電容以及漏極與柵極間的電容所構(gòu)成。此外，本實(shí)施例的第三絕緣層可用于調(diào)整源極金屬層與第一導(dǎo)電層間的寄生電容，進(jìn)而控制源極與柵極間的電容大小。本實(shí)施例的保護(hù)間隙壁是垂直設(shè)置于第一導(dǎo)電層與第二導(dǎo)電層之間，因此調(diào)整保護(hù)間隙壁的厚度可控制第一導(dǎo)電層與第二導(dǎo)電層間的寄生電容，進(jìn)而控制源極與柵極間的電容大小。因此，本實(shí)施例的重疊溝槽式柵極半導(dǎo)體組件可通過第三絕緣層與保護(hù)間隙壁來固定源極與柵極間的電容，再通過降低反饋電容，可有效提升Ciss/Crss。舉例來說，公知重疊溝槽式柵極半導(dǎo)體組件的Ciss/Crss約略為10，而利用本實(shí)施例制作出的重疊溝槽式柵極半導(dǎo)體組件的Ciss/Crss可提升至30。另外，值得注意的是，為了有效降低反饋電容，以提升Ciss/Crss，公知技術(shù)于柵極結(jié)構(gòu)的下方形成一遮蔽電極結(jié)構(gòu)來改善Ciss/Crss的方法需耗費(fèi)許多掩模圖案工藝來制作出柵極結(jié)構(gòu)，然而，相較于公知重疊溝槽式柵極半導(dǎo)體組件，本發(fā)明通過于淺溝槽結(jié)構(gòu)中形成深溝槽結(jié)構(gòu)亦可達(dá)到相同的功效，并且僅需額外增加一掩模圖案即可制作出本發(fā)明的重疊溝槽式柵極半導(dǎo)體組件，因此可有效節(jié)省工藝以及制作成本。
請參考圖10，圖10為本發(fā)明一第二實(shí)施例的制作重疊溝槽式柵極半導(dǎo)體組件的方法示意圖。為了清楚比較第一實(shí)施例與第二實(shí)施例的差異，第二實(shí)施例與第一實(shí)施例相同的組件使用相同的符號標(biāo)示，且相同的步驟將不再贅述。如圖10所示，相較于第一實(shí)施例，本實(shí)施例制作重疊溝槽式柵極半導(dǎo)體組件200的方法于形成深溝槽的步驟與形成第一源極接觸插塞的步驟之間另包含于第二絕緣層1 與第二導(dǎo)電層130上覆蓋一第四絕緣層 202，其中第四絕緣層202是設(shè)置第二導(dǎo)電層130與源極金屬層138之間。此外，于覆蓋第四絕緣層202的步驟后形成的第一源極接觸插塞136貫穿第四絕緣層202。請參考圖11，圖11為本發(fā)明第二實(shí)施例的重疊溝槽式柵極半導(dǎo)體組件的上視示意圖。如圖11所示，本實(shí)施例制作重疊溝槽式柵極半導(dǎo)體組件200的方法于形成第一源極接觸插塞136的步驟中，亦于第二導(dǎo)電層130上形成多個(gè)第二源極接觸插塞204，使第二源極接觸插塞204貫穿第四絕緣層202連接源極金屬層138與第二導(dǎo)電層130。綜上所述，本發(fā)明的重疊溝槽式柵極半導(dǎo)體組件于淺溝槽中形成深溝槽，使得填充于深溝槽中的第二導(dǎo)電層可產(chǎn)生電場將基體摻雜區(qū)與外延層間的空乏區(qū)延伸至與深溝槽相同深度的外延層中，借此降低作為柵極的第一導(dǎo)電層與漏極金屬層間的反饋電容，而 Ciss/Crss得以增加，進(jìn)而改善密勒效應(yīng)。以上所述僅為本發(fā)明的優(yōu)選實(shí)施例，凡依本發(fā)明權(quán)利要求所做的均等變化與修飾，皆應(yīng)屬本發(fā)明的涵蓋范圍。
權(quán)利要求
1.一種制作重疊溝槽式柵極半導(dǎo)體組件的方法，其特征在于，包含，提供一半導(dǎo)體基底，該半導(dǎo)體基底包含一上表面與一相對的下表面，其中該半導(dǎo)體基底的該上表面具有多個(gè)淺溝槽，且該多個(gè)淺溝槽的表面覆蓋一第一絕緣層，而該多個(gè)淺溝槽中填滿一第一導(dǎo)電層；移除位于各該淺溝槽中的部分該第一導(dǎo)電層與部分該第一絕緣層以及其下方的部分該半導(dǎo)體基底，以形成多個(gè)深溝槽，其中各該深溝槽是位于各該淺溝槽中的該第一導(dǎo)電層之間；于該半導(dǎo)體基底的上方以及于該多個(gè)深溝槽的表面覆蓋一第二絕緣層；于該多個(gè)深溝槽中填滿一第二導(dǎo)電層；于任兩個(gè)相鄰的該多個(gè)淺溝槽之間形成多個(gè)第一源極接觸插塞，貫穿該第一絕緣層與該第二絕緣層；以及于該半導(dǎo)體基底的該上表面形成一源極金屬層，其中該源極金屬層電性連接該第二導(dǎo)電層與該多個(gè)第一源極接觸插塞。
2.如權(quán)利要求1所述的制作重疊溝槽式柵極半導(dǎo)體組件的方法，其特征在于，形成該多個(gè)深溝槽的方法包含，定義出該多個(gè)深溝槽，且于該半導(dǎo)體基底的上方形成一第三絕緣層，以暴露出該第一導(dǎo)電層；蝕刻該第一導(dǎo)電層至暴露出該第一絕緣層；于暴露出的該第一導(dǎo)電層的側(cè)壁形成一保護(hù)間隙壁，用于保護(hù)該第一導(dǎo)電層；以及移除暴露出的該第一絕緣層以及其下方的該半導(dǎo)體基底，以形成該多個(gè)深溝槽。
3.如權(quán)利要求1所述的制作重疊溝槽式柵極半導(dǎo)體組件的方法，其特征在于于形成該多個(gè)第一源極接觸插塞的步驟前，該方法另包含于該第二絕緣層與該第二導(dǎo)電層上覆蓋一第四絕緣層。
4.如權(quán)利要求1所述的制作重疊溝槽式柵極半導(dǎo)體組件的方法，其特征在于，于填滿該第一導(dǎo)電層的步驟與形成該多個(gè)深溝槽的步驟之間，該方法另包含于任兩個(gè)相鄰的該多個(gè)淺溝槽間的該半導(dǎo)體基底中形成一基體摻雜區(qū)以及一源極摻雜區(qū)，其中該源極摻雜區(qū)是位于該基體摻雜區(qū)的上方。
5.如權(quán)利要求1所述的制作重疊溝槽式柵極半導(dǎo)體組件的方法，其特征在于，于形成該多個(gè)第一源極接觸插塞的步驟前，該方法另包含于該基體摻雜區(qū)中形成一源極接觸摻雜區(qū)。
6.如權(quán)利要求1所述的制作重疊溝槽式柵極半導(dǎo)體組件的方法，其特征在于，于形成該多個(gè)第一源極接觸插塞的步驟后，該方法另包含于該半導(dǎo)體基底的該下表面形成一漏極 金屬層。
7.如權(quán)利要求1所述的制作重疊溝槽式柵極半導(dǎo)體組件的方法，其特征在于，于形成該多個(gè)第一源極接觸插塞的步驟后，該方法另包含于該半導(dǎo)體基底的該上表面形成一柵極金屬層，且該柵極金屬層電性連接該第一導(dǎo)電層。
8.如權(quán)利要求1所述的制作重疊溝槽式柵極半導(dǎo)體組件的方法，其特征在于，該多個(gè)第一源極接觸插塞是通過一鎢工藝形成。
9.一種重疊溝槽式柵極半導(dǎo)體組件，其特征在于，包含，一半導(dǎo)體基底，具有一上表面與一相對的下表面，且該半導(dǎo)體基底具有一第一導(dǎo)電類型；多個(gè)淺溝槽，設(shè)置于該半導(dǎo)體基底的該上表面； 一第一導(dǎo)電層，設(shè)置于該多個(gè)淺溝槽中；一第一絕緣層，設(shè)置于該多個(gè)淺溝槽的表面，用以將該第一導(dǎo)電層與該半導(dǎo)體基底電性隔離；多個(gè)深溝槽，分別設(shè)置于各該淺溝槽中，且延伸至各該淺溝槽下方的半導(dǎo)體基底中； 一第二導(dǎo)電層，填滿該多個(gè)深溝槽；一第二絕緣層，設(shè)置于該半導(dǎo)體基底的該上表面以及該多個(gè)深溝槽的表面，用以將該第二導(dǎo)電層與該第一導(dǎo)電層以及該半導(dǎo)體基底電性隔離；一源極金屬層，設(shè)置于該第二絕緣層與該第二導(dǎo)電層上，且電性連接該第二導(dǎo)電層； 一柵極金屬層，設(shè)置于該第二絕緣層上，且電性連接該第一導(dǎo)電層；以及一漏極金屬層，設(shè)置于該半導(dǎo)體基底的該下表面。
10.如權(quán)利要求9所述的重疊溝槽式柵極半導(dǎo)體組件，其特征在于，另包含一保護(hù)間隙壁，設(shè)置于該第一導(dǎo)電層與該第二導(dǎo)電層之間，用以調(diào)整該第一導(dǎo)電層與該第二導(dǎo)電層間的電容。
11.如權(quán)利要求9所述的重疊溝槽式柵極半導(dǎo)體組件，其特征在于，另包含一第三絕緣層，設(shè)置于該第一導(dǎo)電層與該第二絕緣層之間。
12.如權(quán)利要求9所述的重疊溝槽式柵極半導(dǎo)體組件，其特征在于，另包含多個(gè)基體摻雜區(qū)，具有一第二導(dǎo)電類型，且分別設(shè)置于任兩個(gè)相鄰的該多個(gè)淺溝槽之間；多個(gè)源極摻雜區(qū)，具有該第一導(dǎo)電類型，且分別設(shè)置于各該基體摻雜區(qū)的上方； 多個(gè)第一源極接觸插塞，分別設(shè)置于各該源極摻雜區(qū)中，且電性連接該源極金屬層與各該源極摻雜區(qū)；以及多個(gè)源極接觸摻雜區(qū)，分別設(shè)置于各該第一源極接觸插塞與各該基體摻雜區(qū)之間。
13.如權(quán)利要求12所述的重疊溝槽式柵極半導(dǎo)體組件，其特征在于，該第一導(dǎo)電類型為N型，且該第二導(dǎo)電類型為P型。
14.如權(quán)利要求9所述的重疊溝槽式柵極半導(dǎo)體組件，其特征在于，該半導(dǎo)體基底包含一基材以及一外延層，均具有該第一導(dǎo)電類型，該外延層設(shè)置于該基材的上方，且該基材的摻雜濃度高于該外延層的摻雜濃度。
15.如權(quán)利要求9所述的重疊溝槽式柵極半導(dǎo)體組件，其特征在于，另包含一柵極接觸插塞，電性連接該第一導(dǎo)電層與該柵極金屬層。
16.如權(quán)利要求9所述的重疊溝槽式柵極半導(dǎo)體組件，其特征在于，另包含一第四絕緣層以及多個(gè)第二源極接觸插塞，該第四絕緣層設(shè)置于該第二導(dǎo)電層與該源極金屬層之間， 且該多個(gè)第二源極接觸插塞貫穿該第四絕緣層連接該源極金屬層與該第二導(dǎo)電層。
全文摘要
本發(fā)明提供一種重疊溝槽式柵極半導(dǎo)體組件及其制作方法。重疊溝槽式柵極半導(dǎo)體組件包含一半導(dǎo)體基底、多個(gè)設(shè)置于半導(dǎo)體基底上的淺溝槽、一設(shè)置于淺溝槽中的第一導(dǎo)電層、多個(gè)分別設(shè)置于各淺溝槽中的深溝槽、一填滿深溝槽的第二導(dǎo)電層、一源極金屬層以及一柵極金屬層。各深溝槽延伸至各淺溝槽下方的半導(dǎo)體基底中。源極金屬層電性連接第二導(dǎo)電層，且柵極金屬層電性連接第一導(dǎo)電層。借此降低第一導(dǎo)電層與半導(dǎo)體基底間的反饋電容，而輸入電容與反饋電容的比值得以增加，進(jìn)而降低密勒效應(yīng)。
文檔編號H01L21/768GK102299108SQ20101021023
公開日2011年12月28日 申請日期2010年6月22日 優(yōu)先權(quán)日2010年6月22日
發(fā)明者葉人豪, 楊國良, 林偉捷, 林家福 申請人:茂達(dá)電子股份有限公司