專(zhuān)利名稱(chēng)：用于半導(dǎo)體器件的電網(wǎng)結(jié)構(gòu)及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明一般地涉及半導(dǎo)體器件制造領(lǐng)域，具體地，涉及向半導(dǎo)體器件提供電功率 的電網(wǎng)結(jié)構(gòu)及其制造方法。
背景技術(shù)：
隨著諸如晶體管(例如，硅鍺(SiGe)異質(zhì)結(jié)雙極晶體管(HBT)和/或各種類(lèi)型的 場(chǎng)效應(yīng)晶體管(FET))的半導(dǎo)體器件的性能的不斷改進(jìn)，對(duì)各種類(lèi)型的半導(dǎo)體器件的電功 率或電流供給的需求也不斷增加。通常，通過(guò)一組電互連供給在半導(dǎo)體芯片上制造的這些 半導(dǎo)體器件所使用的電流，這組電互連的作用就像半導(dǎo)體芯片的“電網(wǎng)”，因此在下文中也 如此稱(chēng)呼這組電互連。電網(wǎng)將電功率分配給芯片上的各種有源半導(dǎo)體器件，并且其通常通 過(guò)公知為后段制程(BEOL)技術(shù)的工藝制成。電網(wǎng)通常遍及包括Ml級(jí)、M2級(jí)等等的不同的 導(dǎo)電級(jí)，并且通常在不同的級(jí)使用導(dǎo)電布線、路徑和/或通路且在交叉的不同級(jí)中使用過(guò) 孔和/或插塞(stud)來(lái)向各種半導(dǎo)體器件提供電功率或電流，如本領(lǐng)域所公知的。圖IA和IB是本領(lǐng)域公知的電網(wǎng)結(jié)構(gòu)的示意性示例，該電網(wǎng)結(jié)構(gòu)向半導(dǎo)體器件提 供電功率。例如，半導(dǎo)體結(jié)構(gòu)100可表示向在單個(gè)襯底上制造的一個(gè)或多個(gè)半導(dǎo)體器件供 給電功率的大規(guī)模電網(wǎng)的一部分或片段。例如，半導(dǎo)體結(jié)構(gòu)100包括導(dǎo)電插塞112，例如， CA接觸插塞，其形成在半導(dǎo)體器件102的頂上且與半導(dǎo)體器件102接觸，其中該半導(dǎo)體器件 102形成在半導(dǎo)體襯底101上。半導(dǎo)體結(jié)構(gòu)100還可包括導(dǎo)電布線路徑、或通路122，例如， 在導(dǎo)電插塞112的頂上且與導(dǎo)電插塞112接觸的Ml級(jí)接觸，如圖IA所示。導(dǎo)電插塞112 可以形成在電介質(zhì)層111內(nèi)和/或穿過(guò)電介質(zhì)層111，該電介質(zhì)層111例如為級(jí)間電介質(zhì) (ILD)層。如本領(lǐng)域公知的，通常，導(dǎo)電襯里121可以形成在導(dǎo)電路徑122的Ml級(jí)接觸與 ILD層111之間以及Ml級(jí)的側(cè)壁處，以減輕和/或消除潛在的由導(dǎo)電路徑122的金屬元素 向ILD層111的擴(kuò)散引起的金屬沾污并增加和/或提高導(dǎo)電路徑122對(duì)ILD層111的粘附 性。此外，可以在導(dǎo)電路徑122的頂上形成電介質(zhì)帽層131 (例如，氮化硅層)，在該電介質(zhì) 帽層131上可以沉積其他的ILD層(未示出)以形成額外的金屬級(jí)接觸。與導(dǎo)電襯里121 類(lèi)似地，電介質(zhì)帽層131可以起減輕金屬沾污和/或改善導(dǎo)電路徑122的隔離的作用。圖IB示意性示例了在半導(dǎo)體器件102的正常操作期間，電子從導(dǎo)電插塞112流向 導(dǎo)電路徑122。導(dǎo)電插塞112和導(dǎo)電路徑122可以由不同導(dǎo)電性的材料制成。另外，導(dǎo)電 插塞112和導(dǎo)電路徑122處的電流密度可以因其不同的電流水平和/或不同的截面積而不 同。因此，在導(dǎo)電插塞112和導(dǎo)電路徑122的接合或相交區(qū)域120處，會(huì)發(fā)生電遷移，并且 該電遷移表現(xiàn)為在導(dǎo)電插塞112與導(dǎo)電路徑122之間引起或產(chǎn)生空隙。由電遷移產(chǎn)生的空 隙的尺寸會(huì)隨著半導(dǎo)體器件的使用時(shí)間而逐漸增大，并最終會(huì)導(dǎo)致在導(dǎo)電插塞112與導(dǎo)電 路徑122之間的接合區(qū)域120處開(kāi)路。換句話說(shuō)，對(duì)于為了供給電功率而采用常規(guī)電網(wǎng)的 半導(dǎo)體器件(例如結(jié)構(gòu)100)而言，電遷移會(huì)產(chǎn)生可靠性問(wèn)題。當(dāng)導(dǎo)電路徑122為Ml級(jí)接 觸時(shí)，這樣的可靠性問(wèn)題變得特別重要。

發(fā)明內(nèi)容
現(xiàn)有技術(shù)中需要產(chǎn)生半導(dǎo)體結(jié)構(gòu)或改進(jìn)現(xiàn)有的半導(dǎo)體結(jié)構(gòu)，這些半導(dǎo)體結(jié)構(gòu)可被 可靠地用作用于向各種半導(dǎo)體器件供給電功率或電流的電網(wǎng)。這些半導(dǎo)體結(jié)構(gòu)將能夠克服 由電遷移引起的上述問(wèn)題并改善電功率被供給到的半導(dǎo)體器件的總體性能和可靠性。本發(fā)明的一個(gè)實(shí)施例提供一種半導(dǎo)體結(jié)構(gòu)。該半導(dǎo)體結(jié)構(gòu)包括在電介質(zhì)層內(nèi)形 成的第一導(dǎo)電材料的插塞；具有底部和側(cè)壁的第二導(dǎo)電材料的過(guò)孔，其中所述底部和所述 側(cè)壁被導(dǎo)電襯里覆蓋，并且所述底部被直接形成在所述插塞的頂部上且通過(guò)所述導(dǎo)電襯里 而與所述過(guò)孔接觸；以及第三導(dǎo)電材料的一個(gè)或多個(gè)導(dǎo)電路徑，其通過(guò)在所述過(guò)孔的所述 側(cè)壁處的所述導(dǎo)電襯里而連接到所述過(guò)孔。在本發(fā)明的一個(gè)實(shí)施例中，所述過(guò)孔的所述第二導(dǎo)電材料的電導(dǎo)率大于在所述底 部和所述側(cè)壁處覆蓋所述過(guò)孔的所述導(dǎo)電襯里的電導(dǎo)率。在本發(fā)明的另一實(shí)施例中，通過(guò)彼此相對(duì)的兩個(gè)側(cè)壁測(cè)量的所述過(guò)孔的橫向尺寸 小于Blech長(zhǎng)度，其中所述Blech長(zhǎng)度與所述過(guò)孔內(nèi)的金屬原子的電遷移相關(guān)且至少部分 地受到所述過(guò)孔的所述第二導(dǎo)電材料的特性的影響。在本發(fā)明的又一實(shí)施例中，所述第二導(dǎo)電材料為銅(Cu)且不同于所述導(dǎo)電路徑 的所述第三導(dǎo)電材料，其中所述銅材料的所述Blech長(zhǎng)度大致在10微米左右。在本發(fā)明的再一實(shí)施例中，所述第一和第二導(dǎo)電材料選自鎢(W)、鋁(Al)、銅(Cu) 以及其合金，并且所述第三導(dǎo)電材料選自鋁(Al)、銅(Cu)、銀(Ag)和金(Au)。在本發(fā)明的再一實(shí)施例中，導(dǎo)電襯里由選自鈦(Ti)、鉭(Ta)、釕(Ru)、鎢(W)、氮化 鈦(TiN)、氮化鉭(TaN)、氮化釕(RuN)和氮化鎢(WN)的材料制成，并且所述導(dǎo)電襯里能夠 防止導(dǎo)電材料擴(kuò)散穿過(guò)。在本發(fā)明的再一實(shí)施例中，直接在所述電介質(zhì)層之下的襯底中形成的半導(dǎo)體器件 的接觸部位的頂上形成所述插塞。作為一個(gè)實(shí)例，所述半導(dǎo)體器件為場(chǎng)效應(yīng)晶體管(FET)， 并且所述接觸部位為該FET的柵極區(qū)、源極區(qū)或漏極區(qū)。作為另一個(gè)實(shí)例，所述半導(dǎo)體器件 為異質(zhì)結(jié)雙極晶體管(HBT)，并且所述接觸部位為該HBT的基極區(qū)、發(fā)射極區(qū)或集電極區(qū)。


通過(guò)結(jié)合附圖給出的對(duì)本發(fā)明的以下詳細(xì)描述，將更充分地了解和理解本發(fā)明， 其中圖IA和IB是向半導(dǎo)體器件提供電功率的現(xiàn)有技術(shù)結(jié)構(gòu)的示意性示例；圖2是根據(jù)本發(fā)明的實(shí)施例的電網(wǎng)結(jié)構(gòu)的示意性示例；圖3是根據(jù)本發(fā)明的實(shí)施例形成電網(wǎng)結(jié)構(gòu)的方法的示意性示例；圖4是根據(jù)本發(fā)明的另一實(shí)施例形成電網(wǎng)結(jié)構(gòu)的方法的示意性示例；圖5是根據(jù)本發(fā)明的又一實(shí)施例形成電網(wǎng)結(jié)構(gòu)的方法的示意性示例；圖6是根據(jù)本發(fā)明的再一實(shí)施例形成電網(wǎng)結(jié)構(gòu)的方法的示意性示例；圖7是根據(jù)本發(fā)明的再一實(shí)施例形成電網(wǎng)結(jié)構(gòu)的方法的示意性示例；圖8是根據(jù)本發(fā)明的再一實(shí)施例形成電網(wǎng)結(jié)構(gòu)的方法的示意性示例；圖9是根據(jù)本發(fā)明的再一實(shí)施例形成電網(wǎng)結(jié)構(gòu)的方法的示意性示例；圖10是根據(jù)本發(fā)明的再一實(shí)施例形成電網(wǎng)結(jié)構(gòu)的方法的示意性示例；
圖11是根據(jù)本發(fā)明的另一實(shí)施例形成電網(wǎng)結(jié)構(gòu)的方法的示意性示例；圖12是根據(jù)本發(fā)明的再一實(shí)施例形成電網(wǎng)結(jié)構(gòu)的方法的示意性示例；圖13是根據(jù)本發(fā)明的另一實(shí)施例的大規(guī)模電網(wǎng)的頂視圖的示意性示例；以及圖14A和14B是示例出不同過(guò)孔尺寸的蝕刻速率的樣品試驗(yàn)測(cè)試結(jié)果。應(yīng)理解，為了示例的簡(jiǎn)化和清楚，附圖中的要素未必按比例繪制。例如，為了清楚 的目的，可以相對(duì)于其他要素的尺寸擴(kuò)大某些要素的尺寸。
具體實(shí)施例方式在以下的詳細(xì)描述中，為了提供對(duì)本發(fā)明的各種實(shí)施例的全面了解，闡述了多種 具體細(xì)節(jié)。然而，應(yīng)理解，可以在沒(méi)有這些具體細(xì)節(jié)的條件下實(shí)施本發(fā)明的實(shí)施例。為了不使本發(fā)明的本質(zhì)和/或?qū)嵤├谋硎灸：谝韵碌脑敿?xì)描述中，為了表 示和/或示例的目的，可以將本領(lǐng)域中公知的某些處理步驟和/或操作組合在一起，并且在 一些情況下不進(jìn)行詳細(xì)描述。在其他情況下，根本不描述本領(lǐng)域中公知的某些處理步驟和 /或操作。另外，某些公知的器件處理技術(shù)不進(jìn)行詳細(xì)描述，并且，在某些情況下，可以參考 其他公開(kāi)的論文、專(zhuān)利和/或公開(kāi)的專(zhuān)利申請(qǐng)，以不使對(duì)本發(fā)明的本質(zhì)和/或?qū)嵤├拿枋?描述模糊。應(yīng)理解，以下描述更注重于本發(fā)明的各種實(shí)施例的不同特征和/或要素。 圖2是根據(jù)本發(fā)明的一個(gè)實(shí)施例的電網(wǎng)結(jié)構(gòu)的示意性實(shí)例。例如，電網(wǎng)結(jié)構(gòu)200或 結(jié)構(gòu)200包括在電介質(zhì)層211內(nèi)形成或產(chǎn)生的諸如CA接觸的導(dǎo)電插塞212。導(dǎo)電插塞212 可形成在半導(dǎo)體器件202的頂上且與半導(dǎo)體器件202接觸，并且可以被制造為適合將電功 率或電流傳導(dǎo)或傳送到半導(dǎo)體器件202。半導(dǎo)體器件202可以形成在被電介質(zhì)層211覆蓋 的半導(dǎo)體襯底201中，如圖2中所示。結(jié)構(gòu)200還可包括導(dǎo)電過(guò)孔242，該導(dǎo)電過(guò)孔242至少部分地形成在電介質(zhì)層232 內(nèi)并且直接在導(dǎo)電插塞212的頂上且接觸導(dǎo)電插塞212。導(dǎo)電過(guò)孔242包括覆蓋其底部和 側(cè)壁的導(dǎo)電襯里241。附加地，結(jié)構(gòu)200包括一個(gè)或多個(gè)導(dǎo)電路徑222，該導(dǎo)電路徑222例 如為Ml級(jí)接觸或布線，且通過(guò)導(dǎo)電襯里241而與導(dǎo)電過(guò)孔242接觸。導(dǎo)電路徑222可以通 過(guò)導(dǎo)電襯里221而形成在電介質(zhì)層211的頂上且被電介質(zhì)帽層231覆蓋，在該電介質(zhì)帽層 231上可形成電介質(zhì)層232。這里，應(yīng)理解，結(jié)構(gòu)200可以是如圖13所示的大電網(wǎng)300的部分或片段，在一個(gè)實(shí) 施例中，大電網(wǎng)300包括多個(gè)與結(jié)構(gòu)200類(lèi)似的半導(dǎo)體結(jié)構(gòu)且根據(jù)需要而被適宜地互連，以 向位于公共襯底上的一個(gè)或多個(gè)半導(dǎo)體器件供給電功率。換句話說(shuō)，結(jié)構(gòu)200可以用作和 被視為圖13中所示的大電網(wǎng)300的“節(jié)點(diǎn)”或“島”，在下文中將會(huì)多次提到所述“節(jié)點(diǎn)”或
ojj ο根據(jù)本發(fā)明的另一實(shí)施例，導(dǎo)電過(guò)孔242可以被形成為具有與導(dǎo)電過(guò)孔242的電 遷移的Blech長(zhǎng)度相比小的橫向尺寸。這里，應(yīng)理解，在與導(dǎo)電路徑222通常相同的橫向級(jí) 中且在導(dǎo)電過(guò)孔242的兩個(gè)相對(duì)的側(cè)壁之間測(cè)量導(dǎo)電過(guò)孔242的橫向尺寸。導(dǎo)電材料的 Blech長(zhǎng)度或Lb1^1通常由等式LBle。h= (jL)th/j確定，其中(jL)th是本領(lǐng)域中公知的導(dǎo)電 材料的Blech閾值，j是沿測(cè)量Blech長(zhǎng)度的方向流過(guò)導(dǎo)電材料的電流密度。例如，導(dǎo)電過(guò) 孔242的Blech閾值(jL) th通常受到導(dǎo)電過(guò)孔242的形成材料的電導(dǎo)率的影響，例如，對(duì)于 由銅材料制成的導(dǎo)電過(guò)孔，Blech閾值(jL)th典型地為約200毫安每微米(mA/μ m)。例如，
7通常以毫安每平方微米(mA/μπι2)為單位測(cè)量電流密度。因此，對(duì)于橫向流過(guò)導(dǎo)電過(guò)孔242 的例如20mA/ μ m2的電流密度，典型地，發(fā)現(xiàn)Blech長(zhǎng)度為約10微米(μ m)。導(dǎo)電過(guò)孔242的形成材料可以不同于導(dǎo)電插塞212的材料且可以不同于導(dǎo)電路徑 222的材料。因此，導(dǎo)電過(guò)孔242、導(dǎo)電插塞212和導(dǎo)電路徑222的電導(dǎo)率可以不同。例如， 在本發(fā)明的一個(gè)實(shí)施例中，導(dǎo)電過(guò)孔242的電導(dǎo)率可以大于導(dǎo)電插塞212的電導(dǎo)率。在另 一實(shí)施例中，可以使導(dǎo)電過(guò)孔242的電導(dǎo)率與導(dǎo)電路徑222的電導(dǎo)率相同。圖3是根據(jù)本發(fā)明的一個(gè)實(shí)施例形成電網(wǎng)結(jié)構(gòu)的方法的示意性示例。該電網(wǎng)可以 包括類(lèi)似于圖2所示的電網(wǎng)結(jié)構(gòu)200的一個(gè)或多個(gè)結(jié)構(gòu)。例如，如圖3所示例的，本發(fā)明的 一個(gè)實(shí)施例包括提供半導(dǎo)體襯底201，在該半導(dǎo)體襯底201上可以形成有諸如半導(dǎo)體器件 202的一個(gè)或多個(gè)半導(dǎo)體器件以及各種其他器件(未示出)，并且在該半導(dǎo)體襯底201上將 要形成電網(wǎng)以為各種器件提供電流。本發(fā)明的一個(gè)實(shí)施例包括在襯底201的頂上沉積級(jí)間 電介質(zhì)層(ILD) 211，并且隨后在ILD層211內(nèi)部或其內(nèi)產(chǎn)生諸如CA接觸的導(dǎo)電插塞212。 導(dǎo)電插塞212可被形成為在導(dǎo)電插塞212與ILD層211之間的側(cè)壁處包括導(dǎo)電金屬襯里 213。導(dǎo)電襯里可被形成為，其中，防止導(dǎo)電插塞212的金屬元素潛在地金屬沾污ILD層211， 并且提高導(dǎo)電插塞212對(duì)ILD層211的粘附性?？梢酝ㄟ^(guò)應(yīng)用任何合適的現(xiàn)有BEOL工藝 和/或任何將來(lái)開(kāi)發(fā)的技術(shù)來(lái)產(chǎn)生或形成導(dǎo)電插塞212，并且該導(dǎo)電插塞212可以由諸如鎢 (W)、鋁(Al)、銅(Cu)或其合金的材料制成。導(dǎo)電襯里213可以由諸如鈦(Ti)、鉭(Ta)、氮 化鈦(TiN)、氮化鉭(TaN)、以及其組合或合金的材料制成。導(dǎo)電插塞212可以形成在將被 供給或提供電功率的半導(dǎo)體器件202的接觸部位的頂上且與該接觸部位接觸。圖4是根據(jù)本發(fā)明的另一實(shí)施例形成電網(wǎng)結(jié)構(gòu)的方法的示意性示例。例如，在形 成導(dǎo)電插塞212之后，本發(fā)明的一個(gè)實(shí)施例包括在ILD層211的頂上形成或沉積另一 ILD 層214，其中如參考圖5在下面詳細(xì)描述的那樣形成導(dǎo)電路徑或通路。ILD層214可以形成 在ILD層211和導(dǎo)電插塞212 二者的頂上以覆蓋二者；可以是與ILD層211的電介質(zhì)材料 相同的電介質(zhì)材料；并且優(yōu)選具有接近將要在其中形成的接觸級(jí)布線結(jié)構(gòu)的厚度的厚度， 但在這些方面，本發(fā)明的實(shí)施例不受限制。應(yīng)理解，可以在形成ILD層214時(shí)使用不同的電 介質(zhì)材料和/或不同的厚度。圖5是根據(jù)本發(fā)明的又一實(shí)施例形成電網(wǎng)結(jié)構(gòu)的方法的示意性示例。例如，本發(fā) 明的一個(gè)實(shí)施例可包括在ILD層214內(nèi)產(chǎn)生一個(gè)或多個(gè)導(dǎo)電路徑222。導(dǎo)電路徑222可以 是Ml級(jí)接觸或Ml級(jí)布線結(jié)構(gòu)，其用于最終通過(guò)導(dǎo)電插塞212而將電功率或電流傳送到半 導(dǎo)體器件202。導(dǎo)電路徑222可以被制作在ILD層214內(nèi)部，優(yōu)選鄰近且優(yōu)選不接觸導(dǎo)電插
^^ 212ο根據(jù)本發(fā)明的一個(gè)實(shí)施例，ILD層214的一部分可以留在導(dǎo)電插塞212的頂上。 ILD層214的該部分的橫向尺寸由ILD層214的該部分所在的位置處的將被用于形成圖2 所示的導(dǎo)電過(guò)孔242的導(dǎo)電材料的類(lèi)型和特性(例如電導(dǎo)率)確定，如下面更詳細(xì)描述的。 然而，應(yīng)理解，在該方面，本發(fā)明的實(shí)施例不受限制。例如，本發(fā)明的另一實(shí)施例可包括將導(dǎo) 電路徑222形成為接觸和/或覆蓋導(dǎo)電插塞212，其中在導(dǎo)電插塞212的頂上的導(dǎo)電路徑部 分被去除和/或被稍后形成的導(dǎo)電過(guò)孔取代。本發(fā)明的一個(gè)實(shí)施例可包括通過(guò)應(yīng)用任何適宜的現(xiàn)有BEOL工藝和/或?qū)?lái)發(fā)展 的技術(shù)形成或產(chǎn)生導(dǎo)電路徑222，并且可包括在形成導(dǎo)電路徑222之前在ILD層211的頂上沉積導(dǎo)電金屬襯里221。適合用于導(dǎo)電路徑222的材料可以與用于導(dǎo)電插塞212的材料 相同或不同。例如，導(dǎo)電路徑222可以由其電導(dǎo)率大于導(dǎo)電插塞212的電導(dǎo)率的材料制成。 此外，例如，這些材料可包括銅(Cu)、鋁(Al)、銀(Ag)、金(Au)或其合金。例如，用于導(dǎo)電襯 里221的材料可包括鈦、鉭、釕、鎢、氮化鈦、氮化鉭、氮化釕和/或氮化鎢等等。此時(shí)，可以在導(dǎo)電路徑222與如圖IA所示的常規(guī)導(dǎo)電路徑122之間進(jìn)行比較。應(yīng) 理解，本發(fā)明的一個(gè)實(shí)施例形成導(dǎo)電路徑222而不去除電介質(zhì)材料214的直接在導(dǎo)電插塞 212的頂上的部分，其中，根據(jù)本發(fā)明的一個(gè)實(shí)施例，將要形成如圖2所示的被導(dǎo)電襯里241 覆蓋的導(dǎo)電過(guò)孔242，如下面參考圖6-9更詳細(xì)描述的。圖6是根據(jù)本發(fā)明的又一實(shí)施例形成電網(wǎng)結(jié)構(gòu)的方法的示意性示例。例如，本發(fā) 明的一個(gè)實(shí)施例可包括在導(dǎo)電路徑222和ILD層214的頂上沉積電介質(zhì)帽層231，然后在 電介質(zhì)帽層231的頂上沉積另一 ILD層232。電介質(zhì)帽層231的使用有助于防止導(dǎo)電路徑 222的材料對(duì)ILD層232的沾污且改善導(dǎo)電路徑222的總體隔離。圖7是根據(jù)本發(fā)明的又一實(shí)施例形成電網(wǎng)結(jié)構(gòu)的方法的示意性示例。在形成ILD 層232之后，本發(fā)明的一個(gè)實(shí)施例可包括在ILD層232內(nèi)部、以及在導(dǎo)電路徑222之間和 導(dǎo)電插塞212的頂上存在如圖6所示的ILD層214的剩余部分的位置處，形成過(guò)孔穴233。 可以通過(guò)任何適宜的BEOL工藝形成過(guò)孔穴233，這些工藝包括例如在ILD層232的頂上施 加抗蝕劑層291、通過(guò)例如光刻工藝構(gòu)圖抗蝕劑層291、以及形成過(guò)孔圖形292，該過(guò)孔圖形 292與下方的導(dǎo)電插塞212對(duì)準(zhǔn)且具有至少與在導(dǎo)電路徑222之間的剩余ILD層214(圖 6)的尺寸一樣大的尺寸。本發(fā)明的該實(shí)施例還可包括通過(guò)過(guò)孔圖形292蝕刻ILD層232和 下方的ILD層214，從而形成或產(chǎn)生具有側(cè)壁236和237的過(guò)孔穴233。去除導(dǎo)電路徑222 之間的ILD層214，從而暴露導(dǎo)電路徑222的側(cè)壁和導(dǎo)電插塞212的頂表面。在插塞212上 方的區(qū)域中的導(dǎo)電路徑222的側(cè)壁237可被導(dǎo)電襯里221覆蓋。如圖7所示，過(guò)孔穴233可被細(xì)分為兩個(gè)不同部分。主要形成在ILD層232內(nèi)部 的上部具有寬度234，該寬度234至少等于且在多數(shù)情況下大于主要形成在ILD層214的剩 余部分(圖6)先前存在的位置處的下部的寬度235。當(dāng)產(chǎn)生或形成過(guò)孔穴233時(shí)，上部的 寬度234由過(guò)孔圖形292的尺寸確定，如上所述，而下部的寬度235由在導(dǎo)電路徑222之間 剩余的、大部分保留在導(dǎo)電插塞212的頂上的ILD層214(圖6)的尺寸確定。本發(fā)明的另 一實(shí)施例包括將過(guò)孔圖形292制作為大于導(dǎo)電路徑222之間的ILD層214的尺寸，從而確 保在導(dǎo)電路徑222之間的剩余電介質(zhì)材料至少基本上被去除或蝕刻掉，從而暴露金屬襯里 221。蝕刻工藝可以為選擇性的，因此可以不蝕刻導(dǎo)電金屬襯里221，由此使過(guò)孔穴233的下 部的尺寸由兩個(gè)導(dǎo)電路徑222之間的距離確定和/或限制。本發(fā)明的又一實(shí)施例可包括使 過(guò)孔穴233足夠深，以暴露導(dǎo)電插塞212的頂表面。圖8是根據(jù)本發(fā)明的又一實(shí)施例形成電網(wǎng)結(jié)構(gòu)的方法的示意性示例。例如，本發(fā) 明的一個(gè)實(shí)施例可包括在ILD層232的內(nèi)部和導(dǎo)電路徑222之間的過(guò)孔穴233的內(nèi)側(cè)壁 和底部之上沉積導(dǎo)電襯里241，例如金屬襯里。導(dǎo)電襯里241的材料優(yōu)選具有與導(dǎo)電路徑 222相比較低的電導(dǎo)率，但在該方面，本發(fā)明的實(shí)施例不受限制。例如，導(dǎo)電襯里241的材料 可包括例如鈦、鉭、釕、鎢、氮化鈦、氮化鉭、氮化釕和/或氮化鎢，但還可預(yù)期其他適宜的材 料。導(dǎo)電襯里241還可以由用作阻擋層且能夠防止導(dǎo)電材料擴(kuò)散通過(guò)的任何其他導(dǎo)電材料 形成。
圖9是根據(jù)本發(fā)明的又一實(shí)施例形成電網(wǎng)結(jié)構(gòu)的方法的示意性示例。例如，本發(fā) 明的一個(gè)實(shí)施例可包括在圖8的過(guò)孔穴233中沉積導(dǎo)電材料，以形成具有被導(dǎo)電襯里241 覆蓋的側(cè)壁和底部的導(dǎo)電過(guò)孔242，從而形成電網(wǎng)結(jié)構(gòu)200，其可以與圖2所示的電網(wǎng)結(jié)構(gòu) 200相同。填充圖8的過(guò)孔穴233的導(dǎo)電材料可以包括例如鎢(W)、鋁(Al)、銅(Cu)以及其 合金。在圖10中示例出電網(wǎng)結(jié)構(gòu)200的A-A’處的截面視圖。圖10是根據(jù)本發(fā)明的又一實(shí)施例形成電網(wǎng)結(jié)構(gòu)的方法的示意性示例。實(shí)際上，電 網(wǎng)結(jié)構(gòu)200是如圖9所示的A-A’處指示的電網(wǎng)結(jié)構(gòu)200的截面視圖。例如，一個(gè)或多個(gè)導(dǎo) 電路徑222可以被形成在電介質(zhì)層214內(nèi)部并且接觸導(dǎo)電襯里241處的過(guò)孔242。導(dǎo)電襯 里241可覆蓋過(guò)孔242的側(cè)壁，同時(shí)導(dǎo)電襯里221可以形成在導(dǎo)電路徑222與電介質(zhì)層214 之間。圖11是根據(jù)本發(fā)明的另一實(shí)施例形成電網(wǎng)結(jié)構(gòu)的方法的示意性示例。例如，圖11 示例出形成或產(chǎn)生過(guò)孔穴251的方法，該過(guò)孔穴251是與圖8中的過(guò)孔穴233相同或不同 的過(guò)孔。在本發(fā)明的該實(shí)施例中，可以調(diào)整和/或設(shè)計(jì)產(chǎn)生過(guò)孔穴251 (其暴露下方的導(dǎo)電 插塞212)的蝕刻工藝以及具體地，蝕刻速率，以與在ILD層232的其他過(guò)孔在導(dǎo)電路徑222 處停止的位置處的其他區(qū)域中產(chǎn)生其他過(guò)孔的工藝協(xié)作。換句話說(shuō)，在ILD層232的其他 區(qū)域中產(chǎn)生的其他過(guò)孔，例如，過(guò)孔穴256，可具有與253和254的組合深度不同的258和 259的組合深度。因此，過(guò)孔穴251的產(chǎn)生可以不需要任何單獨(dú)的和/或附加的蝕刻工藝。簡(jiǎn)要地，參考圖14A和14B，其示例出不同過(guò)孔尺寸的蝕刻比率。如圖14A所示，在 電介質(zhì)材料中蝕刻過(guò)孔穴期間，本領(lǐng)域普通技術(shù)人員公知深度方向上的蝕刻速率通常受到 過(guò)孔穴的橫向尺寸的影響。例如，在圖14A中，χ坐標(biāo)表示在蝕刻下的過(guò)孔穴的縱橫比，并 且y坐標(biāo)以任意單位表示在通過(guò)過(guò)孔穴的寬度歸一化之后的蝕刻時(shí)間。圖14A表明隨著 過(guò)孔穴的縱橫比增大，即，隨著過(guò)孔穴的橫向尺寸減小，蝕刻過(guò)孔穴所需的時(shí)間也增加。在 本發(fā)明的另一實(shí)施例中，發(fā)現(xiàn)蝕刻時(shí)間的增加幾乎為縱橫比的多項(xiàng)式的第二階。在圖14B中還可觀察到在蝕刻速率與過(guò)孔穴的深度對(duì)橫向尺寸的比率之間的這 種關(guān)系，其示意性示例出不同橫向尺寸的一組過(guò)孔穴501的頂視圖(示于圖14B的垂直方 向上的頂視圖中)以及示出在同一蝕刻工藝期間這組過(guò)孔穴501的不同蝕刻深度的SEM圖 502。從圖14B所示的實(shí)驗(yàn)結(jié)果可得出結(jié)論即使在其他方向上具有相同的尺寸，在一個(gè)方 向上具有不同尺寸的過(guò)孔穴在同一蝕刻工藝期間也會(huì)以不同速率被蝕刻。例如，同一蝕刻 工藝會(huì)產(chǎn)生過(guò)孔穴的不同蝕刻深度，其中具有較大尺寸的過(guò)孔穴被更深地蝕刻到電介質(zhì)材 料中。現(xiàn)在返回參考圖11，其中示例出在與產(chǎn)生過(guò)孔穴251相同的蝕刻工藝期間產(chǎn)生過(guò) 孔穴256。例如，根據(jù)一個(gè)實(shí)施例，本發(fā)明包括根據(jù)如圖14A和14B所示的不同橫向尺寸的 過(guò)孔穴的不同蝕刻比而選擇和/或設(shè)計(jì)過(guò)孔穴256和過(guò)孔穴251的橫向尺寸252和257之 間的相對(duì)關(guān)系。在另一實(shí)施例中，當(dāng)過(guò)孔穴251被蝕刻穿過(guò)ILD層232的整個(gè)厚度253時(shí)， 對(duì)于過(guò)孔穴256，ILD層232的僅僅一部分258被蝕刻，并且在蝕刻過(guò)孔穴251的厚度254 的ILD層214(圖6)期間，對(duì)于過(guò)孔穴256，ILD層232的剩余部分259被蝕刻。在本發(fā)明 的另一實(shí)施例中，在選擇過(guò)孔穴251的蝕刻速率以及其如何影響過(guò)孔穴256的蝕刻時(shí)還可 以考慮過(guò)孔穴251的橫向尺寸255。應(yīng)理解，本發(fā)明的實(shí)施例在上述方面不受限制。例如，對(duì)過(guò)孔穴251和256的蝕刻
10不必同時(shí)進(jìn)行，且不必被同時(shí)或基本上同時(shí)蝕刻到底部。實(shí)際上，例如，過(guò)孔穴256和/或 過(guò)孔穴251的底部可被金屬襯里221覆蓋，由于蝕刻工藝的選擇性，該金屬襯里221通常不 被蝕刻。換句話說(shuō)，可以主要為電介質(zhì)材料的蝕刻設(shè)計(jì)蝕刻條件，并且金屬襯里221在過(guò)孔 蝕刻工藝期間用作蝕刻停止層。因此，根據(jù)本發(fā)明的另一實(shí)施例，即使蝕刻未同時(shí)達(dá)到過(guò)孔 穴的底部，也可以以獨(dú)立的速率蝕刻過(guò)孔穴251和256。圖12是根據(jù)本發(fā)明的又一實(shí)施例形成電網(wǎng)結(jié)構(gòu)的方法的示意性示例。在形成過(guò) 孔穴251和256 (圖11)之后，用導(dǎo)電材料填充過(guò)孔穴251和256，以形成過(guò)孔242和過(guò)孔 262?？赏ㄟ^(guò)例如利用適宜的目前可用的BEOL工藝或任何將來(lái)發(fā)展的技術(shù)來(lái)沉積導(dǎo)電材料 而形成過(guò)孔242和262。可以通過(guò)應(yīng)用本領(lǐng)域公知的化學(xué)機(jī)械拋光(CMP)工藝，去除留在 ILD層232的頂上的任何過(guò)量的導(dǎo)電材料。圖13是根據(jù)本發(fā)明的另一實(shí)施例形成大規(guī)模電網(wǎng)結(jié)構(gòu)的頂視圖的示意性示例。 例如，電網(wǎng)300可包括例如第一組的多個(gè)導(dǎo)電路徑301和第二組的多個(gè)導(dǎo)電路徑302。第一 組的導(dǎo)電路徑301可與第二組的導(dǎo)電路徑302中的一個(gè)或多個(gè)相交(優(yōu)選垂直地相交)。 然而，本發(fā)明的實(shí)施例在該方面不受限制，并且在一個(gè)或多個(gè)點(diǎn)處，兩組導(dǎo)電路徑以非直角 的角度彼此相交。并且，相交點(diǎn)中的至少一個(gè)，例如，相交點(diǎn)311，可以是電網(wǎng)300的“節(jié)點(diǎn)” 或“島”，并且其可具有如圖2所示且在上面詳細(xì)描述的結(jié)構(gòu)。這里，應(yīng)理解，電網(wǎng)結(jié)構(gòu)的“節(jié) 點(diǎn)”或“島”，例如圖2中所示的電網(wǎng)結(jié)構(gòu)200，可以不限于僅僅相交點(diǎn)。例如，可以在沿導(dǎo)電 路徑301和/或302中的任何導(dǎo)電路徑的任何點(diǎn)處使用如同圖2所示的電網(wǎng)結(jié)構(gòu)，此外，還 可以在半導(dǎo)體芯片結(jié)構(gòu)的不同接觸級(jí)處使用該電網(wǎng)結(jié)構(gòu)。雖然在此示例和描述本發(fā)明的特定特征，但現(xiàn)在本領(lǐng)域的普通技術(shù)人員將想到多 種修改、替代、改變和等價(jià)物。因此，應(yīng)理解，所附的權(quán)利要求旨在包容落入本發(fā)明的精神內(nèi) 的所有這樣的修改和改變。
權(quán)利要求
一種半導(dǎo)體結(jié)構(gòu)，包括在電介質(zhì)層內(nèi)形成的第一導(dǎo)電材料的插塞；具有底部和側(cè)壁的第二導(dǎo)電材料的過(guò)孔，所述底部和所述側(cè)壁被導(dǎo)電襯里覆蓋，所述底部被直接形成在所述插塞的頂部上且通過(guò)所述導(dǎo)電襯里而與所述過(guò)孔接觸；以及第三導(dǎo)電材料的一個(gè)或多個(gè)導(dǎo)電路徑，其通過(guò)在所述過(guò)孔的所述側(cè)壁處的所述導(dǎo)電襯里而連接到所述過(guò)孔。
2.根據(jù)權(quán)利要求1的半導(dǎo)體結(jié)構(gòu)，其中所述過(guò)孔的所述第二導(dǎo)電材料的電導(dǎo)率大于在 所述底部和所述側(cè)壁處覆蓋所述過(guò)孔的所述導(dǎo)電襯里的電導(dǎo)率。
3.根據(jù)權(quán)利要求2的半導(dǎo)體結(jié)構(gòu)，其中通過(guò)彼此相對(duì)的兩個(gè)所述側(cè)壁測(cè)量的所述過(guò)孔 的橫向尺寸小于Blech長(zhǎng)度，所述Blech長(zhǎng)度與所述過(guò)孔內(nèi)的金屬原子的電遷移相關(guān)且至 少部分地受到所述過(guò)孔的所述第二導(dǎo)電材料的特性的影響。
4.根據(jù)權(quán)利要求3的半導(dǎo)體結(jié)構(gòu)，其中所述第二導(dǎo)電材料為銅(Cu)，并且其中所述銅 材料的所述過(guò)孔內(nèi)的所述Blech長(zhǎng)度為約10微米。
5.根據(jù)權(quán)利要求3的半導(dǎo)體結(jié)構(gòu)，其中所述第一和第二導(dǎo)電材料選自鎢(W)、鋁(Al)、 銅(Cu)以及其合金，并且所述第三導(dǎo)電材料選自鋁(Al)、銅(Cu)、銀(Ag)、金(Au)以及其
6.根據(jù)權(quán)利要求1的半導(dǎo)體結(jié)構(gòu)，其中所述導(dǎo)電襯里由選自鈦(Ti)、鉭(Ta)、釕(Ru)、 鎢(W)、氮化鈦(TiN)、氮化鉭(TaN)、氮化釕(RuN)和氮化鎢(WN)的材料制成，并且其中所 述導(dǎo)電襯里能夠防止導(dǎo)電材料擴(kuò)散穿過(guò)。
7.根據(jù)權(quán)利要求1的半導(dǎo)體結(jié)構(gòu)，其中直接在所述電介質(zhì)層之下的襯底中形成的半導(dǎo) 體器件的接觸部位的頂上形成所述插塞，所述半導(dǎo)體器件為場(chǎng)效應(yīng)晶體管并且所述接觸部 位為所述場(chǎng)效應(yīng)晶體管的柵極區(qū)、源極區(qū)或漏極區(qū)，或者，所述半導(dǎo)體器件為異質(zhì)結(jié)雙極晶 體管并且所述接觸部位為所述異質(zhì)結(jié)雙極晶體管的基極區(qū)、發(fā)射極區(qū)或集電極區(qū)。
8.一種電網(wǎng)，包括形成在多個(gè)半導(dǎo)體器件的頂上的電介質(zhì)層；多個(gè)導(dǎo)電插塞，其形成在所述電介質(zhì)層內(nèi)且位于所述多個(gè)半導(dǎo)體器件的頂上；至少一個(gè)過(guò)孔，其形成在所述多個(gè)導(dǎo)電插塞中的一個(gè)的頂上，所述過(guò)孔在底部和側(cè)壁 處被導(dǎo)電襯里覆蓋；以及一個(gè)或多個(gè)導(dǎo)電路徑，其通過(guò)所述導(dǎo)電襯里而連接到所述過(guò)孔。
9.根據(jù)權(quán)利要求8的電網(wǎng)，其中所述多個(gè)導(dǎo)電插塞由具有第一電導(dǎo)率的第一導(dǎo)電材料 形成；所述過(guò)孔由具有第二電導(dǎo)率的第二導(dǎo)電材料形成；并且所述一個(gè)或多個(gè)導(dǎo)電路徑由 具有第三電導(dǎo)率的第三導(dǎo)電材料形成，所述第二電導(dǎo)率大于覆蓋所述過(guò)孔的所述底部和所 述側(cè)壁的所述導(dǎo)電襯里的電導(dǎo)率。
10.根據(jù)權(quán)利要求9的電網(wǎng)，其中通過(guò)彼此相對(duì)的兩個(gè)所述側(cè)壁測(cè)量的所述過(guò)孔的橫 向尺寸小于Blech長(zhǎng)度，所述Blech長(zhǎng)度與所述過(guò)孔內(nèi)的金屬原子的電遷移相關(guān)且至少部 分地受到所述過(guò)孔的所述第二導(dǎo)電材料的特性的影響。
11.根據(jù)權(quán)利要求10的電網(wǎng)，其中所述第二導(dǎo)電材料為銅(Cu)，其中所述銅材料的所 述過(guò)孔內(nèi)的所述Blech長(zhǎng)度為約10微米。
12.根據(jù)權(quán)利要求10的電網(wǎng)，其中所述第一和第二導(dǎo)電材料選自鎢(W)、鋁(Al)、銅(Cu)以及其合金，并且所述第三導(dǎo)電材料選自鋁(Al)、銅(Cu)、銀(Ag)、金(Au)以及其合^^ ο
13.根據(jù)權(quán)利要求8的電網(wǎng)，其中所述導(dǎo)電襯里由選自鈦(Ti)、鉭(Ta)、釕(Ru)、鎢 (W)、氮化鈦(TiN)、氮化鉭(TaN)、氮化釕(RuN)和氮化鎢(WN)的材料制成，并且其中所述 導(dǎo)電襯里能夠防止導(dǎo)電材料擴(kuò)散穿過(guò)。
14.根據(jù)權(quán)利要求8的電網(wǎng)，其中直接在所述電介質(zhì)層之下的襯底中形成的所述多個(gè) 半導(dǎo)體器件中的一個(gè)的接觸部位的頂上形成所述多個(gè)導(dǎo)電插塞，所述多個(gè)半導(dǎo)體器件的所 述一個(gè)為場(chǎng)效應(yīng)晶體管或異質(zhì)結(jié)雙極晶體管，并且所述接觸部位為所述場(chǎng)效應(yīng)晶體管的柵 極區(qū)、源極區(qū)或漏極區(qū)，或者為所述異質(zhì)結(jié)雙極晶體管的基極區(qū)、發(fā)射極區(qū)或集電極區(qū)。
15.一種方法，包括在第一電介質(zhì)層內(nèi)形成導(dǎo)電插塞；在第二電介質(zhì)層內(nèi)形成一個(gè)或多個(gè)導(dǎo)電路徑，所述第二電介質(zhì)層在所述第一電介質(zhì)層 的頂上，其中所述一個(gè)或多個(gè)導(dǎo)電路徑基本上鄰近在所述導(dǎo)電插塞的頂表面的頂上剩余的 所述第二電介質(zhì)層的區(qū)域；形成過(guò)孔穴，所述過(guò)孔穴在所述導(dǎo)電插塞的所述頂表面的頂上且暴露所述導(dǎo)電插塞的 所述頂表面，所述過(guò)孔穴暴露所述一個(gè)或多個(gè)導(dǎo)電路徑的側(cè)壁的至少一部分；在所述過(guò)孔穴的底部和側(cè)壁處沉積導(dǎo)電襯里；以及在形成過(guò)孔的所述過(guò)孔穴中沉積導(dǎo)電材料，所述過(guò)孔通過(guò)所述導(dǎo)電襯里接觸所述一個(gè) 或多個(gè)導(dǎo)電路徑。
16.根據(jù)權(quán)利要求15的方法，其中形成所述導(dǎo)電插塞包括在半導(dǎo)體器件的接觸部位 的頂上且與所述接觸部位接觸地形成所述導(dǎo)電插塞，所述半導(dǎo)體器件被產(chǎn)生在半導(dǎo)體襯底 中，其中所述半導(dǎo)體襯底在所述第一電介質(zhì)層下方。
17.根據(jù)權(quán)利要求15的方法，其中在所述過(guò)孔中沉積所述導(dǎo)電材料包括選擇其電導(dǎo)率 小于所述導(dǎo)電襯里的電導(dǎo)率的所述導(dǎo)電材料并且在所述過(guò)孔穴中沉積所述選擇的導(dǎo)電材 料。
18.根據(jù)權(quán)利要求15的方法，還包括在所述一個(gè)或多個(gè)導(dǎo)電路徑和所述第二電介質(zhì)層 的頂上沉積第三電介質(zhì)層，其中形成所述過(guò)孔穴還包括在所述第三電介質(zhì)層和所述第二電 介質(zhì)層中形成所述過(guò)孔穴。
19.根據(jù)權(quán)利要求18的方法，其中形成所述過(guò)孔穴還包括在所述第三電介質(zhì)層中形成 所述過(guò)孔穴的一部分，在所述第三電介質(zhì)層中的所述過(guò)孔穴的所述部分至少與所述導(dǎo)電插 塞的所述頂表面的頂上剩余的所述第二電介質(zhì)層的所述部分一樣大且基本上覆蓋所述導(dǎo) 電插塞的所述頂表面的頂上剩余的所述第二電介質(zhì)層的所述部分，以便在形成所述過(guò)孔穴 期間基本上去除所述導(dǎo)電插塞的所述頂表面的頂上剩余的所述第二電介質(zhì)層的所述部分。
20.根據(jù)權(quán)利要求15的方法，其中用于填充所述過(guò)孔穴的所述導(dǎo)電材料選自鎢(W)、鋁 (Al)、銅(Cu)以及其合金。
21.根據(jù)權(quán)利要求15的方法，其中所述導(dǎo)電插塞的所述頂表面的頂上的所述區(qū)域所具 有的橫向尺寸小于由所述導(dǎo)電材料制成的所述過(guò)孔的Blech長(zhǎng)度。
22.根據(jù)權(quán)利要求15的方法，其中所述過(guò)孔由銅(Cu)制成且具有約10微米的Blech 長(zhǎng)度。
23.根據(jù)權(quán)利要求15的方法，其中所述過(guò)孔由選自鎢(W)、鋁(Al)、銅(Cu)以及其合金 的導(dǎo)電材料制成。
24.根據(jù)權(quán)利要求15的方法，其中所述導(dǎo)電襯里由選自鈦(Ti)、鉭(Ta)、釕(Ru)、鎢 (W)、氮化鈦(TiN)、氮化鉭(TaN)、氮化釕(RuN)和氮化鎢(WN)的材料制成，并且其中所述 導(dǎo)電襯里能夠防止導(dǎo)電材料擴(kuò)散穿過(guò)。
全文摘要
本發(fā)明涉及用于半導(dǎo)體器件的電網(wǎng)結(jié)構(gòu)及其制造方法。本發(fā)明的一個(gè)實(shí)施例提供一種半導(dǎo)體結(jié)構(gòu)，其包括在電介質(zhì)層內(nèi)形成的第一導(dǎo)電材料的插塞；具有底部和側(cè)壁的第二導(dǎo)電材料的過(guò)孔，其中所述底部和所述側(cè)壁被導(dǎo)電襯里覆蓋，并且所述底部被直接形成在所述插塞的頂部上且通過(guò)所述導(dǎo)電襯里而與所述過(guò)孔接觸；以及第三導(dǎo)電材料的一個(gè)或多個(gè)導(dǎo)電路徑，其通過(guò)在所述過(guò)孔的所述側(cè)壁處的所述導(dǎo)電襯里而連接到所述過(guò)孔。還提供制造該半導(dǎo)體結(jié)構(gòu)的方法。
文檔編號(hào)H01L21/768GK101930965SQ20101020636
公開(kāi)日2010年12月29日 申請(qǐng)日期2010年6月17日 優(yōu)先權(quán)日2009年6月25日
發(fā)明者R·G·菲利皮, 李偉健, 王平川 申請(qǐng)人:國(guó)際商業(yè)機(jī)器公司