專利名稱：具有掩埋位線的半導(dǎo)體器件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明的示例性實施方案涉及半導(dǎo)體制造技術(shù)，更具體地涉及具有掩埋位線的半 導(dǎo)體器件及其制造方法。
背景技術(shù)：
近來，在半導(dǎo)體工業(yè)中，為了提高集成度，正在開發(fā)40nm以下的DRAM。就此而言， 在8F2或6F2單元結(jié)構(gòu)(其中F為最小特征尺寸)中使用的平面晶體管或凹陷柵極晶體管 的情況下，在40nm以下的規(guī)格中存在困難。因此，需要具有能夠在相同規(guī)格條件下將集成 度提高1. 5 2倍的4F2單元結(jié)構(gòu)的DRAM，并因此提出垂直溝道晶體管。在垂直溝道晶體管中，形成環(huán)形柵電極以包圍在半導(dǎo)體襯底上垂直延伸的有源 柱，并且在有源柱的上部和下部(從柵電極觀察時)中分別形成源極區(qū)和漏極區(qū)，使得沿垂 直方向限定溝道。因此，即使當晶體管的面積減小時，溝道長度也不會受到不利影響。圖IA和圖IB為說明具有掩埋位線的常規(guī)半導(dǎo)體器件的視圖，其中圖IA為橫截面 圖，圖IB為平面圖。參照圖IA和圖1B，在襯底11上形成多個柱結(jié)構(gòu)200，每個柱結(jié)構(gòu)200均包括柱 體12、柱頭13、緩沖層圖案14、硬掩模層圖案15和覆層16。柱體12的外表面被柵極絕緣層17和柵電極18所包圍。通過雜質(zhì)離子注入在襯 底11中形成雜質(zhì)區(qū)以用作源極區(qū)或漏極區(qū)并同時用作掩埋位線19。在將相鄰位線19彼此 分開的溝槽19A中填充層間介電質(zhì)20。字線21沿其中它們與柵電極18連接的方向形成并與掩埋位線19交叉。在常規(guī)技術(shù)中，由于通過將雜質(zhì)離子注入襯底11例如硅襯底中來形成掩埋位線 19，所以掩埋位線19形成為并非金屬層的形式而是硅布線的形式。因此，由于硅布線的比 電阻比金屬層的比電阻相對較高，所以引起對掩埋位線19的電阻增大的問題。更具體地，由于未使用金屬層而是使用摻雜有雜質(zhì)的硅來形成掩埋位線19，因此 掩埋位線19的電阻增加，并且由于該電阻增加，所以半導(dǎo)體器件的運行速度減小，這引起 了問題。為了解決這些問題，需要增大如圖IB中所示的掩埋位線19的由附圖標記‘I’表 示的電流路徑，并因此掩埋位線19的間距可增大。然而，在這種情況下下，引起對單位單元 區(qū)域的面積GF2 = 2FX2F)可增大的另一問題。

發(fā)明內(nèi)容
本發(fā)明的實施方案涉及可實現(xiàn)高速運行的具有掩埋位線的半導(dǎo)體器件及其制造方法。根據(jù)本發(fā)明的一個實施方案，一種半導(dǎo)體器件包括具有溝槽的襯底；形成于襯 底中并包括金屬硅化物層和金屬層的掩埋位線，其中金屬硅化物層與溝槽側(cè)壁接觸，金屬 層形成于溝槽的側(cè)壁上并與金屬硅化物層接觸。根據(jù)本發(fā)明的另一實施方案，一種制造半導(dǎo)體器件的方法包括在襯底中形成金 屬硅化物層；通過選擇性地蝕刻襯底形成第一溝槽，使得金屬硅化物層與第一溝槽的側(cè)壁 接觸；以及形成包括金屬硅化物層和金屬層的掩埋位線，其中金屬層形成于第一溝槽的側(cè) 壁上，并且金屬層與金屬硅化物層接觸。根據(jù)本發(fā)明的另一實施方案，一種制造半導(dǎo)體器件的方法包括通過選擇性地蝕 刻襯底形成第一溝槽；在第一溝槽的側(cè)壁上形成金屬層；以及形成包括金屬層和金屬硅化 物層的掩埋位線，其中金屬硅化物層通過實施退火而形成于襯底中，金屬硅化物層與金屬 層接觸。


圖IA和圖IB為說明具有掩埋位線的常規(guī)半導(dǎo)體器件的視圖。圖2A至圖2C為說明根據(jù)本發(fā)明一個實施方案的具有掩埋位線的半導(dǎo)體器件的視 圖。圖3A至圖3H為說明根據(jù)本發(fā)明另一實施方案制造具有掩埋位線的半導(dǎo)體器件的 方法的橫截面圖。圖4A至圖4F為說明根據(jù)本發(fā)明另一實施方案制造具有掩埋位線的半導(dǎo)體器件的 方法的橫截面圖。
具體實施例方式以下將參照附圖更詳細描述本發(fā)明的示例性實施方案。然而，本發(fā)明可以以不同 的形式來實現(xiàn)而不應(yīng)解釋為限于本文中所闡述的實施方案。而是，提供這些實施方案以使 本公開充分和完整，并使得本領(lǐng)域技術(shù)人員能夠充分理解本發(fā)明的范圍。在整個公開中，在 本發(fā)明的各個附圖和實施方案中，相同的附圖標記表示相同的部件。附圖未必是按比例的，并且在某些情況下，將比例進行放大以清楚地說明實施方 案的特征。當?shù)谝粚臃Q為在第二層“上”或者在襯底“上”時，其不僅表示第一層直接形成 在第二層或襯底上的情況，而且還表示在第一層與第二層或襯底之間存在第三層的情況。如下所述的本發(fā)明的實施方案提供具有掩埋位線的半導(dǎo)體器件及其制造方法。為 此目的，在本發(fā)明的實施方案中，掩埋位線均包括金屬硅化物層和金屬層。圖2A至圖2C為說明根據(jù)本發(fā)明一個實施方案的具有掩埋位線的半導(dǎo)體器件的視 圖，其中圖2A為透視圖，圖2B為平面圖，圖2C為沿著圖2B的線X-X'和Y-Y'所獲得的橫 截面圖。參照圖2A至圖2C，在襯底100例如硅襯底上以矩陣形式形成多個柱結(jié)構(gòu)201，使 得所述多個柱結(jié)構(gòu)201彼此間隔開預(yù)定距離并沿垂直方向延伸。如圖2C所示，每個柱結(jié)構(gòu) 201可包括有源柱102、緩沖層圖案103、硬掩模圖案104和覆層105。有源柱102可為由 柱頭102A和柱體102B構(gòu)成的罐型(jar type)或棒型(bar type)。罐型有源柱102使得容易在用于形成掩埋位線111的工藝中確保加工容限。將在根據(jù)本發(fā)明另一實施方案制造 半導(dǎo)體器件的方法中詳細描述緩沖層圖案103、硬掩模層圖案104和覆層105。在有源柱102的表面上形成柵極絕緣層106，并且在柵極絕緣層106上形成柵電極 107以包圍柵極絕緣層106的外表面。形成字線115以沿Y-Y'方向(即與掩埋位線111交 叉的方向)與柵電極107連接。柵極絕緣層106可包括氧化物層例如二氧化硅層(SiO2)。 柵電極107可包括多晶硅層或金屬層，字線115可包括金屬層。字線115可包括選自硅化 鎢層(WSi)、氮化鈦層(TiN)、鎢層(W)、鋁層(Al)、銅層(Cu)、金層(Au)和釕層(Ru)中的 任一種。在柵電極107和字線115之間可另外形成阻擋金屬層(未示出)。阻擋金屬層可 包括選自氮化鈦層(TiN)、碳氮化鉭層(TaCN)、碳化鉭層(TaC)、氮化鎢層(WN)、硅氮化鎢層 (WSiN)、氮化鉭層(TaN)、鈦層(Ti)和硅化鎢層(WSi)中的至少任一種。在有源柱102之間的襯底100中形成雜質(zhì)區(qū)108。雜質(zhì)區(qū)108可通過將雜質(zhì)離子 注入至襯底100中來形成并用作垂直溝道晶體管的源極/漏極區(qū)。雜質(zhì)區(qū)108不僅用作源 極/漏極區(qū)，而且用作掩埋位線111的一部分。掩埋位線111具有在襯底100中限定的溝槽112，并且包括與溝槽112的側(cè)壁接 觸的金屬硅化物層109、以及與金屬硅化物層109接觸的金屬層110。此時，金屬層110可 僅與金屬硅化物層109接觸或與金屬硅化物層109和雜質(zhì)區(qū)108 二者接觸。優(yōu)選掩埋位線111的金屬硅化物層109和金屬層110由比電阻低于襯底100或雜 質(zhì)區(qū)108的比電阻的材料形成，其中掩埋位線111的電阻低于掩埋位線111由常規(guī)硅布線 形成時的電阻?？墒褂眠x自硅化鈦層(TiSi)、硅化鉭層(TaSi)、硅化鈷層(CoSi)、硅化鎳層 (NiSi)和硅化鎢層(WSi)中的任一種作為掩埋位線111的金屬硅化物層109。因為金屬硅 化物的電阻低于雜質(zhì)區(qū)108(即摻雜有雜質(zhì)的硅)的電阻，所以將金屬硅化物層109用作掩 埋位線111的部分。因此，在包括金屬硅化物的金屬硅化物層109和硅(即雜質(zhì)區(qū)108)之 間形成歐姆接觸，使得它們之間的接觸電阻可減小。掩埋位線111的金屬層110可為由金屬基層或金屬氮化物層構(gòu)成的單層或其中堆 疊有金屬基層和金屬氮化物層的堆疊層。根據(jù)一個實例，金屬層110由金屬基層和金屬氮 化物層的堆疊層而非金屬基層或金屬氮化物層的單層形成。當金屬層110由堆疊層形成 時，可簡化用于形成金屬硅化物層109的工藝，并且金屬層110起到減小雜質(zhì)區(qū)108和金屬 氮化物層109之間的勢壘階以由此減小雜質(zhì)區(qū)108和金屬氮化物層109之間的接觸電阻的 功能。構(gòu)成掩埋位線111的金屬層110的金屬基層和金屬氮化物層可含有選自鈦(Ti)、 鉭(Ta)、鈷(Co)、鎳(Ni)及鎢(W)中的任一種金屬元素。通過將金屬層110形成為包括選 定金屬元素，金屬層110在金屬硅化物層109和雜質(zhì)區(qū)108之間形成歐姆接觸，使得可減少 二者之間的接觸電阻。為了防止掩埋位線111和襯底100短路，在溝槽112的表面(不包括金屬硅化物 層109或金屬硅化物層109和雜質(zhì)區(qū)108與金屬層110接觸的區(qū)域)和金屬層110之間 插入隔離層120。隔離層120可由絕緣層形成并具有將襯底100和金屬層110電隔離的作 用。通常，在無隔離層120的情況下，在襯底100例如硅襯底和金屬層110之間可形成肖特 基結(jié)，并因此電流可容易地自金屬層110流動至襯底100并導(dǎo)致半導(dǎo)體器件的運行特性劣化。形成于襯底100中的溝槽112將相鄰掩埋位線111隔離開。金屬硅化物層109可 形成于溝槽112的一側(cè)表面上或溝槽112的兩側(cè)表面上(如圖2C所示)。在金屬硅化物層109形成于溝槽112的兩側(cè)表面上的結(jié)構(gòu)的情況下，將相鄰雜質(zhì) 區(qū)108和相鄰掩埋位線111隔離的溝槽112可包括第一溝槽112A，其穿過雜質(zhì)區(qū)108和 掩埋位線111的金屬硅化物層109 ；以及第二溝槽112B，其形成于第一溝槽112A下以具有 比第一溝槽112A小的線寬度并將相鄰掩埋位線111的金屬層110隔離。此時，為了有效地 將相鄰掩埋位線111的金屬層110隔離，如所示的，掩埋位線111的金屬層110可位于第一 溝槽112A的兩側(cè)表面上。因此，在本發(fā)明中，由于除了雜質(zhì)區(qū)108之外也形成包括金屬硅化物層109和金屬 層110的掩埋位線111，因此可顯著減小掩埋位線111的電阻，并且通過此電阻減小，可確保 半導(dǎo)體器件的高速運行。而且，因為掩埋位線111的間距增大并非必需，所以可將單位單元 面積保持在限度內(nèi)，并且可滿足高速運行的半導(dǎo)體器件的特性。此外，由于形成第二溝槽112B以隔離相鄰掩埋位線111的金屬層110的事實，所 以可改善相鄰掩埋位線111之間的絕緣特性。圖3A至圖3H為說明根據(jù)本發(fā)明另一實施方案制造具有掩埋位線的半導(dǎo)體器件的 方法的橫截面圖，其中所述視圖表示沿圖2B的線X-X'和Y-Y'的橫截面。參照圖3A，在襯底31例如硅襯底上以矩陣形式形成多個柱結(jié)構(gòu)202，使得所述多 個柱結(jié)構(gòu)202彼此間隔開預(yù)定距離并分別包括從襯底31沿垂直方向延伸的有源柱35。如 圖所示，有源柱35可形成為由柱頭35A和柱體35B構(gòu)成的罐型或棒型。將有源柱35形成 為罐型而不是棒型使得容易在用于形成掩埋位線的后續(xù)工藝中確保加工容限。此后，將詳細描述用于形成由柱頭35A和柱體35B構(gòu)成的有源柱35的工藝。在襯底31上依次形成緩沖層圖案32和硬掩模層圖案33。緩沖層圖案32可通過 熱氧化工藝由二氧化硅層(SiO2)形成為具有約50人至約150人的厚度。硬掩模層圖案33 可由氮化硅層(Si3N4)或碳化硅層(SiC)形成為約2000人的厚度?？墒褂霉饪棠z圖案(未 示出)通過蝕刻形成緩沖層圖案32和硬掩模層圖案33。實施第一蝕刻(以下稱作‘第一柱蝕刻’)，其中使用硬掩模層圖案33作為蝕刻阻 擋，蝕刻襯底31預(yù)定深度例如約1100人。通過第一柱蝕刻形成用作有源區(qū)的柱頭35A。用 于形成柱頭35A的襯底31的蝕刻可通過單獨使用Cl2或HBr氣體、或Cl2和HBr氣體的混 合氣體作為各向異性蝕刻實施。在所得結(jié)構(gòu)上形成覆層34。覆層34可通過單獨沉積氮化物層或通過依次沉積 氧化物層和氮化物層形成。氧化物層可包括二氧化硅層(SiO2),氮化物層可包括氮化硅層 (Si3N4) ο通過實施定向蝕刻工藝(directional etching process)例如回蝕工藝，覆層34 保留在柱頭35A的側(cè)壁上，并且襯底31的表面在柱頭35A之間暴露出。通過實施定向蝕刻 工藝，覆層34也保留在硬掩模層圖案33和緩沖層圖案32的側(cè)壁上。覆層34用于保護柱 頭M的側(cè)壁免受后續(xù)工藝影響，并可形成為約50人至約100人的厚度。實施第二柱蝕刻，其中使用覆層34和硬掩模層圖案33作為蝕刻阻擋來回蝕第一 柱蝕刻后的所得結(jié)構(gòu)，然后另外蝕刻暴露的襯底預(yù)定深度例如約2000人。使用定向蝕刻作 為第二柱蝕刻。通過實施第二柱蝕刻，在柱頭35A下形成柱體35B。柱體35B的高度可大于通過第一柱蝕刻形成的柱頭35A。用于形成柱體35B的第二柱蝕刻可通過單獨使用Cl2或 HBr氣體、或Cl2和HBr氣體的混合氣體的各向異性干蝕刻來實施。實施用于各向同性地蝕刻柱體35B的側(cè)壁的第三柱蝕刻。采用各向同性蝕刻的第 三柱蝕刻作為濕蝕刻或化學(xué)干蝕刻(CDE)實施。該各向同性蝕刻工藝稱為‘柱修整工藝’。 僅僅對柱體35B的暴露側(cè)壁實施各向同性蝕刻至約150人的厚度，而并不對由覆層34覆蓋 的柱頭35A實施各向同性蝕刻。因此，已經(jīng)受各向同性蝕刻的柱體35B和形成于柱體35B上的柱頭35A構(gòu)成T形 柱結(jié)構(gòu)。柱體35B用于包圍后續(xù)形成的柵電極，由覆層34覆蓋的柱頭35A使得后續(xù)形成的 儲存節(jié)點與其垂直連接。通過上述一系列蝕刻工藝，在襯底31上形成多個柱結(jié)構(gòu)202，柱結(jié)構(gòu)202包括具 有柱頭35A和柱體35B的有源柱35、覆層34、緩沖層圖案32和硬掩模層圖案33。參照圖3B，在柱體35B和襯底31的暴露表面上形成柵極絕緣層36。柵極絕緣層 36可由氧化物層例如氧化硅層形成。柵極絕緣層36可通過沉積工藝或氧化工藝形成為約 50人的厚度。形成柵電極37使得包圍其上形成有柵極絕緣層36的柱體35B的側(cè)壁。通過形成 柵極絕緣層36之后在所得結(jié)構(gòu)上沉積導(dǎo)電層并實施回蝕直至襯底31上的柵極絕緣層36 在有源柱35之間暴露出，以獲得柵電極37?？墒褂脫诫s有N型雜質(zhì)的多晶硅層或摻雜有P 型雜質(zhì)的多晶硅層作為柵電極37。而且，柵電極37可包括含金屬的層例如硅鍺層(SiGe)、 鎢層(W)、硅化鎢層(WSi)和氮化鈦層(TiN)。通過將雜質(zhì)離子注入有源柱35之間的襯底31中，在襯底31中形成雜質(zhì)區(qū)38。雜 質(zhì)區(qū)38用作源極/漏極區(qū)。雜質(zhì)區(qū)38不僅用作源極/漏極區(qū)，而且用作掩埋位線的部分。 此處，可使用諸如磷(P)和砷(As)的N型雜質(zhì)或諸如硼(B)的P型雜質(zhì)作為雜質(zhì)。參照圖3C，在柱結(jié)構(gòu)202的側(cè)壁上形成保護層39。保護層39實施在隨后實施用 于形成掩埋位線的金屬硅化物層的工藝時防止先前形成的柱結(jié)構(gòu)202受損壞的功能。保護層39可由選自氧化物層、氮化物層、氮氧化物層和含碳層或其堆疊體中的任 一種形成。當保護層39由含碳層形成時，其相對于先前形成的結(jié)構(gòu)具有蝕刻選擇性并且可 在后續(xù)工藝中容易地移除?？墒褂梅蔷紝?ACL)、碳化硅層(SiC)和聚合物層中的任一種 作為含碳層。使用柱結(jié)構(gòu)202和保護層39作為蝕刻阻擋來蝕刻柵極絕緣層36的存在于有源柱 35之間的襯底31上的部分，如圖:3B中所示。例如，通過選擇性地蝕刻柵極絕緣層36，在有 源柱35之間暴露出襯底31的表面(即雜質(zhì)區(qū)38的表面)。在包括保護層39的所得結(jié)構(gòu)上形成金屬層40。金屬層40用于形成掩埋位線的金 屬硅化物層?？墒褂眠x自鈦(Ti)、鉭(Ta)、鈷(Co)、鎳(Ni)和鎢(W)中的任一種形成金屬 層40。通過退火，襯底31例如硅襯底和金屬層40可彼此反應(yīng)，由此形成掩埋位線的金屬 硅化物層41。掩埋位線的金屬硅化物層41可包括選自硅化鈦層(TiSi)、硅化鉭層(TaSi)、 硅化鈷層(CoSi)、硅化鎳層(NiSi)和硅化鎢層(WSi)中的任一種。通過形成掩埋位線的金 屬硅化物層41，其中金屬硅化物層41的電阻低于雜質(zhì)區(qū)38(即摻雜有雜質(zhì)的硅)的電阻， 在襯底31即雜質(zhì)區(qū)38和包括金屬硅化物的金屬硅化物層41之間形成歐姆接觸，使得可減小二者之間的接觸電阻。根據(jù)一個實例，可作為快速熱退火實施退火以將施加于先前形成的結(jié)構(gòu)上的熱負 載減至最小。通過上述工藝程序，可形成掩埋位線的金屬硅化物層41以與形成于襯底31中的 雜質(zhì)區(qū)38接觸。參照圖3D，移除在用于形成掩埋位線的金屬硅化物層41的退火期間未反應(yīng)并保 留下來的金屬層40?？墒褂闷渲谢旌狭蛩?H2SO4)和過氧化氫(H2O2)的SPM(硫酸和過氧 化氫混合物)溶液或其中混合鹽酸和硝酸的王水來移除未反應(yīng)的金屬層40。移除保護層39。例如，在保護層39由含碳層形成的情況下，可使用仏等離子體處 理來移除保護層39。在所得結(jié)構(gòu)上形成第一絕緣層42使得填充柱結(jié)構(gòu)202之間的間隙。第一絕緣層 42可由選自氧化物層、氮化物層和氮氧化物層中的任一種形成。根據(jù)一個實例，可形成具有 較好間隙填充特性的BPSG(硼磷硅玻璃)層作為第一絕緣層42。在形成第一絕緣層42之后，可實施諸如CMP (化學(xué)機械拋光)的平坦化工藝，直至 暴露出硬掩模層圖案33的表面并消除表面不平坦性。形成第一光刻膠圖案43(其形成中間具有間隔的線)并暴露出沿Y-Y'方向布置 的柱結(jié)構(gòu)202之間的第一絕緣層42的表面。沿X-X'方向布置的柱結(jié)構(gòu)202之間的第一絕 緣層42的表面變得被第一光刻膠圖案43所覆蓋。使用第一光刻膠圖案43作為蝕刻阻擋來依次蝕刻第一絕緣層42、掩埋位線的金 屬硅化物層41和雜質(zhì)區(qū)38，并隨后部分地蝕刻襯底31，結(jié)果形成第一溝槽44。因此，第一 溝槽44形成為穿過掩埋位線的金屬硅化物層41和雜質(zhì)區(qū)38。此后，通過第一溝槽44分開 的掩埋位線的金屬硅化物層41由附圖標記41A表示，通過第一溝槽44分開的雜質(zhì)區(qū)38由 附圖標記38A表示。移除第一光刻膠圖案43。形成隔離層90以覆蓋第一溝槽44的部分。更具體地，隔離層90形成為覆蓋除了 在金屬硅化物層41A上的第一溝槽44的側(cè)壁之外的每個第一溝槽44的表面部分(如所示 的)，或者除了在金屬硅化物層41A和雜質(zhì)區(qū)38A上的第一溝槽44的側(cè)壁之外的每個第一 溝槽44的表面部分(未示出)。隔離層90用于將掩埋位線的金屬層(其將通過后續(xù)工藝 形成)和襯底31電隔離，并且可由絕緣層形成。隔離層90可通過如下一系列工藝形成沿著包括第一溝槽44的所得結(jié)構(gòu)的表面 沉積用于隔離層的絕緣層(未示出)；沉積犧牲層(未示出)以部分地填充第一溝槽44;移 除從犧牲層暴露出的用于隔離層的絕緣層；并然后移除犧牲層。參照圖3E，在包括第一溝槽44的所得結(jié)構(gòu)上形成用于形成掩埋位線的金屬層的 導(dǎo)電層45。導(dǎo)電層45可由金屬基層或金屬氮化物層所構(gòu)成的單層、或其中堆疊有金屬基層 和金屬氮化物層的堆疊層形成?？墒褂眠x自鈦層(Ti)、鉭層(Ta)、鈷層(Co)、鎳層(Ni)和 鎢層(W)中的任一種作為金屬基層?？墒褂眠x自氮化鈦層(TiN)、氮化鉭層(TaN)、氮化鈷 層(CoN)、氮化鎳層(NiN)和氮化鎢層(WN)中的任一種作為金屬氮化物層。構(gòu)成導(dǎo)電層45的金屬基層和金屬氮化物層的堆疊層含有選自鈦(Ti)、鉭(Ta)、鈷 (Co)、鎳(Ni)和鎢(W)中的任一種金屬元素。當含有該金屬元素的導(dǎo)電層45在掩埋位線的金屬硅化物層41和雜質(zhì)區(qū)38之間形成歐姆接觸時，可減小二者之間的接觸電阻。通過實施第一無掩模蝕刻工藝(blanket etching process)，導(dǎo)電層45僅僅保留 在第一溝槽44的兩個側(cè)壁上以及存在于柱結(jié)構(gòu)202的側(cè)壁上的第一絕緣層42上。第一無 掩模蝕刻工藝可作為回蝕工藝實施。此后，經(jīng)蝕刻的導(dǎo)電層45由附圖標記45A表示。實施第一無掩模蝕刻工藝以在相鄰單元之間分開用于掩埋位線的金屬層的導(dǎo)電 層 45A。
參照圖3F，通過實施第二無掩模蝕刻工藝，將隔離層90和襯底31部分地蝕刻至低 于第一溝槽44的底部，由此形成第二溝槽46。第二溝槽46形成為有效地隔離相鄰掩埋位 線的金屬層。由于保留的導(dǎo)電層45A用作蝕刻阻擋，因此第二溝槽46的線寬度可小于第一 溝槽44的線寬度。用于形成第二溝槽46的第二無掩模蝕刻工藝可以以與第一無掩模蝕刻工藝相同 的方式實施，即作為回蝕工藝實施。第二無掩模蝕刻工藝可在用于第一無掩模蝕刻工藝的 相同腔室中原位地實施。參照圖3G，形成第二絕緣層47以填充第一溝槽44和第二溝槽46。第二絕緣層47 可由選自氧化物層、氮化物層和氮氧化物層中的任一種形成。盡管第二絕緣層47可形成為填充第一溝槽44和第二溝槽46并部分地填充柱結(jié) 構(gòu)202之間的間隙，但由于后續(xù)將形成的掩埋位線的金屬層和柵電極37之間的寄生電容， 所以第二絕緣層47形成為僅僅填充第一溝槽44和第二溝槽46。例如，第二絕緣層47的上 表面可與襯底31的上表面處于相同平面上。移除保留在柱結(jié)構(gòu)202的側(cè)壁上并且在形成第二絕緣層47之后暴露出的導(dǎo)電層 45A的部分。由于第二絕緣層47的形成，所以在第一溝槽44的側(cè)壁上形成的導(dǎo)電層45A的 部分未移除且保留下來。由于第二絕緣層47的形成而保留在第一溝槽44的兩個側(cè)壁上的 導(dǎo)電層45A的這些部分用作掩埋位線的金屬層45B。通過上述程序，可形成具有金屬硅化物層41A和金屬層45B的掩埋位線111。參照圖3H，在形成第三絕緣層48以填充柱結(jié)構(gòu)202之間的間隙之后，形成線間隔 型(即形成為中間具有間隔的線)的第二光刻膠圖案50使得沿Y-Y'方向暴露出第一絕緣 層42和第三絕緣層48。第二光刻膠圖案50形成為僅沿X-X'方向暴露出柱結(jié)構(gòu)202的表 面但沿Y-Y'方向暴露出所有結(jié)構(gòu)。使用第二光刻膠圖案50和柱結(jié)構(gòu)202作為蝕刻阻擋沿Y-Y'方向?qū)嵤└晌g刻。由 于該操作，所以沿Y-Y'方向在柱結(jié)構(gòu)202之間蝕刻第一絕緣層42和第三絕緣層48?？刂?蝕刻深度，使得第一絕緣層42和第三絕緣層48的位置低于柵電極37的最上表面。因此，第 一絕緣層42沿X-X ‘方向存在于柱結(jié)構(gòu)202之間，第一絕緣層42和第三絕緣層48沿Y-Y ‘ 方向保留使得暴露出柱結(jié)構(gòu)202的柵電極37的側(cè)壁。由于上述程序，沿Y-Y'方向形成用于字線的鑲嵌圖案51使得暴露出柵電極37的 外壁的上部。例如，鑲嵌圖案51暴露出柵電極37的三分之二。在移除第二光刻膠圖案50之后，形成字線49使得其被部分地填充至鑲嵌圖案51 中并與柵電極37電連接。通過沉積金屬基層并然后進行凹式蝕刻例如回蝕金屬基層以形 成字線49。調(diào)整字線49的高度使得不暴露出柵電極37。字線49可形成為包括選自硅化鎢層(WSi)、氮化鈦層(TiN)、鎢層(W)、鋁層(Al)、銅層(Cu)、金層(Au)和釕層(Ru)中的至少任一種。在柵電極37和字線49之間可插入阻 擋金屬層(未示出)。阻擋金屬層可包括選自TiN、TaCN, TaC、WN、WSiN、TaN、Ti和WSi中 的任一種。可使用原子層沉積(ALD)、物理氣相沉積(PVD)或化學(xué)氣相沉積(CVD)作為用于沉 積字線49和該阻擋金屬層的方法。如上所述，在本發(fā)明中，通過形成雜質(zhì)區(qū)38以及由金屬硅化物層41A和金屬層45B 構(gòu)成的掩埋位線111，可顯著減小掩埋位線111的電阻，并由此可確保半導(dǎo)體器件的高速運 行。此外，由于掩埋位線111的間距的增大并非必需，因此可保持單位單元面積并且可滿足 高速運行的半導(dǎo)體器件的特性。此外，通過限定將相鄰掩埋位線111的金屬層45B隔離的第二溝槽46，可有效地改 善相鄰掩埋位線111之間的絕緣特性。與根據(jù)本發(fā)明上述實施方案制造半導(dǎo)體器件的方法相比較，下文將描述的根據(jù)本 發(fā)明另一實施方案制造半導(dǎo)體器件的方法提供能夠進一步簡化形成掩埋位線工藝步驟的 制造方法。更具體地，在根據(jù)本發(fā)明的另一實施方案制造半導(dǎo)體器件的方法中，可同時形成 掩埋位線的金屬硅化物層和金屬層。圖4A至圖4F為說明根據(jù)本發(fā)明另一實施方案制造具有掩埋位線的半導(dǎo)體器件的 方法的橫截面圖，其中視圖表示沿圖2B的線X-X'和Y-Y'的橫截面。在本文中，為便于 解釋起見，將省略與根據(jù)本發(fā)明上述實施方案制造半導(dǎo)體器件方法的工藝類似的工藝的詳 述。參照圖4A，在襯底61例如硅襯底上形成多個柱結(jié)構(gòu)203，使得所述多個柱結(jié)構(gòu)203 以矩陣形式彼此間隔開預(yù)定距離并從襯底61沿垂直方向延伸。每個柱結(jié)構(gòu)203可包括由 柱頭65A和柱體65B構(gòu)成的有源柱65、緩沖層圖案62、硬掩模層圖案63、覆層64。如圖4A 所示，有源柱65可形成為由柱頭65A和柱體65B構(gòu)成的罐型或棒型。當有源柱65形成為 罐型而非棒型時，更容易在用于形成掩埋位線的后續(xù)工藝中確保加工容限。在襯底61和柱體65B的暴露表面上形成柵極絕緣層66。柵極絕緣層66可由氧化 物層形成，例如形成為氧化硅層。柵極絕緣層66可通過沉積工藝或氧化工藝形成為約50λ 的厚度。形成柵電極67使得包圍其上形成有柵極絕緣層66的柱體65Β的側(cè)壁。通過在所 得結(jié)構(gòu)上沉積導(dǎo)電層并實施回蝕直至襯底61上的柵極絕緣層66在有源柱65之間暴露出， 獲得柵電極67?？墒褂脫诫s有N型雜質(zhì)的多晶硅層或摻雜有P型雜質(zhì)的多晶硅層作為柵電 極67。而且，柵電極67可包括含金屬的層，諸如硅鍺層(SiGe)、鎢層(W)、硅化鎢層(WSi) 和氮化鈦層(TiN)。通過將雜質(zhì)離子注入至有源柱65之間的襯底61中，在襯底61中形成雜質(zhì)區(qū)68。 雜質(zhì)區(qū)68用作源極/漏極區(qū)。雜質(zhì)區(qū)68不僅用作源極/漏極區(qū)，而且用作掩埋位線的部 分。此處，可使用諸如磷(P)和砷(As)的N型雜質(zhì)或諸如硼(B)的P型雜質(zhì)作為雜質(zhì)。參照圖4B，在所得結(jié)構(gòu)上形成第一絕緣層69使得填充柱結(jié)構(gòu)203之間的間隙。第 一絕緣層69可由選自氧化物層、氮化物層和氮氧化物層中的任一種形成。根據(jù)一個實例， 具有較好間隙填充特性的BPSG層可形成為第一絕緣層69。在形成第一絕緣層69之后，可實施諸如CMP的平坦化工藝，直至暴露出硬掩模層圖案63的表面并消除表面不平坦性。形成線間隔型第一光刻膠圖案80使得暴露出沿Y-Y'方向的柱結(jié)構(gòu)203之間的第 一絕緣層69的表面。沿X-X'方向的柱結(jié)構(gòu)203之間的第一絕緣層69的表面被第一光刻 膠圖案80覆蓋。使用第一光刻膠圖案80作為蝕刻阻擋依次蝕刻第一絕緣層69、柵極絕緣層66和 雜質(zhì)區(qū)68，并隨后部分地蝕刻襯底61以形成第一溝槽70。因此，第一溝槽70在形成時穿 過雜質(zhì)區(qū)68。此后，通過第一溝槽70隔離的雜質(zhì)區(qū)68將由附圖標記68A表示。移除第一光刻膠圖案80。形成隔離層90以覆蓋第一溝槽70的部分。更具體地，隔離層90形成為覆蓋除了 第一溝槽70的側(cè)壁上的雜質(zhì)區(qū)68A的整個或局部部分之外的每個第一溝槽70的表面部 分。隔離層90將待通過后續(xù)工藝形成的掩埋位線的金屬層和襯底61隔離，并可由絕緣層 形成。隔離層90可通過以下一系列工藝形成沿著包括第一溝槽70的所得結(jié)構(gòu)的表面 沉積用于隔離層的絕緣層(未示出)；沉積犧牲層(未示出)以部分地填充第一溝槽70 ；移 除從犧牲層暴露出的用于隔離層的絕緣層；然后移除犧牲層。參照圖4C，在包括第一溝槽70的所得結(jié)構(gòu)上形成用于形成掩埋位線的導(dǎo)電層71。 導(dǎo)電層71可由金屬基層或金屬氮化物層所構(gòu)成的單層、或其中堆疊有金屬基層和金屬氮 化物層的堆疊層形成。此時，可同時形成掩埋位線的金屬硅化物層和金屬層以改善加工效 率。根據(jù)一個實例，導(dǎo)電層71可由其中堆疊有金屬基層和金屬氮化物層的堆疊層形成。構(gòu)成導(dǎo)電層71的金屬基層和金屬氮化物層的堆疊層可含有選自鈦(Ti)、鉭(Ta)、 鈷(Co)、鎳(Ni)和鎢(W)中的任一種金屬元素。當含有金屬元素的導(dǎo)電層71和雜質(zhì)區(qū)68A 形成歐姆接觸時，可減小二者之間的接觸電阻。通過實施第一無掩模蝕刻工藝，導(dǎo)電層71僅僅保留在第一溝槽70的兩個側(cè)壁上 以及存在于柱結(jié)構(gòu)203的側(cè)壁上的第一絕緣層69上。第一無掩模蝕刻工藝可作為回蝕工 藝實施。此后，經(jīng)蝕刻的導(dǎo)電層71由附圖標記71A表示。實施第一無掩模蝕刻工藝以在相鄰單元之間分開用于掩埋位線的導(dǎo)電層71A。參照圖4D，通過實施第二無掩模蝕刻工藝，將隔離層90和襯底61部分地蝕刻至低 于第一溝槽70的底部，由此形成第二溝槽72。第二溝槽72形成為有效地隔離相鄰掩埋位 線的導(dǎo)電層71A。由于保留的導(dǎo)電層71A用作蝕刻阻擋，因此第二溝槽72的線寬度可小于 第一溝槽70的線寬度。用于形成第二溝槽72的第二無掩模蝕刻工藝可以以與第一無掩模蝕刻工藝相同 的方式實施，即作為回蝕工藝實施。第二無掩模蝕刻工藝可在用于第一無掩模蝕刻工藝的 相同腔室中原位地實施。參照圖4E，形成第二絕緣層73以填充第一溝槽70和第二溝槽72。第二絕緣層73 可由選自氧化物層、氮化物層和氮氧化物層中的任一種形成。盡管該第二絕緣層73可形成為填充第一溝槽70和第二溝槽72并部分地填充柱 結(jié)構(gòu)203之間的間隙，但由于后續(xù)將形成的掩埋位線和柵電極67之間的寄生電容，所以第 二絕緣層73形成為僅僅填充第一溝槽70和第二溝槽72。例如，第二絕緣層73的上表面可 與襯底61的上表面處于相同平面上。
移除保留在柱結(jié)構(gòu)203側(cè)壁上并在形成第二絕緣層73之后暴露出的導(dǎo)電層71A 的部分。由于第二絕緣層73的形成，所以在第一溝槽70側(cè)壁上形成的導(dǎo)電層71A的部分 未移除且保留下來。在第一溝槽70的兩個側(cè)壁上保留的導(dǎo)電層7IA的這些部分用作掩埋位線的金屬 層 71B。通過退火，形成由金屬硅化物層74和金屬層71B構(gòu)成的掩埋位線111。更具體地， 通過退火期間所施加的熱能，在金屬層71B中包含的金屬組分(即金屬基層和金屬氮化物 的堆疊結(jié)構(gòu)中的金屬基層的金屬組分)擴散入第一溝槽70的側(cè)壁上的襯底61中，并且該 擴散的金屬組分與襯底61例如硅襯底的硅組分反應(yīng)，由此形成金屬硅化物層74。金屬硅化 物層74用作掩埋位線。金屬硅化物層74的內(nèi)邊界與雜質(zhì)區(qū)68A接觸。退火可作為快速熱退火實施以使施加于先前形成的結(jié)構(gòu)的熱應(yīng)力減至最小。這樣，根據(jù)本發(fā)明的一個實施方案，由于使用掩埋位線111的金屬層7IB形成金屬 硅化物層74，所以可簡化用于形成掩埋位線111的工藝，并因此可改善具有掩埋位線111的 半導(dǎo)體器件的產(chǎn)率。參照圖4F，在形成第三絕緣層76以填充柱結(jié)構(gòu)203之間的間隙之后，形成線間隔 型第二光刻膠圖案81使得沿Y-Y'方向暴露出第一絕緣層69和第三絕緣層76。通過第二 光刻膠圖案81，沿X-X'方向僅僅暴露出柱結(jié)構(gòu)203的表面，沿Y-Y'方向暴露出全部結(jié)構(gòu)。使用第二光刻膠圖案81和柱結(jié)構(gòu)203作為蝕刻阻擋沿Y-Y'方向?qū)嵤└晌g刻。由 于該操作，沿Y-Y'方向在柱結(jié)構(gòu)203之間蝕刻第一絕緣層69和第三絕緣層76。控制蝕刻 深度，使得第一絕緣層69和第三絕緣層76的位置低于柵電極67的最上表面。因此，第一 絕緣層69沿X-X'方向存在于柱結(jié)構(gòu)203之間，第一絕緣層69和第三絕緣層76沿Y-Y' 方向保留使得暴露出柱結(jié)構(gòu)203的柵電極67的側(cè)壁。由于上述程序，沿Y-Y'方向形成用于字線的鑲嵌圖案75使得暴露出柵電極67的 外壁的上部。例如，鑲嵌圖案75暴露出柵電極67的三分之二。在移除第二光刻膠圖案81之后，形成字線77使得其被部分地填充至鑲嵌圖案75 中并與柵電極67電連接。通過沉積金屬基層然后進行凹式蝕刻例如回蝕金屬基層以形成 字線77。調(diào)整字線77的高度使得不暴露出柵電極67。字線77可形成為包括選自硅化鎢層(WSi)、氮化鈦層(TiN)、鎢層(W)、鋁層(Al)、 銅層(Cu)、金層(Au)和釕層(Ru)中的至少任一種。在柵電極67和字線77之間可插入阻 擋金屬層(未示出)。阻擋金屬層可包括選自TiN、TaCN, TaC、WN、WSiN、TaN、Ti和WSi中 的任一種。可使用原子層沉積(ALD)、物理氣相沉積(PVD)或化學(xué)氣相沉積(CVD)作為用于沉 積字線77和阻擋金屬層的方法。如上所述，在本發(fā)明中，通過形成雜質(zhì)區(qū)68A以及由金屬硅化物層74和金屬層71B 構(gòu)成的掩埋位線111，可顯著減小掩埋位線111的電阻，且由此可確保半導(dǎo)體器件的高速運 行。此外，由于掩埋位線111的間距的增大并非必需，因此可保持單位單元面積并且可滿足 高速運行的半導(dǎo)體器件的特性。此外，通過限定將相鄰掩埋位線111的金屬層71B隔離的第二溝槽72，可有效地改 善相鄰掩埋位線111之間的絕緣特性。
此外，通過使用金屬層7IB形成金屬硅化物層74，可簡化掩埋位線111的制造工藝 并由此改良半導(dǎo)體器件的產(chǎn)率。由上述顯見，本發(fā)明提供以下優(yōu)點與硅布線形式的常規(guī)掩埋位線相比，由于掩埋 位線由金屬硅化物層和金屬層構(gòu)成，所以可顯著減小電阻。因此，根據(jù)本發(fā)明的一個實施方案，可確保半導(dǎo)體器件的高速運行。而且，由于掩 埋位線的間距的增大并非必需，因此可保持單位單元面積并且可滿足高速運行的半導(dǎo)體器 件的特性。此外，通過使用金屬層形成金屬硅化物層，可簡化用于形成掩埋位線的工藝并因 此改善半導(dǎo)體器件的產(chǎn)率。雖然本發(fā)明對具體實施方案進行了描述，但是本領(lǐng)域技術(shù)人員顯然可做出各種變 化和改變而沒有脫離由以下權(quán)利要求所限定的本發(fā)明的精神和范圍。
權(quán)利要求
1.一種半導(dǎo)體器件，包括襯底，所述襯底具有溝槽；掩埋位線，所述掩埋位線形成于所述襯底中并包括金屬硅化物層和金屬層，其中所述 金屬硅化物層與所述溝槽的側(cè)壁接觸，所述金屬層形成于所述溝槽的側(cè)壁上并與所述金屬 硅化物層接觸。
2.如權(quán)利要求1的半導(dǎo)體器件，還包括雜質(zhì)區(qū)，所述雜質(zhì)區(qū)形成于所述襯底中并與所述金屬硅化物層接觸；以及隔離層，所述隔離層介于除了其中所述金屬硅化物層與所述金屬層彼此接觸的區(qū)域之 外的所述金屬層和所述溝槽的表面之間。
3.如權(quán)利要求2的半導(dǎo)體器件，其中所述掩埋位線的比電阻低于所述雜質(zhì)區(qū)的比電阻。
4.如權(quán)利要求1的半導(dǎo)體器件，其中所述溝槽包括第一溝槽，所述第一溝槽與其側(cè)壁 上的所述金屬硅化物層接觸；以及第二溝槽，所述第二溝槽形成于所述第一溝槽下且寬度 小于所述第一溝槽的寬度。
5.如權(quán)利要求4的半導(dǎo)體器件，其中所述金屬層位于所述第一溝槽的側(cè)壁上。
6.如權(quán)利要求1的半導(dǎo)體器件，其中所述金屬硅化物層包括選自硅化鈦層、硅化鉭層、 硅化鈷層、硅化鎳層和硅化鎢層中的任一種。
7.如權(quán)利要求1的半導(dǎo)體器件，其中所述金屬層包括包括金屬基層或金屬氮化物層 的單層、或其中堆疊有金屬基層和金屬氮化物層的堆疊層。
8.如權(quán)利要求7的半導(dǎo)體器件，其中所述金屬基層和所述金屬氮化物層的堆疊層含有 選自鈦、鉭、鈷、鎳和鎢中的任一種金屬元素。
9.如權(quán)利要求1的半導(dǎo)體器件，還包括多個有源柱，所述有源柱形成于所述襯底上；柵電極，所述柵電極包圍所述有源柱的外壁；絕緣層，所述絕緣層填充于所述溝槽中；以及字線，所述字線沿與所述掩埋位線交叉的方向與柵電極連接。
10.一種用于制造半導(dǎo)體器件的方法，包括在襯底中形成金屬硅化物層；通過選擇性地蝕刻所述襯底形成第一溝槽，使得所述金屬硅化物層與所述第一溝槽的 側(cè)壁接觸；以及形成包括所述金屬硅化物層和金屬層的掩埋位線，其中所述金屬層形成于所述第一溝 槽的側(cè)壁上，并且所述金屬層與所述金屬硅化物層接觸。
11.如權(quán)利要求10的方法，還包括在形成所述金屬硅化物層之前，通過將雜質(zhì)離子注入所述襯底中形成雜質(zhì)區(qū)，使得所 述雜質(zhì)區(qū)與所述金屬硅化物層接觸。
12.如權(quán)利要求11的方法，其中所述掩埋位線的比電阻低于所述雜質(zhì)區(qū)的比電阻。
13.如權(quán)利要求10的方法，還包括在形成所述金屬層之前，形成隔離層以覆蓋所述第一溝槽的除了與所述金屬硅化物層 接觸的所述第一溝槽的側(cè)壁部分之外的表面，以及在形成所述金屬層之后，通過蝕刻所述隔離層以及在經(jīng)蝕刻的所述隔離層下的所述襯 底的表面形成第二溝槽。
14.如權(quán)利要求10的方法，其中所述金屬硅化物層形成為使得與每個所述第一溝槽的 一個或者兩個側(cè)壁接觸。
15.如權(quán)利要求10的方法，其中所述金屬硅化物層由選自硅化鈦層、硅化鉭層、硅化鈷 層、硅化鎳層和硅化鎢層中的任一種形成。
16.如權(quán)利要求10的方法，其中所述金屬層由包括金屬基層或金屬氮化物層的單層、 或其中堆疊有金屬基層和金屬氮化物層的堆疊層形成。
17.如權(quán)利要求16的方法，其中所述金屬基層和所述金屬氮化物層的堆疊層含有選自 鈦、鉭、鈷、鎳和鎢中的任一種金屬元素。
18.如權(quán)利要求10的方法，還包括在形成所述掩埋位線之前，在所述襯底上形成多個有源柱；和形成分別包圍所述有源柱的外壁的柵電極，和在形成所述掩埋位線之后，形成絕緣層以填充所述第一溝槽；以及形成沿與所述掩埋位線交叉的方向與所述柵電極連接的字線。
19.一種制造半導(dǎo)體器件的方法，包括通過選擇性地蝕刻襯底形成第一溝槽；在所述第一溝槽的側(cè)壁上形成金屬層；以及形成包括所述金屬層和金屬硅化物層的掩埋位線，其中所述金屬硅化物層通過實施退 火形成于所述襯底中，并且所述金屬硅化物層與所述金屬層接觸。
20.如權(quán)利要求19的方法，還包括在形成所述第一溝槽之前，通過將雜質(zhì)離子注入所述襯底中形成雜質(zhì)區(qū)，使得所述雜 質(zhì)區(qū)與所述金屬硅化物層接觸。
21.如權(quán)利要求20的方法，其中所述掩埋位線的比電阻低于所述雜質(zhì)區(qū)的比電阻。
22.如權(quán)利要求19的方法，還包括在形成所述金屬層之前，形成隔離層以覆蓋除了所述第一溝槽的側(cè)壁的部分之外的所 述第一溝槽的表面，以及在形成所述金屬層之后，通過蝕刻所述隔離層以及在經(jīng)蝕刻的所述隔離層下的所述襯 底形成第二溝槽。
23.如權(quán)利要求19的方法，其中所述金屬硅化物層形成為與每個所述第一溝槽的一個 或兩個側(cè)壁接觸。
24.如權(quán)利要求19的方法，其中所述金屬硅化物層由選自硅化鈦層、硅化鉭層、硅化鈷 層、硅化鎳層和硅化鎢層中的任一種形成。
25.如權(quán)利要求19的方法，其中所述金屬層由其中堆疊有金屬基層和金屬氮化物層的 堆疊層形成。
26.如權(quán)利要求25的方法，其中所述金屬基層和所述金屬氮化物層的堆疊層含有選自 鈦、鉭、鈷、鎳和鎢中的任一種金屬元素。
27.如權(quán)利要求19的方法，還包括在形成所述掩埋位線之前，形成在所述襯底上的多個有源柱和分別包圍所述有源柱的外壁的柵電極，以及在形成所述掩埋位線之后，形成填充所述第一溝槽的絕緣層和沿與所述掩埋位線交叉 的方向與所述柵電極連接的字線。
全文摘要
本發(fā)明涉及一種具有掩埋位線的半導(dǎo)體器件及其制造方法。一種半導(dǎo)體器件包括襯底，所述襯底具有溝槽；掩埋位線，所述掩埋位線形成于所述襯底中并包括金屬硅化物層和金屬層，其中所述金屬硅化物層與所述溝槽的側(cè)壁接觸，所述金屬層形成于所述溝槽的側(cè)壁上并與所述金屬硅化物層接觸。
文檔編號H01L27/108GK102054820SQ201010194000
公開日2011年5月11日 申請日期2010年5月28日 優(yōu)先權(quán)日2009年10月30日
發(fā)明者曹允碩 申請人:海力士半導(dǎo)體有限公司