技術編號：6946289
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術詳細信息。本發(fā)明的示例性實施方案涉及半導體制造技術，更具體地涉及具有掩埋位線的半 導體器件及其制造方法。背景技術近來，在半導體工業(yè)中，為了提高集成度，正在開發(fā)40nm以下的DRAM。就此而言， 在8F2或6F2單元結構(其中F為最小特征尺寸)中使用的平面晶體管或凹陷柵極晶體管 的情況下，在40nm以下的規(guī)格中存在困難。因此，需要具有能夠在相同規(guī)格條件下將集成 度提高1. 5 2倍的4F2單元結構的DRAM，并因此提出垂直溝道晶體管。在垂直溝道晶體管中，形成環(huán)形柵電極...
注意：該技術已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權人授權前，僅供技術研究參考不得用于商業(yè)用途。
該專利適合技術人員進行技術研發(fā)參考以及查看自身技術是否侵權，增加技術思路，做技術知識儲備，不適合論文引用。