專利名稱：導線架的制作方法
技術領域：
本發(fā)明是關于一種半導體封裝表面粘著技術(SMT)，特別是關于一種具有裸露芯 片座表面的表面粘著封裝。
背景技術：
傳統(tǒng)導線架的半導體晶粒封裝是將半導體晶粒粘著在一導線架上且與其電性連 接。此導線架，其是利用一像是銅的導電金屬薄片圖案化來形成，通常包含一芯片座，以將 晶粒固定于其中，并且有多個接腳，以和晶粒做電性連接。粘著后的晶粒則可以被包覆或成 型，且接腳會自此包覆或成型中的一側(cè)或多側(cè)的側(cè)壁伸出(即“有接腳封裝”)；或是接腳會 終結(jié)于此包覆或成型中的一側(cè)或多側(cè)的側(cè)壁(即“無接腳封裝”)。一個包覆的“無接腳封裝”通常的形狀是薄的長方形平行管狀，具有較大的長方形 或正方形的上下側(cè)。通常，此芯片座的下表面與接腳會裸露于封裝體的底側(cè)(晶粒粘著側(cè)) 之外，且接腳的端點表面會裸露于(通常與其平齊)封裝體一側(cè)或多側(cè)的側(cè)壁之外。因此 一個典型的“無接腳封裝”半導體晶粒封裝，在封裝粘著側(cè)看起來是薄的長方形或正方形塊 狀物，而將晶粒粘著表面裸露于封裝體的“底側(cè)”(晶粒粘著側(cè)或底側(cè))之外且接腳也是裸 露于封裝體靠近底部邊緣的一側(cè)或多側(cè)側(cè)壁之外。一個四邊無接腳(QFN)封裝具有接腳裸 露于封裝體靠近底部邊緣的所有四邊側(cè)壁之外，而一個雙邊無接腳(DFN)封裝則具有接腳 裸露于封裝體靠近底部邊緣的兩邊側(cè)壁(通常是相對的)之外。有許多不同的方式可以使用來粘著晶粒于封裝中，以及將晶粒與導線架做電性連 接。舉例而言，通常晶粒可以使用打線或是覆晶連接方式來與導線架電性連接。在一傳統(tǒng)的覆晶封裝中，電導球或是凸塊或用來將焊墊與晶粒連接，且晶粒是朝 下的方式放置，即晶粒是將其主動側(cè)面對導線架。而電導球或是凸塊則是與導線架的打線 位置對準，則可以建立晶粒與導線架電性連接的方式形成。在一傳統(tǒng)的打線封裝中，晶粒是以朝上的方式放置，即將晶粒其主動側(cè)遠離導線 架。在如此的封裝中，使用晶粒粘著劑將晶粒固定在芯片座的晶粒粘著面上，而且以打線方 式將晶粒上的焊墊與接腳上的打線位置(及某些情況下芯片座上的打線位置)連接而建立 晶粒與導線架的電性連接。此晶粒在運作時會產(chǎn)生熱。在某些情況中，特別是芯片座裸露于封裝體背面的結(jié) 構(gòu)下，此芯片座可以將晶粒的熱帶離封裝體而傳至其下的基板中。舉例而言，晶?？梢允褂?具有熱導性(或者選擇具有電絕緣)的晶粒粘著劑將晶粒固定在芯片座上，如此熱可以自 晶粒的背面經(jīng)過晶粒粘著劑而傳至芯片座。一個平面無接腳封裝體可以由安置在一例如是印刷電路板的支撐體上。焊接手指 可以裸露于支撐體的封裝粘著面上以提供此封裝體與支撐體上電路之間的電性連接。在一 傳統(tǒng)的表面粘著封裝中，焊接手指是位于可以將裸露于封裝背面的接腳對準的位置。導電 性材料，通常是焊錫，可以施加在支撐體的焊接手指上，且此封裝由將此封裝放置在且與支 撐體對準，然后再加熱以回焊的方式完成此表面粘著的連接。在封裝結(jié)構(gòu)具有裸露的芯片座時，此支撐體上可以具有額外的裸露散熱墊與芯片座對準放置；焊錫可以同時施加在散熱墊與焊接手指上，以提供自封裝至支撐體更佳的熱傳導。通常導熱介層孔會將熱自散熱 墊傳送至支撐體的另一面，或是至支撐體的散熱層(例如接地層)。此封裝通常會承受熱應力，如熱循環(huán)，且通常會在進行表面粘著至支撐體前進行 外觀檢測和電性測試。無法通過外觀檢測和電性測試的封裝體會被丟棄。

發(fā)明內(nèi)容
本發(fā)明提供一種可表面粘著的封裝體，其具有一裸露于此封裝背面的芯片座，其 能于表面粘著前熱循環(huán)后通過外觀檢測，且于固定在如印刷電路板的支撐體上之后具有更 好的良率及可靠的電性連接。如此可以根據(jù)本發(fā)明所提供的芯片座的凹陷背面而達成，且 可以根據(jù)本發(fā)明所提供的一位于芯片座裸露背面的凹槽而達成。導線架傳統(tǒng)上是由圖案化銅或銅合金薄片而制成。芯片座及接腳的底表面通常會 電鍍一層薄的金屬或金屬合金以提供較堅固的焊錫接點。此于芯片座及接腳的裸露背面的 電鍍材料會于粘著前熱循環(huán)過程中熔化。此熔化的電鍍層容易與雜質(zhì)結(jié)合而造成不正常的 突出表面。此與雜質(zhì)結(jié)合的焊錫會在芯片座上突出甚多而妨礙一個或多個封裝接腳上的焊 錫無法和下方支撐體上的焊接手指產(chǎn)生良好的接點?；蚴牵误w上或許在置晶座下方具 有未被掩膜到的電路板導線，芯片座上突出的焊錫可能會接觸到這些電路板導線而產(chǎn)生短 路。即使是在突出的焊錫不會妨礙良好的電性接觸或是造成短路的情況下，但是封裝體被 因此粘著到電路板，此封裝體仍會或多會少的因為無法通過外觀檢測而被判定成異常。通常，本發(fā)明的特征在于一導線架其芯片座與置晶端相對一端(背面)的一部份 表面相對于封裝的背面具有一凹陷。此導線架也可以具有向上偏移的芯片座，及可以使用 一成形檔墻以防止封裝材料超過芯片座的背面；或是，芯片座的背面可以于封裝體包覆之 后進行回蝕刻?；蛘咝酒谋趁姘ㄒ话疾垡远x環(huán)繞一凹陷的一邊緣。此電鍍材料包 覆接腳的底表面及凹陷芯片座的底表面。由此凹陷所定義出空間的體積足夠管控電鍍材料 突出物于此凹陷中，以減少電鍍材料于表面粘著至支撐體時與下方的支撐體接觸。依據(jù)封 裝體的垂直位移可以被減少或消除，不欲見的芯片座下方電鍍材料與下方的支撐體導電路 板接觸也可以被避免。本發(fā)明的一目的為提供一種導線架，其包括一芯片座與多個接腳，該芯片座的背 面相對于封裝的背面具有一凹陷。在某些實施例中，導線架還包括一電鍍材料包覆該些接腳的底表面及芯片座的凹 陷表面。在某些實施例中，凹陷定義一凹陷深度，其為介于該導線架厚度的三分之一與二 分之一之間。在某些實施例中，此深度至少為表面粘著回焊時此電鍍材料所預期突出的高 度。在一特定范例中，所預期的突出高度為約75微米，則深度也為約75微米。本發(fā)明的另一目的為提供一種導線架，其包括一芯片座與多個接腳，其中該芯片 座的該背面包括一凹槽以定義環(huán)繞一凹陷的一邊緣。在某些實施例中，導線架還包括一電鍍材料包覆該些接腳的底表面，該邊緣的底 表面和內(nèi)表面，該凹陷的表面。在某些實施例中，凹陷定義一凹陷深度，其為介于該導線架厚度的三分之一與二分之一之間。在某些實施例中，此深度至少為表面粘著回焊時此電鍍材料所預期突出的高 度。在一特定范例中，所預期的突出高度為約75微米，則深度也為約75微米。在某些實施例中，芯片座具有至少兩個凹槽，在某些實施例中，芯片座具有三個或 以上的凹槽，每一均定義出一凹陷具有一凹陷深度，其為介于該導線架厚度的三分之一與 二分之一之間。本發(fā)明的又一目的為提供一種半導體封裝體具有裸露的芯片座，該芯片座具有一 裸露面相對于封裝的背面具有一凹陷。在某些實施例中，該芯片座是向上位移的；在另一些 實施例中，該芯片座是被回蝕刻的。在某些實施例中，該芯片座具有一凹槽于此裸露面。在某些實施例中，此封裝包含將一晶粒粘著在導線架上，此導線架包含芯片座具 有一(或兩個以上)凹槽位于置晶端相對一端(背面)。在許多不同的實施例中，此凹槽可 以組態(tài)為上述的方式。本發(fā)明的再一目的為提供一種制作一半導體導線架封裝體的方法，由圖案化一金 屬薄片以形成一芯片座與多個接腳，及于芯片座的背面形成一位移。在某些實施例中，此位 移是將芯片座回蝕刻而形成；在其它的實施例中，此位移是將芯片座與接腳的相對位置變 形而形成一向上偏移的芯片座。在某些實施例中，此位移是在芯片座的背面形成一凹槽而 形成。在某些如此的實施例中，此凹槽是將芯片座的背面部分蝕刻而形成；在另一些如此的 實施例中，此凹槽是將芯片座背面的一部分變形而形成。


為進一步說明各實施例，本發(fā)明乃提供

。所述附圖為本發(fā)明揭露內(nèi)容的 一部分，其主要是用以說明實施例，并可配合說明書的相關描述來解釋實施例的運作原理。 配合參考這些內(nèi)容，本領域具有通常知識者應能理解其它可能的實施方式以及本發(fā)明的優(yōu) 點。圖中的元件并未按比例繪制。為了方便說明本發(fā)明，在本發(fā)明的實施例圖標中，某些類 似的元件并未再重新標號，雖然他們可以在不同的圖標中分辨出來，其中圖1A及圖1B顯示傳統(tǒng)雙邊無接腳封裝的示意圖，圖1A是上視圖而圖1B沿著線 B-B’的剖面圖。圖2A顯示將圖1B中的傳統(tǒng)雙邊無接腳封裝電鍍后的示意圖；圖2B為將圖2A中的封裝進行表面粘著前熱工藝后的示意圖；圖3A為將圖2B中的封裝表面粘著于一印刷電路板后的剖面示意圖；圖3B和圖3C則顯示將圖2B中的傳統(tǒng)封裝表面粘著失敗后的剖面示意圖；圖4A及圖4B顯示根據(jù)本發(fā)明一實施例的雙邊無接腳封裝的示意圖，圖4A是上視 圖而圖4B沿著線B-B’的剖面圖。圖5A顯示根據(jù)本發(fā)明一實施例將圖4B中的雙邊無接腳封裝體電鍍于導線架后的 示意圖； 圖5B顯示根據(jù)本發(fā)明一實施例將圖5A中的封裝進行表面粘著前熱工藝后的示意 圖；圖6A則顯示根據(jù)本發(fā)明一實施例將圖5B中的封裝體成功的表面粘著后的剖面示 意圖；圖6B則顯示根據(jù)本發(fā)明一實施例將圖5B中的封裝體成功的表面粘著后的剖面示意圖；圖7和圖8顯示根據(jù)本發(fā)明替代實施例的示意圖；圖9顯示根據(jù)本發(fā)明替代實施例封裝體的剖面示意圖；圖10A、圖10B和圖10C顯示根據(jù)本發(fā)明替代實施例封裝體的剖面示意圖。
具體實施例方式現(xiàn)在請參閱圖標，圖1A和圖1B為傳統(tǒng)雙邊無接腳(DFN)封裝；圖2A為已電鍍的 雙邊無接腳(DFN)封裝，其可以準備測試；圖2B為進行后續(xù)表面粘著熱工藝的雙邊無接腳 (DFN)封裝，其可以準備進行表面粘著。圖3A為已表面粘著的雙邊無接腳(DFN)封裝，而 圖3B和圖3C則顯示兩種失效模式，其或許是由將一傳統(tǒng)的電鍍封裝粘著在例如一印刷電 路板等支撐體時所導致?，F(xiàn)在請參閱圖1A，顯示傳統(tǒng)雙邊無接腳(DFN)封裝體表面粘著端的一底視圖10。 此封裝體9的底表面定義出此封裝的基本外觀。芯片座4的底表面及多個接腳如2的底表 面，裸露于此封裝的底表面。這些接腳是沿著此封裝體底表面的兩相對側(cè)排列，因此，被稱 為雙邊無接腳封裝體；在一四邊無接腳封裝體中(另一種熟知的封裝型態(tài))這些接腳則是 沿著此封裝底表面的所有四側(cè)排列。此外，這些接腳并不會超過封裝體的側(cè)邊，所以因此也 稱為無接腳或無接腳封裝。圖1A所示傳統(tǒng)雙邊無接腳(DFN)封裝的內(nèi)部則顯示于圖1B， 其為沿著圖1A B-B’線的剖面圖。一晶粒14是被放置于芯片座4的置晶端且由晶粒粘著 劑13所固定。此晶粒粘著劑也可以是導熱性的，所以晶粒所產(chǎn)生的熱可以很快地傳導至芯 片座4 ；此外，此晶粒粘著劑也可以是電性絕緣的。連接線如18將晶粒與導線架做電性連 接；在此例示中，此晶粒是正向打線的，即打線工具先在焊墊15上形成一球形接點17，然后 再將導線連接至接腳2上的接點處，在接腳2上的接點處形成針腳式19接點。于所有的打 線接點形成之后，此結(jié)構(gòu)被密封于一封裝體9之內(nèi)，其包覆住晶粒、連接線及此導線架的所 有表面，除了芯片座4的底表面5及多個接腳2的底表面7之外。此封裝體通常建構(gòu)為一 條線或是陣列形式的導線架，且單獨的封裝體自此條線或是陣列中被沖切或切斷。因為接 腳是被切割或是沖切的，這些接腳會裸露出單獨封裝的側(cè)壁之外。在一標準封裝中，裸露的芯片座的底表面及多個接腳的底表面是會被電鍍金屬或 是合金材料而顯示于圖2A中的25和29，舉例而言，可為錫、錫-鉍、錫-銅。標準的電鍍厚 度是介于300到800微英寸(約為7. 62到20. 32微米)之間。此電鍍層可以增強在導線 架與支撐體焊接端的焊接點強度。于先前所注意到的，在表面粘著前熱循環(huán)時(舉例而言使用一紅外線烤箱以升溫 至約260°C左右)，此熔化的電鍍層或許會與不正常的雜質(zhì)結(jié)合，而造成不正常的表面而無 法通過外觀檢測標準(其甚至會在粘著后導致電性失效或是短路)。在電鍍厚度為靠近標 準封裝的下限時(舉例而言，約為7到8微米)，在粘著熱循環(huán)后，此雜質(zhì)突出物或許會不 見或是變得較小而使表面足夠平整可以通過外觀檢測標準。在電鍍厚度為較厚時(舉例而 言，大于9微米)，在粘著熱循環(huán)后，會造成一外觀粗糙(且無法通過外觀檢測)的表面。此效應顯示于圖2B的剖面圖中。在芯片座底表面上的電鍍材料形成突出物35，其 最高具有高度HI。在接腳上的電鍍材料形成突出物37，其最高具有高度H2，H2’。在芯片 座上的突出物是較在接腳上的突出物為大(投影較高)因為在芯片座上的電鍍材料其質(zhì)量較大的緣故。圖2B中所示的封裝，或許會無法通過外觀檢測，假如被粘著在一支撐體時能 導致電性失效或是短路。一個通過測試及外觀檢測的封裝體然后將此封裝體安置在此支撐體上，并將接腳 與相對應的焊接點手指對準，最后再將其加熱以將回焊的方式，來將此封裝固定在如印刷 電路板的支撐體上。圖3A顯示將圖2B中的一封裝體固定在印刷電路板32的支撐體上的示意圖。此支 撐體在封裝體粘著面上提供有焊接手指34和散熱墊33。焊接手指通常會與電路(未示) 在支撐體之上及之內(nèi)電性連接，而散熱通孔(未示)會將散熱墊與支撐體另一面例如是接 地平面(未示)的導熱層連接。此處所示的電鍍材料突出物較圖2B中的為小，且成功地透 過焊錫將接腳與焊接手指連接以及將芯片座與散熱墊連接，如圖中所示(雖然或許沒有預 期中堅固)。此處芯片座上電鍍材料形成突出物，其最高具有高度H3，且當封裝體被粘著如 圖中所示時，此突出物造成于封裝背面與支撐體粘著面之間的一站立高度03?；睾傅暮稿a 36將芯片座4與散熱墊33連接，而回焊的焊錫38將接腳2與焊接手指34連接使其良好形 成。因為03之間距是很大，因此可能會造成焊接點使用的壽命減少而比較無法被接受。于先前所注意到的，可熔化的材料于回焊中結(jié)合或許會產(chǎn)生無法接受的結(jié)果，如 圖3B和圖3C所示。請參閱圖3B，其顯示將圖2B中的一傳統(tǒng)的封裝體由一回焊將其固定在印刷電路 板32的支撐體上的示意圖。此支撐體具有焊接手指34于對應的封裝接腳2之下及電路板 導線39于芯片座4之下。與圖3A中的例子相同，芯片座上電鍍材料形成突出物，其會于封 裝背面與支撐體粘著面之間的一站立高度03。如圖中所示，接腳2與焊接手指34之間的焊 錫38具有一可接受的條件，雖然或許沒有預期中堅固。然而，圖3A中的向下突出的電鍍材 料35在芯片座4之下的至少某些電路板導線39其有不想要的接點。如此會導致電性失效 或是短路。請參閱圖3C，其顯示將圖2B中的一傳統(tǒng)的封裝由一回焊將其固定在如印刷電路 板32的支撐體上的示意圖。與圖3B —樣，此支撐體32具有焊接手指34于對應的封裝接 腳2之下。在此例示中，并沒有裸露的電路板導線于支撐體的芯片座4之下。然而，此處芯 片座4之下的突出物與支撐體32的表面接觸，且因為向下突出的電鍍材料具有一較大的突 出高度，其會導致于封裝背面與支撐體粘著面之間的一站立高度01。如此焊錫38在至少某 些接腳2與焊接手指34之間的不具有良好的電性接觸，因而導致此表面粘著的電性失效。請參閱圖4A顯示，根據(jù)本發(fā)明一實施例的雙邊無接腳(DFN)封裝表面粘著端的一 底視圖40，其中芯片座中的一凹槽以定義一凹陷的芯片座底表面。此封裝體9的底表面定 義出此封裝的基本外觀。芯片座24的底表面及多個接腳如22的底表面，裸露于此封裝體 的底表面。芯片座24底表面(背面)的一凹槽以定義一邊緣23及一凹陷表面45。此凹槽 具有一寬度W及一長度L，且此邊緣23具有一寬度M。圖4A所示邊無接腳(DFN)封裝的內(nèi)部則顯示于圖4B，其為沿著圖4AB-B’線的剖 面圖。一晶粒14是被放置于芯片座24的置晶端且由晶粒粘著劑13所固定。連接線18將 晶粒與導線架電性連接；在此例示中，此晶粒是正向打線的，即打線工具先在焊墊15上形 成一球形接點17，然后再將導線連接至接腳22上的接點處，在接腳22上的接點處形成針腳 式19接點。于所有的打線接點形成之后，此結(jié)構(gòu)被密封于一封裝體9之內(nèi)，其包覆住晶粒、連接線、打線接點及此導線架的所有表面，除了芯片座24的凹陷表面45、邊緣23的內(nèi)表面 和底表面、及接腳22的底表面27之外。此凹槽具有一深度D，此凹陷26的體積由此凹槽 的深度D、寬度W和長度L所定義。此邊緣23可以防止封蓋材料于封蓋過程中進入凹陷26中。此凹槽可以利用如部份蝕刻方式來形成。舉例而言，當此導線架利用將厚度約為 150微米的銅或是銅合金薄片進行圖案化來形成時，此導線架的背面必須被保護住，然后進 行半蝕刻以形成厚度約為75微米的凹槽。此技術可以在芯片座24的非蝕刻面(置晶端) 產(chǎn)生一平坦的表面，在此表面上提供與晶粒良好的附著特性。此封裝體通常建構(gòu)在為一條 線或是陣列的導線架，且單獨的封裝自此條線或是陣列中被沖切或切斷。因為接腳是被切 割或是沖切的，這些接腳的端點會裸露出在成為單獨封裝體的側(cè)壁之外。替代地另外，此凹槽可以利用如“沖壓”方式來形成。在此技術中，此凹槽是利用 壓力來使此芯片座變形而形成，因此一部分的芯片座會位移而形成凹槽。此“沖切”工藝可 以利用將薄片切斷以形成芯片座和接腳，然后再將芯片座變形，或是薄片可以利用蝕刻方 式圖案化后，再使用“沖壓”方式來使此芯片座變形。一利用“沖壓”方式形成具有導線架 凹槽的封裝可以利用圖9的例示來說明。一晶粒14是被放置于此變形的芯片座94的置晶 端且由晶粒粘著劑所固定。連接線將晶粒與接腳92電性連接。此凹槽定義一邊框93及一 凹陷表面95。此凹槽具有一深度D，及此凹陷96的體積由此凹槽的深度D、寬度和長度所定 義。一封裝體99包覆此晶粒、連接線、打線接點及此導線架的所有表面，除了芯片座94的 凹陷表面95、邊框的內(nèi)表面和底表面、及接腳92的底表面97之外。此邊框93可以防止封 蓋材料于封蓋過程中進入凹陷96中。利用“沖壓”方式形成的凹槽其尺寸是與利用部份蝕 刻方式形成的凹槽近似。請參閱圖5A，裸露的接腳及芯片座的底表面是電鍍上包含錫、錫-鉍、錫-銅等材 料；舉例而言，電鍍的接腳為57，而電鍍的芯片座24底表面，包括邊框表面為53和凹陷的 底表面55。電鍍的厚度是滿足業(yè)界關于特定封裝型態(tài)的規(guī)范；對雙邊無接腳(DFN)封裝而 言，一個標準電鍍厚度的范例可為介于9到20微米之間。電鍍后的封裝體然后進行粘著前熱測試，舉例而言使用一熱循環(huán)(舉例可為使用 紅外線回焊爐以升溫至約260°C )。如同之前解釋過的，會造成電鍍層的熔化，且熔化的電 鍍層或許會與不正常的雜質(zhì)結(jié)合。因為凹陷表面的突出會管控于凹槽之內(nèi)，并不會嚴重地 延伸出凹陷邊框之外，在由邊緣方向觀察此封裝時并不會看到。其結(jié)果是，此封裝體不太可 能會無法通過外觀檢測。更進一步，因為突出物不會嚴重地延伸出此封裝體的背面之外，當 封裝體粘著于支撐體時，這些突出物不會與其下的特征產(chǎn)生干擾。因此，封裝體接腳與焊接 手指之間的產(chǎn)生良好電性接觸，而且不會因為裸露于支撐體的芯片座之外而與其它電路接 觸產(chǎn)生短路。此結(jié)果顯示于圖5B的剖面圖例示中。在芯片座凹槽凹陷表面上的電鍍材料形 成突出物65，其最高具有高度H3。在接腳上的電鍍材料形成較小的突出物67，其最高具有 高度H2，H2’，而在凹槽邊框的突出物63是很小的。凹陷表面上的突出物是較在接腳(或是 在邊框)上的突出物為大(投影較高)因為在芯片座上的電鍍材料其質(zhì)量較大的緣故。因 為此凹陷具有一深度D其大致與凹陷表面上最大的突出物高度H3相當，此凹陷表面上的突 出物并不會投影超過此封裝體的背面之外，且其在由邊緣方向觀察此封裝時并不會看到。然后將此封裝體與支撐體對準，再進行一回焊工藝以將焊錫回焊于支撐體的焊接手指上，來形成焊接手指與封裝接腳之間的電性連接。請參閱圖6A顯示將圖5B中的一封 裝體由如回焊固定在如印刷電路板62的支撐體上的示意圖。此支撐體62具有焊接手指64 于對應的封裝接腳22之下，但并沒有裸露的電路板導線于支撐體的芯片座之下。在此所示 的例示中，在凹槽邊框的回焊的焊錫63并不會與支撐體62的表面接觸。電鍍材料突出物 65是被凹陷所管控且不會與支撐體62的表面接觸。因此(與圖3C相較)，此突出物造成 于封裝背面與支撐體粘著面之間一較小的偏移高度02，且在焊接手指與接腳之間的焊錫可 以形成良好的電性接點。請參閱圖6B，其顯示將圖5B中的一封裝體由一回焊將其固定在如印刷電路板62 的支撐體上的示意圖。在此例示中，此支撐體62具有焊接手指64于對應的封裝接腳22之 下及電路板導線39于芯片座24之下。于圖6A中的例子相同，在凹槽邊框的回焊的焊錫63 并不會與支撐體62的表面接觸。電鍍材料突出物65是被凹陷所管控且不會與芯片座之下 的支撐體表面的電路板導線39產(chǎn)生不必要的接觸。因此，此突出物造成于封裝背面與支撐 體表面之間一較小的偏移高度02，且在焊接手指與接腳之間的焊錫69可以形成良好的電 性接點，更重要的是(與圖3B相較)，可以避免芯片座與其下的電路產(chǎn)生電性短路的問題。此芯片座的背面可以提供超過一個以上的凹槽，且這些凹槽可以是各種形狀與排 列，例如圖7和圖8所示的例子。圖7顯示一封裝體70的背面，在其中導線架芯片座74具 有四個凹槽76、76’、76”、76’ ”；圖8則顯示一封裝體80的背面，在其中導線架芯片座84具 有三個凹槽86、86，、86”。圖10A、圖10B、圖10C顯示不同封裝組態(tài)內(nèi)部的剖面圖(類似于圖4B中所示)，其 中芯片座的凹陷與此封裝背面的相對關系。此封裝體109的底表面定義出此封裝的基本外 觀。接腳的底表面，例如122，裸露于此封裝的底表面。在圖10A和圖10B中，芯片座并未 提供凹槽。在圖10A中，芯片座是利用回蝕刻以提供凹陷；而在圖10B中，芯片座是向上位 移。在圖10C，芯片座則是如同之前所描述的實施例一般提供凹槽，但是此處的凹槽邊框相 對于封裝的底表面是凹陷的。請參閱圖10A，一晶粒14是被放置于芯片座124的置晶端且由晶粒粘著劑所固定， 連接線將晶粒的焊墊與接腳122的打線端電性連接。于所有的打線接點形成之后，此結(jié)構(gòu) 被密封于一封裝體109之內(nèi)，其包覆住晶粒、連接線、打線接點及此導線架的所有表面，除 了芯片座及接腳的底表面之外。之后，接腳的底表面127被幕罩且裸露的芯片座進行回蝕 刻，將芯片座變薄。封裝體109的背面119仍大致保持如同蝕刻前一般，所以蝕刻產(chǎn)生的凹 陷126是由芯片座124的完成表面125所定義。自封裝體表面109至芯片座表面125的凹 陷126的深度是由蝕刻的深度來決定，且此凹陷126的體積是由蝕刻的深度及芯片座回蝕 刻之后在封裝體所產(chǎn)生空間的寬度與長度所定義。于之后的熱循環(huán)以后，向下凸出的電鍍 材料165、167或許會出現(xiàn)在裸露的背面如圖中所示。圖10B顯示封裝具有向上位移的芯片座，其一個凹陷的底表面并未被此封裝體所 包覆。即，于金屬薄片被圖案化以形成芯片座與接腳之后，此芯片座1024被位移(通常是利 用壓力)所以此芯片座1024的背面1025與接腳1022的背面1027是位于不同的平面上。 (如業(yè)界所熟知，連接桿至芯片座相對于接腳，此芯片座向上位移時會某種程度的伸展。) 于芯片座被向上位移后，晶粒14是被放置于芯片座1024的置晶端且由晶粒粘著劑所固定， 晶粒與接腳1022是電性連接。于所有的打線接點形成之后，一成型檔墻被放置在芯片座背
9面的周圍以防止封蓋材料于后續(xù)封蓋過程中進入芯片座的凹陷表面。其結(jié)果是，封裝體109 的背面1019通常是和接腳1022的背面1027在同一平面，且此封蓋過程導致由此位移的芯 片座1024表面1025所定義的一凹陷1026。自封裝體表面1019至芯片座表面1025的凹陷 1026的深度是由向上位移的程度來決定，且此凹陷1026的體積是由凹陷的深度及封裝體 成型檔墻以外所產(chǎn)生空間的面積所定義。于之后的熱循環(huán)以后，向下凸出的電鍍材料1065、 1067或許會出現(xiàn)在裸露的背面如圖中所示。圖10C顯示一實施例中芯片座1124的背面相對于封裝的底表面為凹陷的(利用 例如此例示中所示的蝕刻形成)的剖面圖，其中此芯片座的進一步凹陷由凹槽所提供。晶 粒14是被放置于芯片座1124的置晶端且由晶粒粘著劑所固定，連接線將晶粒的焊墊與接 腳1122的打線端電性連接。于所有的打線接點形成之后，此結(jié)構(gòu)被密封于一封裝體109之 內(nèi)，其包覆住晶粒、連接線、打線接點及此導線架的所有表面，除了芯片座及接腳的(底)表 面之外。之后，接腳的底表面1127被幕罩且裸露的芯片座進行回蝕刻，將芯片座變薄。此 芯片座被進一步蝕刻以在已經(jīng)凹陷的芯片座背面形成凹槽。封裝體109的背面1119仍大 致保持如同蝕刻前一般。此凹槽定義一凹陷邊框1126及一進一步凹陷的表面1125。此形 成凹槽的蝕刻可以至少部分在回蝕刻形成凹陷邊框1126之前來進行。于之后的熱循環(huán)以后，向下凸出的電鍍材料1123、1165、1167或許會出現(xiàn)在裸露 的背面如圖中所示。其它的實施例亦是屬于本發(fā)明申請專利范圍的范疇。舉例而言，任何具有裸露于 封裝背面的芯片座的封裝型態(tài)可以根據(jù)本發(fā)明提供一凹陷芯片座或是具有凹槽的芯片座， 包括舉例而言，稱為無接腳封裝其具有裸露的接腳在一個或三個邊緣以及兩個或四個邊緣 皆可，也可以是有接腳封裝。
權利要求
一種導線架，包括一芯片座與多個接腳，該芯片座具有一安置芯片表面及一背面，其中該芯片座的該背面包括一凹槽以定義環(huán)繞一凹陷的一邊框。
2.如權利要求1所述的導線架，還包含一電鍍材料于該芯片座的該背面。
3.如權利要求2所述的導線架，其中該電鍍材料包含錫、錫_鉍或錫_銅。
4.如權利要求1所述的導線架，其中該凹陷定義一深度D，其中該深度D至少為表面粘 著回焊時一電鍍材料所預期突出的一高度。
5.一種半導體封裝體，包含一導線架，該導線架包括一芯片座與多個接腳，該芯片座具有一安置芯片表面及一背面，其中該芯片座的該背 面包括一凹槽以定義環(huán)繞一凹陷的一邊框。
6.如權利要求5所述的半導體封裝體，還包含一電鍍材料于該芯片座的該背面。
7.如權利要求1所述的半導體導線架，其中該芯片座的該安置芯片面是平的，且該芯 片座在該凹陷處是比在該邊框處為薄。
8.一種制作一導線架的方法，包括圖案化一金屬薄片以形成一芯片座與多個接腳；以及形成一凹槽于該芯片座的一背面。
9.如權利要求8所述的制作一導線架的方法，其中圖案化該金屬薄片的步驟包含蝕 亥IJ，且形成該凹槽的步驟包含部分蝕刻該芯片座的該背面的一區(qū)域。
10.一種半導體封裝體，具有由一封裝體所定義的一背面，該半導體封裝包含一導線 架，該導線架包括一芯片座與多個接腳，該芯片座具有一安置芯片表面及一背面，其中該芯片座的該背 面的一區(qū)域相對于該半導體封裝體的該背面是凹陷的，且其中該芯片座的該背面至少部分 是未被包覆的。
全文摘要
本發(fā)明揭露一種導線架，其包括一芯片座與多個接腳，該芯片座的背面具有一凹槽。此凹槽定義一邊框環(huán)繞一凹陷，且此凹陷管控可熔材料的突出。此外，一封裝體包含此導線架。此外，一種制造一導線架的方法，包含圖案化一金屬薄片以形成芯片座與多個接腳，及形成一凹槽于該芯片座的背面。
文檔編號H01L23/495GK101877339SQ201010166178
公開日2010年11月3日 申請日期2010年4月19日 優(yōu)先權日2009年4月28日
發(fā)明者李昆峰, 李睿中, 林栢新 申請人:旺宏電子股份有限公司