專利名稱：共享字線的無觸點sonos分柵式閃存的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導體設計制造領(lǐng)域，且特別涉及一種共享字線的無觸點SONOS分柵式閃存。
背景技術(shù)：
閃存以其便捷，存儲密度高，可靠性好等優(yōu)點成為非揮發(fā)性存儲器中研究的熱點。 從二十世紀八十年代第一個閃存產(chǎn)品問世以來，隨著技術(shù)的發(fā)展和各類電子產(chǎn)品對存儲的 需求，閃存被廣泛用于手機，筆記本，掌上電腦和U盤等移動和通訊設備中，閃存為一種非 易變性存儲器，其運作原理是通過改變晶體管或存儲單元的臨界電壓來控制門極通道的開 關(guān)以達到存儲數(shù)據(jù)的目的，使存儲在存儲器中的數(shù)據(jù)不會因電源中斷而消失，而閃存為電 可擦除且可編程的只讀存儲器的一種特殊結(jié)構(gòu)。如今閃存已經(jīng)占據(jù)了非揮發(fā)性半導體存儲 器的大部分市場份額，成為發(fā)展最快的非揮發(fā)性半導體存儲器。然而現(xiàn)有的閃存在邁向更高存儲密度的時候，由于受到編程電壓的限制，通過縮 小器件尺寸來提高存儲密度將會面臨很大的挑戰(zhàn)，因而研制高存儲密度的閃存是閃存技術(shù) 發(fā)展的重要推動力。傳統(tǒng)的閃存在邁向更高存儲密度的時候，由于受到結(jié)構(gòu)的限制，實現(xiàn)器 件的編程電壓進一步減小將會面臨著很大的挑戰(zhàn)。一般而言，閃存為分柵結(jié)構(gòu)或堆疊柵結(jié)構(gòu)或兩種結(jié)構(gòu)的組合。分柵式閃存由于其 特殊的結(jié)構(gòu)，相比堆疊柵閃存在編程和擦除的時候都體現(xiàn)出其獨特的性能優(yōu)勢，因此分柵 式結(jié)構(gòu)由于具有高的編程效率，字線的結(jié)構(gòu)可以避免“過擦除”等優(yōu)點，應用尤為廣泛。但 是由于分柵式閃存相對于堆疊柵閃存多了一個字線從而使得芯片的面積也會增加，因此如 何在提高芯片性能的同時進一步減小芯片的尺寸是亟需解決的問題。同時，隨著存儲器件尺寸不斷縮小和存儲密度的不斷上升，形成于內(nèi)層介電層中 的接觸孔的尺寸也會變得更小，然而該內(nèi)層介電層必須保持合理的厚度，使得該接觸孔需 要保持相當大的深寬比(深度/寬度)，從而使得半導體襯底上的接觸點占據(jù)整個存儲單元 面積相當大的比率，成為制約存儲器件尺寸和存儲密度進一步發(fā)展的重要因素。

發(fā)明內(nèi)容
本發(fā)明提出一種共享字線的無觸點SONOS分柵式閃存，其得到的閃存器件能夠在 保持芯片的電學隔離性能不變的情況下，有效地縮小芯片的面積，同時也可以避免過擦除 的問題。為了達到上述目的，本發(fā)明提出一種共享字線的無觸點SONOS分柵式閃存，包括半導體襯底，其上具有間隔設置的源極區(qū)域和漏極區(qū)域；溝道區(qū)，位于所述源極區(qū)域和漏極區(qū)域之間；第一位線和第二位線，分別連接于所述源極區(qū)域和漏極區(qū)域；第一浮柵，設置于所述溝道區(qū)和源極區(qū)域上方；第二浮柵，設置于所述溝道區(qū)和漏極區(qū)域上方，所述第一浮柵和第二浮柵分別構(gòu)成第一存儲位單元和第二存儲位單元；字線，包括第一部分和第二部分，所述第一部分位于所述溝道區(qū)上方并位于所述 第一浮柵和第二浮柵之間，所述第二部分連接于所述第一部分頂部，并位于所述第一浮柵 和第二浮柵上方，所述第二部分頂部延伸至所述第一位線和第二位線上方，并通過絕緣層 與所述第一位線和第二位線頂部相隔離。其中，所述第一浮柵和第二浮柵為氮化硅浮柵。進一步的，分別對所述字線、所述第一位線和所述第二位線施加第一存儲位單元 讀取電壓，實現(xiàn)第一存儲位單元讀取。進一步的，對所述字線、所述第一位線和所述第二位線施加的第一存儲位單元讀 取電壓分別為2. 5V、0V和1. 5V，實現(xiàn)第一存儲位單元讀取。進一步的，分別對所述字線、所述第一位線和所述第二位線施加第二存儲位單元 讀取電壓，實現(xiàn)第二存儲位單元讀取。進一步的，對所述字線、所述第一位線和所述第二位線施加的第二存儲位單元讀 取電壓分別為2. 5V、1. 5V和0V，實現(xiàn)第二存儲位單元讀取。進一步的，分別對所述字線、所述第一位線和所述第二位線施加第一存儲位單元 編程電壓，實現(xiàn)第一存儲位單元編程。進一步的，對所述字線、所述第一位線和所述第二位線施加的第一存儲位單元編 程電壓分別為4V、7. 5V和0V，實現(xiàn)第一存儲位單元編程。進一步的，分別對所述字線、所述第一位線和所述第二位線施加第二存儲位單元 編程電壓，實現(xiàn)第二存儲位單元編程。進一步的，對所述字線、所述第一位線和所述第二位線施加的第二存儲位單元編 程電壓分別為4V、0V和7. 5V，實現(xiàn)第二存儲位單元編程。進一步的，分別對所述字線、所述第一位線和所述第二位線施加存儲位單元擦除 電壓，實現(xiàn)第一存儲位單元和第二存儲位單元擦除。進一步的，對所述字線、所述第一位線和所述第二位線施加的存儲位單元擦除電 壓分別為0V、11V和11V，實現(xiàn)第一存儲位單元和第二存儲位單元擦除。本發(fā)明提出的共享字線的無觸點SONOS分柵式閃存，將兩個存儲位單元共享使用 一個字線，通過對字線、第一位線和第二位線施加不同的工作電壓實現(xiàn)對存儲位單元的讀 取、編程和擦除，共享位線的結(jié)構(gòu)使得分柵式閃存其能夠在保持芯片的電學隔離性能不變 的情況下，有效地縮小芯片的面積，同時也可以避免過擦除的問題。同時采用無觸點的設 計，使得閃存器件具有尺寸小，工藝與CMOS傳統(tǒng)工藝兼容的特點，有利于器件尺寸進一步 縮小。


圖1所示為本發(fā)明較佳實施例的共享字線的無觸點SONOS分柵式閃存結(jié)構(gòu)示意 圖。
具體實施例方式為了更了解本發(fā)明的技術(shù)內(nèi)容，特舉具體實施例并配合所附圖式說明如下。
本發(fā)明提出一種共享字線的無觸點SONOS分柵式閃存，其得到的閃存器件能夠在保持芯片的電學隔離性能不變的情況下，有效地縮小芯片的面積，同時也可以避免過擦除 的問題。請參考圖1，圖1所示為本發(fā)明較佳實施例的共享字線的無觸點SONOS分柵式閃存結(jié)構(gòu)示意圖。本發(fā)明提出一種共享字線的無觸點SONOS分柵式閃存，包括半導體襯底100， 其上具有間隔設置的源極區(qū)域110和漏極區(qū)域120 ；溝道區(qū)130，位于所述源極區(qū)域110和 漏極區(qū)域120之間；第一位線210和第二位線220，分別連接于所述源極區(qū)域110和漏極區(qū) 域120 ；第一浮柵310，設置于所述溝道區(qū)130和源極區(qū)域110上方；第二浮柵320，設置于 所述溝道區(qū)130和漏極區(qū)域120上方，所述第一浮柵310和第二浮柵320分別構(gòu)成第一存 儲位單元和第二存儲位單元；字線500，包括第一部分510和第二部分520，所述第一部分 510位于所述溝道區(qū)130上方并位于所述第一浮柵310和第二浮柵320之間，所述第二部分 520連接于所述第一部分510頂部，并位于所述第一浮柵310和第二浮柵320上方，所述第 二部分520頂部延伸至所述第一位線210和第二位線220上方，并通過絕緣層610、620與 所述第一位線210和第二位線220頂部相隔離，其中，所述第一浮柵310和第二浮柵320為 氮化硅浮柵。根據(jù)本發(fā)明較佳實施例，所述第一浮柵310和第二浮柵320分別構(gòu)成的第一存儲 位單元和第二存儲位單元為氮化硅浮柵。本發(fā)明的第一位線210和第二位線220，分別直接 連接于所述源極區(qū)域110和漏極區(qū)域120，而不需要通過制作接觸孔在半導體襯底100上形 成接觸點的方式連接，具有無接觸點的設計，使得閃存器件具有更小的尺寸，有利于器件尺 寸進一步縮小。本發(fā)明較佳實施例中，溝道130內(nèi)有電流在源極區(qū)域110和漏極區(qū)域120之間流 動，所述第一浮柵310和第二浮柵320分別構(gòu)成的第一存儲位單元和第二存儲位單元有無 電荷存儲會影響溝道130內(nèi)電流大小，當所述第一浮柵310和第二浮柵320分別構(gòu)成的第 一存儲位單元和第二存儲位單元有電荷時，溝道130內(nèi)電流很小，反之當所述第一浮柵310 和第二浮柵320分別構(gòu)成的第一存儲位單元和第二存儲位單元無電荷時，溝道130內(nèi)電流 很大，設定溝道130內(nèi)小電流狀態(tài)為“0”，設定溝道130內(nèi)大電流狀態(tài)為“1”，這樣所述第一 浮柵310和第二浮柵320分別構(gòu)成的第一存儲位單元和第二存儲位單元有無電荷存儲的狀 態(tài)可以作為區(qū)分存儲“0”或“ 1，，信息狀態(tài)，實現(xiàn)第一存儲位單元和第二存儲位單元信息存 儲讀取的功能。根據(jù)本發(fā)明較佳實施例，分別對所述字線500、所述第一位線210和所述第二位線 220施加第一存儲位單元讀取電壓，實現(xiàn)第一存儲位單元讀取。進一步的，對所述字線500、所述第一位線210和所述第二位線220施加的第一存 儲位單元讀取電壓分別為2. 5V、0V和1. 5V，實現(xiàn)第一存儲位單元讀取。根據(jù)本發(fā)明較佳實施例，分別對所述字線500、所述第一位線210和所述第二位線 220施加第二存儲位單元讀取電壓，實現(xiàn)第二存儲位單元讀取。進一步的，對所述字線500、所述第一位線210和所述第二位線220施加的第二存 儲位單元讀取電壓分別為2. 5V、1. 5V和0V，實現(xiàn)第二存儲位單元讀取。當源極區(qū)域110和漏極區(qū)域120之間的源_漏極電壓足夠高，足以導致某些高能 電子越過絕緣介電層，并進入絕緣介電層上的儲位單元，這種過程稱為熱電子注入。而所述絕緣介電層的成分為硅的氧化物或者硅的氮化物，如二氧化硅或者氮化硅等材料，其位于 半導體襯底100和所述第一浮柵310和第二浮柵320分別構(gòu)成的第一存儲位單元和第二存 儲位單元之間。根據(jù)本發(fā)明較佳實施例，分別對所述字線500、所述第一位線210和所述第二位線 220施加第一存儲位單元編程電壓，實現(xiàn)第一存儲位單元編程。本發(fā)明較佳實施例中，在施 加讀取工作電壓后，溝道130內(nèi)有電子從漏極區(qū)域120流到源極區(qū)域110，部分電子通過熱 電子注入方式注入到所述第一浮柵310構(gòu)成的第一存儲位單元中，實現(xiàn)第一存儲位單元的 編程操作。
進一步的，對所述字線500、所述第一位線210和所述第二位線220施加的第一存 儲位單元編程電壓分別為4V、7. 5V和0V，實現(xiàn)第一存儲位單元編程。根據(jù)本發(fā)明較佳實施例，分別對所述字線500、所述第一位線210和所述第二位線 220施加第二存儲位單元編程電壓，實現(xiàn)第二存儲位單元編程。本發(fā)明較佳實施例中，在施 加讀取工作電壓后，溝道130內(nèi)有電子從源極區(qū)域110流到漏極區(qū)域120，部分電子通過熱 電子注入方式注入到第二浮柵320構(gòu)成的第二存儲位單元中，實現(xiàn)第二存儲位單元的編程 操作。進一步的，對所述字線500、所述第一位線210和所述第二位線220施加的第二存 儲位單元編程電壓分別為4V、0V和7. 5V，實現(xiàn)第二存儲位單元編程。根據(jù)本發(fā)明較佳實施例，分別對所述字線500、所述第一位線210和所述第二位線 220施加存儲位單元擦除電壓，實現(xiàn)第一存儲位單元和第二存儲位單元擦除。在該施加工作 電壓條件下，存儲在所述第一浮柵310和第二浮柵320分別構(gòu)成的第一存儲位單元和第二 存儲位單元的電子在高電場下FN(Fowler-Nordheim)隧穿到位線210和220端，通過位線 210和220端流走，實現(xiàn)第一存儲位單元和第二存儲位單元的擦除操作。進一步的，對所述字線500、所述第一位線210和所述第二位線220施加的存儲位 單元擦除電壓分別為0V、11V和11V，實現(xiàn)第一存儲位單元和第二存儲位單元擦除。本發(fā)明提出的共享字線的無觸點SONOS分柵式閃存，將兩個存儲位單元共享使用 一個字線，通過對字線、第一位線和第二位線施加不同的工作電壓實現(xiàn)對存儲位單元的讀 取、編程和擦除，共享位線的結(jié)構(gòu)使得分柵式閃存其能夠在保持芯片的電學隔離性能不變 的情況下，有效地縮小芯片的面積，同時也可以避免過擦除的問題。同時采用無觸點的設 計，使得閃存器件具有尺寸小，工藝與CMOS傳統(tǒng)工藝兼容的特點，有利于器件尺寸進一步 縮小。雖然本發(fā)明已以較佳實施例揭露如上，然其并非用以限定本發(fā)明。本發(fā)明所屬技 術(shù)領(lǐng)域中具有通常知識者，在不脫離本發(fā)明的精神和范圍內(nèi)，當可作各種的更動與潤飾。因 此，本發(fā)明的保護范圍當視權(quán)利要求書所界定者為準。
權(quán)利要求
一種共享字線的無觸點SONOS分柵式閃存，其特征在于，包括半導體襯底，其上具有間隔設置的源極區(qū)域和漏極區(qū)域；溝道區(qū)，位于所述源極區(qū)域和漏極區(qū)域之間；第一位線和第二位線，分別連接于所述源極區(qū)域和漏極區(qū)域；第一浮柵，設置于所述溝道區(qū)和源極區(qū)域上方；第二浮柵，設置于所述溝道區(qū)和漏極區(qū)域上方，所述第一浮柵和第二浮柵分別構(gòu)成第一存儲位單元和第二存儲位單元；字線，包括第一部分和第二部分，所述第一部分位于所述溝道區(qū)上方并位于所述第一浮柵和第二浮柵之間，所述第二部分連接于所述第一部分頂部，并位于所述第一浮柵和第二浮柵上方，所述第二部分頂部延伸至所述第一位線和第二位線上方，并通過絕緣層與所述第一位線和第二位線頂部相隔離；其中，所述第一浮柵和第二浮柵為氮化硅浮柵。
2.根據(jù)權(quán)利要求1所述的共享字線的無觸點SONOS分柵式閃存，其特征在于，分別對所 述字線、所述第一位線和所述第二位線施加第一存儲位單元讀取電壓，實現(xiàn)第一存儲位單 元讀取。
3.根據(jù)權(quán)利要求2所述的共享字線的無觸點SONOS分柵式閃存，其特征在于，對所述 字線、所述第一位線和所述第二位線施加的第一存儲位單元讀取電壓分別為2. 5V、0V和 1. 5V，實現(xiàn)第一存儲位單元讀取。
4.根據(jù)權(quán)利要求1所述的共享字線的無觸點SONOS分柵式閃存，其特征在于，分別對所 述字線、所述第一位線和所述第二位線施加第二存儲位單元讀取電壓，實現(xiàn)第二存儲位單 元讀取。
5.根據(jù)權(quán)利要求4所述的共享字線的無觸點SONOS分柵式閃存，其特征在于，對所述 字線、所述第一位線和所述第二位線施加的第二存儲位單元讀取電壓分別為2. 5V、1. 5V和 0V,實現(xiàn)第二存儲位單元讀取。
6.根據(jù)權(quán)利要求1所述的共享字線的無觸點SONOS分柵式閃存，其特征在于，分別對所 述字線、所述第一位線和所述第二位線施加第一存儲位單元編程電壓，實現(xiàn)第一存儲位單 元編程。
7.根據(jù)權(quán)利要求6所述的共享字線的無觸點SONOS分柵式閃存，其特征在于，對所述字 線、所述第一位線和所述第二位線施加的第一存儲位單元編程電壓分別為4V、7. 5V和0V， 實現(xiàn)第一存儲位單元編程。
8.根據(jù)權(quán)利要求1所述的共享字線的無觸點SONOS分柵式閃存，其特征在于，分別對所 述字線、所述第一位線和所述第二位線施加第二存儲位單元編程電壓，實現(xiàn)第二存儲位單 元編程。
9.根據(jù)權(quán)利要求8所述的共享字線的無觸點SONOS分柵式閃存，其特征在于，對所述字 線、所述第一位線和所述第二位線施加的第二存儲位單元編程電壓分別為4V、0V和7. 5V， 實現(xiàn)第二存儲位單元編程。
10.根據(jù)權(quán)利要求1所述的共享字線的無觸點SONOS分柵式閃存，其特征在于，分別對 所述字線、所述第一位線和所述第二位線施加存儲位單元擦除電壓，實現(xiàn)第一存儲位單元 和第二存儲位單元擦除。
11.根據(jù)權(quán)利要求11所述的共享字線的無觸點SONOS分柵式閃存，其特征在于，對所述 字線、所述第一位線和所述第二位線施加的存儲位單元擦除電壓分別為0V、11V和11V，實 現(xiàn)第一存儲位單元和第二存儲位單元擦除。
全文摘要
本發(fā)明提出的共享字線的無觸點SONOS分柵式閃存，得到的閃存器件將兩個存儲位單元共享使用一個字線，通過對字線、第一位線和第二位線施加不同的工作電壓實現(xiàn)對存儲位單元的讀取、編程和擦除，共享位線的結(jié)構(gòu)使得分柵式閃存其能夠在保持芯片的電學隔離性能不變的情況下，有效地縮小芯片的面積，同時也可以避免過擦除的問題。同時采用無觸點的設計，使得閃存器件具有尺寸小，工藝與CMOS傳統(tǒng)工藝兼容的特點，有利于器件尺寸進一步縮小。
文檔編號H01L29/41GK101814510SQ201010164900
公開日2010年8月25日 申請日期2010年4月29日 優(yōu)先權(quán)日2010年4月29日
發(fā)明者曹子貴 申請人:上海宏力半導體制造有限公司