專利名稱：一種溝槽金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)管及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體功率器件的單元結(jié)構(gòu)、器件構(gòu)造及工藝制造。特別涉及一種新穎的溝槽MOSFET (溝槽金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)管)的單元結(jié)構(gòu)和工藝方法，采用該結(jié)構(gòu)的溝槽MOSFET有效提高了器件的雪崩擊穿特性。
背景技術(shù)：
美國(guó)專利號(hào)No. 6，888，196揭示了一種采用傳統(tǒng)的源體接觸溝槽結(jié)構(gòu)的溝槽金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)管(MOSFET)，如圖1所示。該溝槽MOSFET包括形成于N+襯底900 上方的N型摻雜的外延層902 ；位于所述外延層902內(nèi)部的多個(gè)溝槽910a ；襯于所述溝槽 910a內(nèi)表面的柵氧化層908及其上方填充溝槽的多晶硅910 ；P型體區(qū)912以及靠近近所述體區(qū)912上表面的η+源區(qū)914 ；穿過第二絕緣層918的源體接觸溝槽916a和填充所述源體接觸溝槽且與源金屬920相連的金屬插塞916 ；形成于所述源體接觸溝槽916a底部周圍的 P+體接觸區(qū)906。另外，位于所述源體接觸溝槽底部的ρ+體接觸區(qū)906由進(jìn)行BF2離子注入形成，由于源體接觸溝槽的側(cè)壁垂直于所述外延層的上表面，因此所形成的P+體接觸區(qū)只包圍源體接觸溝槽底部周圍很小的區(qū)域，這將導(dǎo)致在η+源區(qū)下方位于溝道和P+體接觸區(qū)之間的電阻Rp很高。眾所周知，當(dāng)Iav*Rp > 0. 7V時(shí)，寄生η+(源區(qū))/P(體區(qū))/N(外延層)雙極性晶體管開啟，其中Iav為溝槽底部的雪崩電流。因此，圖1示出的傳統(tǒng)垂直式源體接觸結(jié)構(gòu)有較差的雪崩擊穿特性，很大程度上影響器件的性能。圖2示出了美國(guó)專利號(hào)No.6，888，196揭示的另一種源體接觸溝槽的結(jié)構(gòu)，與圖 1中所示結(jié)構(gòu)不同，圖2中的源體接觸溝槽的側(cè)壁沒有垂直與所述外延層的上表面，而是具有傾斜的側(cè)壁。這種傾斜的側(cè)壁結(jié)構(gòu)與圖1所示結(jié)構(gòu)相比較，在進(jìn)行體接觸區(qū)離子注入的過程中，可以部分地增大體接觸區(qū)的摻雜區(qū)域，但是，由于在該現(xiàn)有技術(shù)中，進(jìn)行體接觸區(qū)離子注入之前，在源體接觸溝槽內(nèi)部淀積了一層屏蔽氧化層，使得所述體接觸區(qū)的增加面積有限，因此圖1所示結(jié)構(gòu)中存在的具有高Rp和較差雪崩擊穿特性的問題沒有得到有效的解決。圖3示出了現(xiàn)有技術(shù)所揭示的另一種源體接觸溝槽結(jié)構(gòu)。雖然與圖2相比，圖3 中所示結(jié)構(gòu)的源體接觸溝槽沒有明顯的區(qū)別，但是由于在進(jìn)行體接觸區(qū)摻雜劑的離子注入過程之前，沒有淀積屏蔽氧化層，使得體接觸區(qū)的面積得以有效地增大，如圖3所示，這很好地解決了圖1和圖2所示結(jié)構(gòu)中所存在的問題。但是，由于沒有屏蔽氧化層的保護(hù)，體接觸區(qū)摻雜劑在離子注入的過程中，也同時(shí)被注入到位于源體接觸溝槽側(cè)壁的源區(qū)，這又會(huì)引起源區(qū)濃度降低，從而增大源極的接觸電阻。因此，在半導(dǎo)體器件領(lǐng)域中，尤其是在溝槽MOSFET的設(shè)計(jì)和制造領(lǐng)域，需要提供一種新穎的單元結(jié)構(gòu)、器件構(gòu)造和制造方法以解決上述的困難和設(shè)計(jì)局限。

發(fā)明內(nèi)容
本發(fā)明克服了現(xiàn)有技術(shù)中存在的一些缺點(diǎn)，提供了一種改進(jìn)的溝槽MOSFET結(jié)構(gòu)
5和工藝制造方法，增強(qiáng)了器件的雪崩擊穿特性，且解決了因進(jìn)行體接觸區(qū)摻雜劑的離子注入而導(dǎo)致的源區(qū)摻雜濃度下降的問題。根據(jù)本發(fā)明的實(shí)施例，提供了一種圖4所示的溝槽金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)管 (MOSFET)，包括(a)第一導(dǎo)電類型的襯底；(b)第一導(dǎo)電類型的外延層，該外延層位于襯底之上，且該外延層的多數(shù)載流子濃度低于襯底；(c)第二導(dǎo)電類型的體區(qū)，位于所述外延層的上部分；(d)第一導(dǎo)電類型的源區(qū)，位于有源區(qū)，且位于所述體區(qū)的上部分，且所述源區(qū)的多數(shù)載流子濃度高于所述外延層；(e)位于所述外延層中的多個(gè)溝槽，該溝槽的側(cè)壁靠近所述源區(qū)和所述體區(qū)；(f)第一絕緣層，該絕緣層襯于所述溝槽的內(nèi)表面；(g)第一導(dǎo)電類型的柵極導(dǎo)電區(qū)域，該柵極導(dǎo)電區(qū)域位于所述溝槽中，且靠近所述
第一絕緣層；(h)第二絕緣層，該第二絕緣層覆蓋所述外延層的上表面；(i)多個(gè)源體接觸溝槽，穿過所述第二絕緣層和所述源區(qū)，延伸入所述體區(qū)該源體接觸溝槽的側(cè)壁位于所述第二絕緣層和所述源區(qū)的部分與所述外延層上表面之間的夾角 (θρ θ2)為90+/-5度，位于所述體區(qū)的部分與外延層上表面之間的夾角(θ 3、θ 4)小于90 度；(j)第二導(dǎo)電類型的體接觸區(qū)，位于所述體區(qū)，包圍所述源體接觸溝槽位于所述體區(qū)中的側(cè)壁和底面，且所述體接觸區(qū)的多數(shù)載流子濃度高于所述體區(qū)；(k)金屬插塞位于每個(gè)所述源體接觸溝槽中；(1)源金屬，位于所述第二絕緣層的上表面；(m)漏金屬，位于所述襯底的下表面。在一些優(yōu)選的實(shí)施例中，所述源體接觸溝槽的側(cè)壁位于體區(qū)的部分與外延層上表面之間的夾角(θ 3、θ 4)小于85度。在一些優(yōu)選的實(shí)施例中，所述第二絕緣層為富氧硅(Silicon RichOxide, SRO)。在另一些優(yōu)選的實(shí)施例中，所述第二絕緣層包括一層富氧硅層和位于富氧硅層上的磷硅玻璃(Phosphorus Silicon Glass, PSG)層或硼磷硅玻璃(Boron Phosphorus Silicon Glass,BPSG)層。更優(yōu)選地，在所述磷硅玻璃層或硼磷硅玻璃層中，所述源體接觸溝槽的溝槽寬度大于位于所述富氧硅層中的溝槽寬度。在一些優(yōu)選的實(shí)施例中，所述金屬插塞為鎢插塞。更優(yōu)選地，所述溝槽金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)管還包括一層勢(shì)壘層Ti/TiN或Co/TiN或Ta/TiN，該勢(shì)壘層襯于所述鎢插塞與所述源體接觸溝槽的內(nèi)表面之間。更優(yōu)選地，所述溝槽金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)管還包括一層降阻層Ti或Ti/TiN，該降阻層襯于所述源金屬與所述第二絕緣層之間。在另一些優(yōu)選的實(shí)施例中，所述金屬插塞為源金屬插塞，即所述源金屬直接填充入所述源體接觸溝槽。更優(yōu)選地，所述溝槽金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)管還包括一層勢(shì)壘層 Ti/TiN或Co/TiN或Ta/TiN，該勢(shì)壘層襯于所述金屬插塞與所述源體接觸溝槽的內(nèi)表面之間，以及襯于所述源金屬與所述第二絕緣層的上表面之間。
在一些優(yōu)選的實(shí)施例中，所述源金屬為Al合金或Cu合金。在一些優(yōu)選的實(shí)施例中，所述第一絕緣層為氧化物層，所述柵極導(dǎo)電區(qū)域?yàn)榈谝粚?dǎo)電類型的摻雜的多晶硅或第一導(dǎo)電類型的摻雜的多晶硅和未摻雜的多晶硅的混合物。本發(fā)明的一個(gè)優(yōu)點(diǎn)是，所述源體接觸溝槽的側(cè)壁位于第二絕緣層和源區(qū)的部分垂直于外延層上表面(90+/-5度)，而在體區(qū)中的部分與外延層上表面之間的夾角小于90度， 更優(yōu)選地，小于85度。采用這種結(jié)構(gòu)有效增大了體接觸區(qū)和源體接觸溝槽底部以及側(cè)壁的接觸面積，從而解決了現(xiàn)有技術(shù)中高Rp的問題，增強(qiáng)了雪崩擊穿特性。另一方面，在體接觸區(qū)摻雜劑的離子注入過程中，與源體接觸溝槽側(cè)壁臨近的源區(qū)處摻雜濃度無明顯降低，從而阻止了源接觸電阻的增大。本發(fā)明的另一個(gè)優(yōu)點(diǎn)是，在一些優(yōu)選的實(shí)施例中，所述源體接觸溝槽的側(cè)壁在位于靠近源金屬下方的絕緣層中具有增大的溝槽寬度，從而增大金屬插塞與源金屬的接觸面積，進(jìn)一步降低源極接觸電阻。根據(jù)本發(fā)明的另一個(gè)方面，提供了一種溝槽金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)管的制造方法，該方法包括(a)在重?fù)诫s的第一導(dǎo)電類型的襯底上形成第一導(dǎo)電類型的外延層的工序，其中所述外延層的多數(shù)載流子濃度低于所述襯底；(b)在所述外延層的上表面提供溝槽掩模板的工序；(c)移除多余的外延層材料，形成多個(gè)溝槽的工序；(d)在所述溝槽的內(nèi)表面形成一層犧牲氧化層，并移除該犧牲氧化層來消除刻蝕過程可能引入的缺陷的工序；(e)移除所述溝槽掩模板的工序；(f)在所述溝槽的內(nèi)表面和所述外延層的上表面形成第一絕緣層的工序；(g)在所述第一絕緣層上淀積柵極導(dǎo)電區(qū)域以填充所述溝槽的工序；(h)對(duì)所述柵極導(dǎo)電區(qū)域進(jìn)行回刻的工序，以保留足夠的部分位于所述溝槽中作為柵極導(dǎo)電材料；(i)對(duì)所述外延層進(jìn)行第二導(dǎo)電類型摻雜劑的離子注入形成體區(qū)的工序；(j)對(duì)所述外延層進(jìn)行第一導(dǎo)電類型摻雜劑的離子注入形成源區(qū)的工序；(k)在器件表面形成第二絕緣層的工序；(1)在所述第二絕緣層的上表面提供接觸掩模板型進(jìn)行刻蝕形成多個(gè)源體接觸溝槽的工序；(m)進(jìn)行第二導(dǎo)電類型摻雜劑的離子注入形成體接觸區(qū)的工序，該體接觸區(qū)位于所述體區(qū)，且包圍所述源體接觸溝槽位于體區(qū)中的側(cè)壁和底面；(η)形成金屬插塞以填充所述源體接觸溝槽的工序；(ο)在所述第二絕緣層的上表面和所述金屬插塞的上表面淀積金屬層的工序；(ρ)在所述金屬層的上表面提供源金屬掩模板并進(jìn)行刻蝕形成源金屬的工序。在一些優(yōu)選的實(shí)施例中，所述金屬插塞的工序包括淀積金屬鎢以及進(jìn)行回刻形成鎢插塞的工序。更優(yōu)選地，所述溝槽金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)管的制造方法還包括在所述源體接觸溝槽的內(nèi)表面形成勢(shì)壘層的工序。在一些優(yōu)選的實(shí)施例中，所述溝槽金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)管的制造方法還包括在所述柵極導(dǎo)電區(qū)域上方形成硅化物的工序。在一些優(yōu)選的實(shí)施例中，所述形成第二絕緣層的工序包括依次淀積富氧硅層和磷硅玻璃或硼磷硅玻璃層的工序。更優(yōu)選地，所述形成源體接觸溝槽的工序包括刻蝕所述磷硅玻璃或硼磷硅玻璃層釋的臨界尺寸大于刻蝕所述富氧硅層時(shí)的臨界尺寸。本發(fā)明的這些和其他實(shí)施方式的優(yōu)點(diǎn)將通過下面結(jié)合附圖詳細(xì)說明。


圖1為現(xiàn)有技術(shù)的溝槽MOSFET的剖視圖；圖2為另一個(gè)現(xiàn)有技術(shù)的溝槽MOSFET的剖視圖；圖3為另一個(gè)現(xiàn)有技術(shù)的溝槽MOSFET的剖視圖；圖4為根據(jù)本發(fā)明的一個(gè)優(yōu)選實(shí)施例的溝槽MOSFET的剖視圖；圖5為根據(jù)本發(fā)明的另一個(gè)優(yōu)選實(shí)施例的溝槽MOSFET的剖視圖；圖6A 6F為圖4中的溝槽MOSFET的制造方法的剖視圖；圖7為圖5中的溝槽MOSFET的制造方法的剖視圖。
具體實(shí)施例方式下面參照附圖更詳細(xì)地說明本發(fā)明，其中示出了本發(fā)明的優(yōu)選實(shí)施例。本發(fā)明可以，但是以不同的方式體現(xiàn)，但是不應(yīng)該局限于在此所述的實(shí)施例。例如，這里的說明更多地引用N溝道的溝槽M0SFET，但是很明顯其他器件也是可能的。參照?qǐng)D4示出的本發(fā)明的一個(gè)優(yōu)選實(shí)施例。根據(jù)該優(yōu)選實(shí)施例中的溝槽MOSFET 形成于N+摻雜襯底100之上，且該襯底的下表面淀積有漏金屬122，該漏金屬優(yōu)選地為Ti/ Ni/Ag。N型外延層102形成于襯底100的上表面，且其多數(shù)載流子的濃度低于所述襯底。 位于有源區(qū)的多個(gè)溝槽IlOa形成于所述外延層100中，其內(nèi)表面襯有第一絕緣層108，例如柵極氧化層，并填充以摻雜的多晶硅110。P型體區(qū)112位于每?jī)蓚€(gè)相鄰的所述溝槽柵IlOa 之間，且靠近所述P型體區(qū)112的上表面，有η+源區(qū)114。源體接觸溝槽116a穿過第二絕緣層118、所述源區(qū)114，并延伸入所述體區(qū)112。其中，所述源體接觸溝槽116a的側(cè)壁位于所述第二絕緣層118和所述源區(qū)114中的部分垂直與所述外延層上表面，S卩9工和02為 90+/-5度；但所述源體接觸溝槽116a的側(cè)壁位于所述體區(qū)112中的部分不垂直于所述外延層上表面，即03和θ 4小于90度，更優(yōu)選地小于85度。ρ+體接觸區(qū)106位于所述體區(qū) 112，包圍所述源體接觸溝槽116a位于所述體區(qū)中的側(cè)壁和底面，且所述體接觸區(qū)106的多數(shù)載流子濃度高于所述體區(qū)。所述源體接觸溝槽106a內(nèi)表面襯有勢(shì)壘層119，該勢(shì)壘層優(yōu)選地為Ti/TiN或Co/TiN或Ta/TiN，且在所述勢(shì)壘層119上填充鎢插塞116與源金屬120 之間形成電氣接觸。參照?qǐng)D5示出的本發(fā)明的另一個(gè)優(yōu)選實(shí)施例。該優(yōu)選實(shí)施例示出的溝槽MOSFET 結(jié)構(gòu)與圖4相似，其區(qū)別在于，圖5所示溝槽MOSFET結(jié)構(gòu)的第二絕緣層包括SRO層218和其上的PSG層或BPSG層224，其中，源體接觸溝槽位于PSG層或BPSG層224中的溝槽寬度大于位于SRO層218中的溝槽寬度，從而使得鎢插塞216和源金屬220的接觸面積較大，降低了鎢插塞和源金屬的接觸電阻。圖6A-6F示出形成圖4中溝槽MOSFET的工藝步驟。
在圖6A中，首先在N+襯底100上生長(zhǎng)N摻雜的外延層102。然后在所述外延層 102上表面提供溝槽掩膜板(未示出)并刻蝕所述外延層至一定深度，形成位于有源區(qū)的多個(gè)溝槽110a，其中刻蝕的方法優(yōu)選地為干法硅刻蝕。接著生長(zhǎng)一層犧牲氧化層(未示出)， 并通過去除該犧牲氧化層來消除刻蝕過程可能引入的缺陷。然后移除溝槽掩膜板，在所述外延層上表面和所述溝槽IlOa內(nèi)表面淀積柵極氧化層108。在圖6B中，所有溝槽IlOa中填充摻雜的多晶硅110并進(jìn)行回刻，其中回刻的方法優(yōu)選地為化學(xué)機(jī)械拋光(Chemical Mechanical Polishing,CMP)或等離子刻蝕(Plasma Etch) 0接著進(jìn)行P型摻雜劑的離子注入和擴(kuò)散形成P型體區(qū)112，隨后，接著進(jìn)行η+摻雜劑的離子注入和擴(kuò)散形成η+源區(qū)114。最后在器件表面淀積第二絕緣層118。在圖6C中，利用源體接觸掩膜板(未示出)刻蝕形成源體接觸溝槽116a，其方法依次優(yōu)選為干法氧化物刻蝕和干法硅刻蝕?？涛g形成的源體接觸溝槽116a的側(cè)壁垂直 (90+/-5度)穿過氧化層和η+源區(qū)，且延伸入所述體區(qū)，其中所述源體街車溝槽的側(cè)壁位于所述體區(qū)中的部分與外延層上表面之間的夾角小于85度。在圖6D中，采用硅的刻蝕來移除干法硅刻蝕過程中對(duì)所述源體接觸溝槽的側(cè)壁形成的損傷，此步驟在源區(qū)的側(cè)壁形成與第二絕緣層118的側(cè)壁不在同一平面的凹陷，阻止隨后的BF2離子注入到源區(qū)。隨后進(jìn)行BF2離子注入，在P型體區(qū)中形成ρ+體接觸區(qū) 106包圍所述源體接觸溝槽位于體區(qū)中的側(cè)壁和底面，進(jìn)一步提高雪崩擊穿特性。在圖6Ε中，在淀積勢(shì)壘層Ti/TiN層之前，先利用稀釋的HF來移除懸于源體接觸溝槽內(nèi)表面的氧化層。在圖6F中，在源體接觸溝槽內(nèi)表面淀積勢(shì)壘層并在其上淀積金屬鎢并回刻形成鎢插塞116。隨后，在所述第二絕緣層和所述鎢插塞的上表面形成降阻層并淀積金屬層，通過提供源金屬掩模板并進(jìn)行刻蝕形成源金屬120。最后，對(duì)襯底的下表面進(jìn)行研磨并淀積形成漏金屬122。圖7示出了圖4和圖5中形成源體接觸溝槽的不同的部分。在形成絕緣層218之前，所有的步驟和圖6A與圖6B —樣。其中在二絕緣層218的上方再淀積一層PSG或BPSG 層224。在刻蝕源體接觸溝槽時(shí)，所述源體接觸溝槽在所述PSG或BPSG層224中的臨界尺寸大于在其他部分的臨界尺寸。盡管在此說明了各種實(shí)施例，可以理解，在不脫離本發(fā)明的精神和范圍的所附權(quán)利要求書的范圍內(nèi)，通過所述的指導(dǎo)，可以對(duì)本發(fā)明作出各種修改。例如，可以用本發(fā)明的方法形成其導(dǎo)電類型與文中所描述的相反的導(dǎo)電類型的各種半導(dǎo)體區(qū)域的結(jié)構(gòu)。
權(quán)利要求
1.一種溝槽金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)管，其特征在于包括 第一導(dǎo)電類型的襯底；第一導(dǎo)電類型的外延層，該外延層位于襯底之上，且該外延層的多數(shù)載流子濃度低于襯底；第二導(dǎo)電類型的體區(qū)，位于所述外延層的上部分，且所述第二導(dǎo)電類型與所述第一導(dǎo)電類型相反；第一導(dǎo)電類型的源區(qū)，位于有源區(qū)，且位于所述體區(qū)的上部分，該源區(qū)的多數(shù)載流子濃度高于所述外延層；位于所述外延層中的多個(gè)溝槽，該溝槽的側(cè)壁靠近所述源區(qū)和所述體區(qū)； 第一絕緣層，該絕緣層襯于所述溝槽的內(nèi)表面作為柵介電層； 第一導(dǎo)電類型的柵極導(dǎo)電區(qū)域，該柵極導(dǎo)電區(qū)域位于所述溝槽中，且靠近所述第一絕緣層；第二絕緣層，該第二絕緣層覆蓋所述外延層和所述柵極導(dǎo)電區(qū)域的上表面； 多個(gè)源體接觸溝槽，穿過所述第二絕緣層和所述源區(qū)，延伸入所述體區(qū)。該源體接觸溝槽的側(cè)壁位于所述第二絕緣層和所述源區(qū)的部分與所述外延層上表面之間的夾角θ工和 92為90+/_5度，位于所述體區(qū)的部分與外延層上表面之間的夾角93和θ 4小于90度； 第二導(dǎo)電類型的體接觸區(qū)，位于所述體區(qū)，包圍所述源體接觸溝槽位于所述體區(qū)中的側(cè)壁和底面，且所述體接觸區(qū)的多數(shù)載流子濃度高于所述體區(qū)； 金屬插塞，位于每個(gè)所述源體接觸溝槽中； 源金屬，位于所述第二絕緣層的上表面； 漏金屬，位于所述襯底的下表面。
2.根據(jù)權(quán)利要求1所述的溝槽金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)管，其特征在于，所述源體接觸溝槽的側(cè)壁位于體區(qū)的部分與外延層上表面之間的夾角93或θ 4小于85度。
3.根據(jù)權(quán)利要求1所述的溝槽金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)管，其特征在于，所述第二絕緣層為富氧硅。
4.根據(jù)權(quán)利要求1所述的溝槽金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)管，其特征在于，所述第二絕緣層包括一層富氧硅層和位于富氧硅層上的磷硅玻璃或硼磷硅玻璃層。
5.根據(jù)權(quán)利要求1所述的溝槽金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)管，其特征在于，所述金屬插塞為鎢插塞。
6.根據(jù)權(quán)利要求1所述的溝槽金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)管，其特征在于，所述金屬插塞為源金屬插塞，即所述源金屬直接填充入所述源體接觸溝槽。
7.根據(jù)權(quán)利要求5所述溝槽金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)管，其特征在于，還包括一層勢(shì)壘層Ti/TiN或Co/TiN或Ta/TiN，該勢(shì)壘層襯于所述金屬插塞與所述源體接觸溝槽的內(nèi)表面之間。
8.根據(jù)權(quán)利要求6所述溝槽金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)管，其特征在于，還包括一層勢(shì)壘層Ti/TiN或Co/TiN或Ta/TiN，該勢(shì)壘層襯于所述金屬插塞與所述源體接觸溝槽的內(nèi)表面之間，以及襯于所述源金屬與所述第二絕緣層的上表面之間。
9.根據(jù)權(quán)利要求1所述的溝槽金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)管，其特征在于，所述源金屬為Al合金或Cu合金。
10.根據(jù)權(quán)利要求5所述溝槽金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)管，其特征在于，還包括一層降阻層Ti或Ti/TiN，該降阻層襯于所述源金屬與所述第二絕緣層的上表面之間。
11.根據(jù)權(quán)利要求1所述的溝槽金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)管，其特征在于，所述第一絕緣層為氧化物層。
12.根據(jù)權(quán)利要求1所述的溝槽金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)管，其特征在于，所述柵極導(dǎo)電區(qū)域?yàn)榈谝粚?dǎo)電類型的摻雜的多晶硅或第一導(dǎo)電類型的摻雜的多晶硅和未摻雜的多晶硅的混合物。
13.根據(jù)權(quán)利要求4所述溝槽金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)管，其特征在于，在所述富氧硅層和所述磷硅玻璃或硼磷硅玻璃層中，所述源體接觸溝槽的側(cè)壁垂直于所述外延層的上表面，且在所述磷硅玻璃或硼磷硅玻璃層中，所述源體接觸溝槽的溝槽寬度大于在所述富氧硅層中的溝槽寬度。
14.一種溝槽金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)管的制造方法，包括在重?fù)诫s的第一導(dǎo)電類型的襯底上形成第一導(dǎo)電類型的外延層的工序，其中所述外延層的多數(shù)載流子濃度低于所述襯底；在所述外延層的上表面提供溝槽掩膜板的工序； 移除多余的外延層硅材料，形成多個(gè)溝槽的工序；在所述溝槽的內(nèi)表面形成一層犧牲氧化層，并移除該犧牲氧化層來消除刻蝕過程可能引入的缺陷的工序；移除所述溝槽掩膜板的工序；在所述溝槽的內(nèi)表面和所述外延層的上表面形成第一絕緣層的工序；在所述第一絕緣層上淀積柵極導(dǎo)電區(qū)域以填充所述溝槽的工序；對(duì)所述柵極導(dǎo)電區(qū)域進(jìn)行回刻的工序，以保留足夠的部分位于所述溝槽中作為柵極材料；對(duì)所述外延層進(jìn)行第二導(dǎo)電類型摻雜劑的離子注入形成體區(qū)的工序； 對(duì)所述外延層進(jìn)行第一導(dǎo)電類型摻雜劑的離子注入形成源區(qū)的工序； 在器件表面形成第二絕緣層的工序；在所述第二絕緣層的上表面提供接觸掩膜板并刻蝕形成多個(gè)源體接觸溝槽的工序； 進(jìn)行第二導(dǎo)電類型摻雜劑的離子注入形成體接觸區(qū)的工序，該體接觸區(qū)位于所述體區(qū)，且包圍所述源體接觸溝槽位于體區(qū)中的側(cè)壁和底面； 形成金屬插塞以填充所述源體接觸溝槽的工序；在所述第二絕緣層的上表面和所述金屬插塞的上表面淀積金屬層的工序； 在所述金屬層的上表面提供源金屬掩模板并進(jìn)行刻蝕形成源金屬的工序。 利用稀釋的HF清洗沿源體接觸溝槽內(nèi)表面的氧化層的工序，接著淀積Ti/TiN。
15.根據(jù)權(quán)利要求14所述的的溝槽金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)管的制造方法，其特征在于，還包括在所述柵極導(dǎo)電區(qū)域上方形成硅化物的工序。
16.根據(jù)權(quán)利要求14所述的溝槽金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)管的制造方法，其特征在于，其中形成金屬插塞包括淀積金屬鎢以及進(jìn)行回刻形成鎢插塞的工序。
17.根據(jù)權(quán)利要求16所述溝槽金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)管的制造方法，其特征在于， 還包括在所述源體接觸溝槽的內(nèi)表面形成一層勢(shì)壘層的工序。
18.根據(jù)權(quán)利要求14所述的溝槽金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)管的制造方法，其特征在于，所述形成多個(gè)溝槽的工序，其刻蝕方法為干法硅刻蝕。
19.根據(jù)權(quán)利要求14所述的溝槽金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)管的制造方法，其特征在于，所述形成體區(qū)的工序還包括在進(jìn)行體區(qū)的離子注入后通過擴(kuò)散使注入離子達(dá)到一定深度的工序。
20.根據(jù)權(quán)利要求14所述的溝槽金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)管的制造方法，其特征在于，所述形成源區(qū)的工序還包括在進(jìn)行源區(qū)的離子注入后通過擴(kuò)散使注入離子達(dá)到一定深度的工序。
21.根據(jù)權(quán)利要求14所述的溝槽金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)管的制造方法，其特征在于，所述刻蝕形成源體接觸溝槽的工序中，刻蝕的方法依次為干法氧化物刻蝕和干法硅刻蝕。
22.根據(jù)權(quán)利要求14所述的溝槽金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)管的制造方法，其特征在于，在體接觸區(qū)形成之后，還包括利用稀釋的HF清潔所述源體接觸溝槽內(nèi)表面多余的氧化層的工序。
23.根據(jù)權(quán)利要求14所述的溝槽金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)管的制造方法，其特征在于，所述形成第二絕緣層的工序包括依次淀積富氧硅層和磷硅玻璃或硼磷硅玻璃層的工序。
24.根據(jù)權(quán)利要求23所述溝槽金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)管的制造方法，其特征在于， 所述形成源體接觸溝槽的工序包括刻蝕所述磷硅玻璃或硼磷硅玻璃層釋的臨界尺寸大于刻蝕所述富氧硅層時(shí)的臨界尺寸。
全文摘要
本發(fā)明公開了一種溝槽MOSFET結(jié)構(gòu)及其制造方法。該結(jié)構(gòu)增大了體接觸區(qū)與源體接觸區(qū)底部及側(cè)壁的接觸面積，增強(qiáng)了器件的雪崩擊穿特性。另外，采用較寬的金屬插塞實(shí)現(xiàn)和源極金屬的電氣接觸，降低了接觸電阻。
文檔編號(hào)H01L23/528GK102214691SQ20101016427
公開日2011年10月12日 申請(qǐng)日期2010年4月9日 優(yōu)先權(quán)日2010年4月9日
發(fā)明者謝福淵 申請(qǐng)人:力士科技股份有限公司