專利名稱：復合電源電路以及雙向晶閘管的制作方法
技術領域：
本發(fā)明涉及靜電放電(ESD)保護領域，特別涉及一種具有ESD保護能力的復合電源電路以及雙向晶閘管。
背景技術：
集成電路在制造、裝配、測試或最終的應用中，很容易遭受到制造或者使用過程中的破壞性靜電放電(ESD)，從而使得集成電路受到靜電的損傷。因此通常在集成電路中，通常會形成ESD保護電路，從而使得輸入/輸出焊墊(I/O pad)耦接有可以將I/O pad上的靜電釋放的放電單元，從而可以將I/O pad上的靜電釋放掉，減小靜電對集成電路帶來的損傷。上述ESD保護模式僅適于具有單個供電電源的簡單功能單元，而對于復合電源電路，尤其是SOC芯片中，各個功能單元由于存在工作電壓的差異，其供電電源較為復雜，上述ESD保護模式則無法滿足要求。圖1為一個復合電源電路的電路示意圖，所述復合電源電路包括兩個功能單元， 各功能單元均獨立供電。其中第一功能單元I中包括第一電源線VDD1、第一地線GNDl ；耦接于第一電源線VDD1、第一地線GNDl間的電源鉗位電路10以及功能電路20。所述功能電路20的輸入輸出焊墊(I/O PAD)耦接有可以釋放功能電路上的靜電的ESD保護單元21。 第二功能單元II的基本結構與第一功能單元II相同，區(qū)別僅在于供電部分，包括第二電源線VDD2、第二地線GND2。由于第一底線GNDl以及第二地線GND2在生產制造時，均基于半導體襯底，故兩者之間可以等效視為通過一個襯底電阻Rsub相連接。上述各功能單元中，功能電路20的輸入輸出焊墊(I/O PAD)上可能發(fā)生的破壞性靜電放電現(xiàn)象，均會通過ESD保護單元21被釋放至各自供電的電源線或者地線上。但如果破壞性靜電放電現(xiàn)象發(fā)生在電源鉗位電路10上時，由于各功能單元的供電相互獨立，則各功能單元之間的ESD保護就難以實現(xiàn)。以下以一個ESD測試情況為例。假設在第一功能單元I中與第一電源線VDDl連接的焊墊(VDD1PAD)上通過測試探針加入正向的ESD靜電脈沖，而在第二功能單元II中與第二電源線VDD2連接的焊墊(VDD2PAD)上設置接地的探針。 如果要將上述ESD靜電脈沖導出僅僅存在如下路徑將經由第一功能單元I的電源鉗位電路10，流入第一地線GND1，通過襯底電阻Rsub流入第二功能單元II的第二地線GND2，進而觸發(fā)第二功能單元II的電源鉗位電路10最終從第二電源VDD2上的焊墊(VDD2PAD)導出。 上述路徑中需要兩次觸發(fā)電源鉗位電路10，同時還得考慮襯底電阻Rsub上的壓降；因此常常出現(xiàn)的情況是，ESD靜電脈沖尚未能夠從接地探針導出，就直接流入功能電路20內，燒壞芯片。為了避免上述ESD靜電破壞現(xiàn)象的發(fā)生，圖2提供了一種具有ESD保護能力的復合電源電路。其基本結構與圖1所示電路相類似，所述復合電源電路也包括兩個功能單元， 各功能單元均獨立供電。其中第一功能單元I中包括第一電源線VDD1、第一地線GNDl ；耦接于第一電源線VDD1、第一地線GNDl間的電源鉗位電路10以及功能電路20。所述功能電路20的輸入輸出焊墊(I/O PAD)耦接有可以釋放功能電路上的靜電的ESD保護單元21。 第二功能單元II的基本結構與第一功能單元II相同，區(qū)別僅在于供電部分，包括第二電源線VDD2、第二地線GND2。所述第一電源線VDDl與第二電源線VDD2之間、第一地線GNDl與第二地線GND2之間均耦接有背靠背的雙向二極管組。所述背靠背的雙向二極管組包括兩條并聯(lián)且導通方向相反的二極管串聯(lián)通路，一般為了簡化結構，在一個雙向二極管組內，各二極管的規(guī)格均相同，且兩條通路上的二極管數(shù)量也相同。假設第一電源線VDDl與第二電源線VDD2之間耦接的背靠背雙向二極管組，每條通路均串聯(lián)有η個二極管(即二極管的級數(shù)為η)。由于二極管導通壓降是一個固定值Vt， 即只有當?shù)谝浑娫淳€VDDl與第二電源線VDD2之間的電勢差超過nVt時，上述背靠背雙向二極管組中的一條二極管串聯(lián)通路才會導通，具體哪條通路導通取決于兩端電源線電勢差高低。反之，如果兩條電源線之間的電勢差小于nVt時，則上述背靠背雙向二極管組不導通。 因此，在選取二極管的規(guī)格以及級數(shù)時，只需使得背靠背雙向二極管組的單條通路上導通電勢差大于復合電源電路正常工作時第一電源線VDDl與第二電源線VDD2之間的電勢差而小于ESD靜電破壞產生時上述電源線之間的電勢差即可。對于第一地線GNDl以及第二地線GND2之間的背靠背雙向二極管組也采用上述同樣的配置原則。在復合電源電路正常工作時，由于上述背靠背雙向二極管組的任意通路的導通電壓nVt均大于電源線或者地線之間的電勢差，因此上述雙向二極管組均不導通，即第一功能單元I與第二功能單元II在正常工作時供電獨立，互不干擾。以下同樣以一個ESD測試情況為例，假設在第一功能單元I中與第一電源線VDDl 連接的焊墊(VDD1PAD)上通過測試探針加入正向的ESD靜電脈沖，而在第二功能單元II中與第二電源線VDD2連接的焊墊(VDD2PAD)上設置接地的探針。則將上述ESD靜電脈沖導出的最短路徑也即阻抗最小路徑為經由第一電源線VDD1，通過背靠背雙向二極管組流向第二電源線VDD2，最終從第二電源VDD2上的焊墊(VDD2PAD)導出。由于ESD靜電脈沖的電壓較高很容易超過所述背靠背雙向二極管組的導通電壓，故所述復合電源電路在上述測試時，ESD靜電脈沖將被即時導出，實現(xiàn)對功能電路20的ESD保護。現(xiàn)有的具有電源ESD保護能力的復合電源電路存在如下問題由于需要在電源線 /地線之間增加背靠背二極管組，所述各通路串聯(lián)的二極管將占用大量的芯片面積，單個二極管的壓降能力有限，當復合電源電路中功能單元之間的工作電壓相差較大時，上述背靠背二極管組就要采用大PN結面積的二極管，造成芯片面積的增長；或者采用更多的二極管級數(shù)，進一步導致復合電源電路在布線上的困難。另外，當有大的ESD靜電脈沖流過時，二極管級數(shù)越多，其導通電阻越大，不利于及時釋放。

發(fā)明內容
本發(fā)明解決的技術問題是提供一種復合電源電路，結構簡單易于布線，且具有較強的ESD靜電保護能力。本發(fā)明提供的一種復合電源電路，包括至少兩個獨立供電的功能單元，所述功能單元包括電源線以及地線，其特征在于所述任意兩個功能單元的電源線之間耦接有雙向晶閘管電路；所述任意兩個功能單元的地線之間耦接有雙向晶閘管電路或者背靠背雙向二極管組；可選的，所述雙向晶閘管電路包括兩個規(guī)格相同的單向晶閘管；其中一個單向晶閘管的輸入端與另一個單向晶閘管的輸出端連接構成雙向晶閘管電路的第一端，而其輸出端與另一個單向晶閘管的輸入端連接構成雙向晶閘管電路的第二端；所述第一端以及第二端作為雙向晶閘管電路耦接時的連接端。可選的，所述背靠背雙向二極管組中，每條通路的二極管數(shù)量相等且規(guī)格相同。作為另一種可選方案，所述雙向晶閘管電路僅包括單個雙向晶閘管，其連接端即作為所述雙向晶閘管電路耦接時的連接端。本發(fā)明還提供了一種復合電源電路，包括至少兩個獨立供電的功能單元，所述功能單元包括電源線以及地線，其特征在于，還包括電源總線以及地線總線；所述每個功能單元的電源線與電源總線之間耦接有雙向晶閘管電路；所述每個功能單元的地線與地線總線之間耦接有雙向晶閘管電路；可選的，所述雙向晶閘管電路包括兩個規(guī)格相同的單向晶閘管；其中一個單向晶閘管的輸入端與另一個單向晶閘管的輸出端連接構成雙向晶閘管電路的第一端，而其輸出端與另一個單向晶閘管的輸入端連接構成雙向晶閘管電路的第二端；所述第一端以及第二端作為雙向晶閘管電路耦接時的連接端。作為另一個可選方案，所述雙向晶閘管電路僅包括單個雙向晶閘管，其連接端即作為所述雙向晶閘管電路耦接時的連接端。本發(fā)明還提供了一種雙向晶閘管，其特征在于，包括P型半導體襯底；形成于半導體襯底內的第一 N阱、P阱以及第二 N阱；所述P阱分別與第一 N阱以及第二 N阱相鄰；形成于第一 N阱內且相互隔離的第一 N+型注入區(qū)、第一 P+型注入區(qū)，形成于第二 N阱內且相互隔離的第二 N+型注入區(qū)、第二 P+型注入區(qū)；所述第一 N+型注入區(qū)與第一 P+型注入區(qū)連接陽極，第二 N+型注入區(qū)與第二 P+ 型注入區(qū)連接陰極；形成于P阱內且相互隔離的第一 N+型連接區(qū)、第二 N+型連接區(qū)，所述第一 N+型連接區(qū)與第一 N阱相鄰，第二 N+型連接區(qū)與第二 N阱相鄰。所述半導體襯底接地還包括形成于半導體襯底內的P型連接阱，所述P型連接阱內形成有第三P+型注入區(qū)。將第三P+型注入區(qū)接地。所述第一 N+型連接區(qū)與第二 N+型連接區(qū)之間形成有淺溝槽隔離。所述第一 N+型連接區(qū)、第二 N+型連接區(qū)內靠近淺溝槽隔離一側均形成有LDD輕摻雜區(qū)以及位于LDD輕摻雜區(qū)外側的HALO注入區(qū)。所述LDD輕摻雜區(qū)的摻雜類型為N型輕摻雜。所述HALO注入區(qū)的摻雜類型為P型輕摻雜。與現(xiàn)有技術相比，本發(fā)明主要具有以下優(yōu)點本發(fā)明通過在復合電源電路中，任意電源線之間或者地線之間耦接雙向晶閘管電路，利用晶閘管在關閉時的高阻抗以及觸發(fā)導通時的低阻抗特性，實現(xiàn)電源部分產生ESD 靜電破壞時對功能電路的保護。相較于多級雙極管，采用晶閘管可以大幅降低占用芯片的面積，減小導通電阻，具有良好的穩(wěn)定性以及對ESD靜電脈沖的響應性能。進一步的，本發(fā)明通過設置電源總線以及地線總線，并在各功能單元的電源線與電源總線之間、地線與地線總線之間耦接雙向晶閘管電路，能夠從總體上減少所需耦接的晶閘管數(shù)目，同時保持良好的ESD靜電保護能力，進一步降低ESD保護電路部分對芯片面積的占用以及芯片的布線難度，簡化芯片結構。


通過附圖中所示的本發(fā)明的優(yōu)選實施例的更具體說明，本發(fā)明的上述及其它目的、特征和優(yōu)勢將更加清晰。在全部附圖中相同的附圖標記指示相同的部分。并未刻意按實際尺寸等比例縮放繪制附圖，重點在于示出本發(fā)明的主旨。圖1為現(xiàn)有的一種復合電源電路的電路示意圖；圖2為現(xiàn)有的另一種復合電源電路的電路示意圖；圖3為本發(fā)明第一實施例的復合電源電路示意圖；圖4為本發(fā)明第二實施例的復合電源電路示意圖；圖5為本發(fā)明第三實施例的復合電源電路示意圖；圖6為本發(fā)明第四實施例的復合電源電路示意圖；圖7為本發(fā)明的雙向晶閘管電路示意圖；圖8為本發(fā)明所述雙向晶閘管的半導體結構示意圖；圖9為圖8中A所示區(qū)域的結構放大圖；圖10為圖8所示雙向晶閘管第一端第二端正向偏置時的等效電路圖；圖11為圖8所示雙向晶閘管第一端第二端反向偏置的等效電路圖。
具體實施例方式由背景技術可知，現(xiàn)有的復合電源電路為了在電源電路中發(fā)生ESD靜電破壞時， 能夠即時將ESD靜電脈沖導出，采用多級二極管串聯(lián)的方式，將各條電源線或者地線之間耦接，利用二極管的固定壓降特性，使得正常工作時各條電源線或者地線之間不互相干擾， 而在發(fā)生ESD靜電破壞后，能夠導通各功能單元的電源線或者地線，迅速釋放ESD靜電脈沖，而實現(xiàn)ESD靜電保護的目的。但由于二極管的壓降能力有限，上述方法適用范圍較小，為了提高ESD靜電保護能力，有時需要增大二極管的占用面積或者二極管的級數(shù)，不利于芯片的微縮集成以及布線。此外二極管自身存在的延遲，在經過多級串聯(lián)后將被放大，使得上述ESD靜電保護存在響應較慢的問題，如果不能即時釋放ESD靜電脈沖，反而加劇ESD靜電破壞對功能電路的影響。本發(fā)明的發(fā)明人經過大量的實驗，得到了一種具有較強ESD保護能力的電源復合電路，使用晶閘管代替多級二極管，利用晶閘管在關閉時的高阻抗以及觸發(fā)導通時的低阻抗且響應較為靈敏的特性，更好地實現(xiàn)上述ESD靜電保護；同時晶閘管無需采用多級結構能夠減少對芯片面積占用，便于器件的微縮集成以及布線。下面結合現(xiàn)有復合電源電路存在的問題，以及本發(fā)明所述復合電源電路的優(yōu)點， 對本發(fā)明的技術方案進行詳細的說明。
為使本發(fā)明的上述目的、特征和優(yōu)點能夠更加明顯易懂，下面結合附圖對本發(fā)明的具體實施方式
做詳細的說明。在下面的描述中闡述了很多具體細節(jié)以便于充分理解本發(fā)明。但是本發(fā)明能夠以很多不同于在此描述的其它方式來實施，本領域技術人員可以在不違背本發(fā)明內涵的情況下做類似推廣，因此本發(fā)明不受下面公開的具體實施的限制。第一實施例圖3為本發(fā)明第一實施例的復合電源電路示意圖。下面結合圖3對本發(fā)明第一實施例的復合電源電路進行說明，為了簡化說明，上述復合電源電路僅包括兩個獨立供電的功能單元，即第一功能單元I以及第二功能單元II，且除供電部分外兩個功能單元的基本單元結構相同。其中第一功能單元I中包括第一電源線VDD1、第一地線GNDl ；耦接于第一電源線VDD1、第一地線GNDl間的電源鉗位電路10以及功能電路20。所述功能電路20的輸入輸出焊墊(I/O PAD)耦接有可以釋放功能電路上的靜電的ESD保護單元21。第二功能單元II與第一功能單元II的區(qū)別僅在于供電部分，包括第二電源線VDD2、第二地線GND2。所述第一電源線VDDl與第二電源線VDD2之間耦接有雙向晶閘管電路40，所述第一地線GNDl與第二地線GND2之間耦接有背靠背雙向二極管組30。所述雙向晶閘管電路40具有雙向觸發(fā)導通能力，即在耦接至第一電源線VDDl與第二電源線VDD2情況下，兩連接端電勢差小于觸發(fā)電壓時，雙向晶閘管電路40閉合，第一電源線VDDl與第二電源線VDD2隔絕；而當兩連接端的電勢差大于觸發(fā)電壓時，雙向晶閘管電路40觸發(fā)導通，導通阻抗迅速降低至極小，第一電源線VDDl與第二電源線VDD2可視為直接連接。通常為了簡化結構，使得所述雙向晶閘管電路40在不同方向下的觸發(fā)電壓相同。此外在通常情況下，復合電源電路中各功能單元的地線在生產制造時均基于同一個半導體襯底，故在本實施例中，第一地線GNDl與第二地線GND2大部分時候的電勢位相等，對ESD靜電保護的要求較低，采用級數(shù)較少的背靠背雙向二極管組30耦接便可以滿足需求。同樣為了簡化結構，所述背靠背雙向二極管組30中，每條通路的二極管數(shù)量相等且規(guī)格相同，使得導通時的兩條通路的最低電壓相同。下面分別以正常工作以及ESD測試情況為例，說明本實施例復合電源電路的工作原理。在復合電源電路正常工作時，假設第一電源線VDDl的工作電壓為Vl，第二電源線 VDD2的工作電壓為V2，且Vl > V2，則第一電源線VDDl與第二電源線VDD2施加在所述雙向晶閘管電路40上的電勢差為V1-V2。所述雙向晶閘管電路40的觸發(fā)導通電壓為Vth，在選取雙向晶閘管電路40時，使得所述觸發(fā)導通電壓Vth大于V1-V2，則在正常工作時，第一電源線VDDl與第二電源線VDD2隔絕不導通。另外需要指出的Vth應當小于流經ESD靜電脈沖時在兩條電源線之間產生的電勢差，以便于靜電保護，通常Vth越小，雙向晶間管電路40也可以做的越小，具體根據需要選擇。此外第一地線GNDl與第二地線GND2如果基于同一半導體襯底均接地，兩者電位可以基本保持一致，即使將兩者之間連通也不會影響復合電源電路的正常工作。在進行ESD測試時，假設在第一功能單元I中與第一電源線VDDl連接的焊墊 (VDD1 PAD)上通過測試探針加入正向的ESD靜電脈沖，而在第二功能單元II中與第二電源線VDD2連接的焊墊(VDD2 PAD)上設置接地的探針。上述ESD靜電脈沖將抬高第一電源線VDDl的電位，使得第一電源線VDDl與第二電源線VDD2之間的電勢差迅速升高，直至大于雙向晶閘管電路40的導通觸發(fā)電壓。所述雙向晶閘管電路40將開啟，導通阻抗下落至極低水平，可視為第一電源線VDDl與第二電源線VDD2直接連通，所述ESD靜電脈沖將經由雙向晶閘管電路40流向第二電源線VDD2，最終從第二電源VDD2上的焊墊(VDD2 PAD)導出。所述ESD靜電脈沖釋放之后，第一電源線VDDl的電位將回復至正常工作電壓VI，第一電源線VDDl與第二電源線VDD2之間的電勢差也回復至V1-V2，所述雙向晶閘管電路40關閉，完成ESD靜電保護。上述ESD靜電脈沖的導出路徑為最短路徑，所述ESD靜電脈沖也有可能部分經由第一功能單元I的電源鉗位電路10，依次通過第一地線GND1、背靠背雙向二極管組30、第二地線GND2、第二功能單元II的電源鉗位電路10，從第二電源VDD2上的焊墊(VDD2PAD)導出。由于電源電路上ESD靜電破壞產生的隨意性，經由電源線或者地線釋放靜電電荷，均是可能的，基本遵循選擇阻抗最小路徑的原則，本實施例僅僅以其中一種情況為例以說明本發(fā)明效果。第二實施例圖4為本發(fā)明第一實施例的復合電源電路示意圖。在第一實施例中，第一功能單元I與第二功能單元II的地線視為基于同一半導體襯底接地，電位基本保持一致。而在很多較為復雜的復合電源電路中，供電的兩條地線均可能處于不同電位。即如圖4所示，所述第一地線GNDl與第二地線GND2基于不同半導體襯底，各自處于不同的基準電勢位，兩者之間存在較大電勢差。則為了滿足進一步的ESD靜電保護需求，本實施例在第一地線GNDl與第二地線GND2之間也耦接有雙向晶閘管電路40。為了簡化結構，可以在第一地線GNDl與第二地線GND2之間以及第一電源線VDDl與第二電源線VDD2之間均耦接有雙向晶閘管電路40。本實施例在正常工作時，雙向晶閘管電路40保持關閉，第一地線GNDl與第二地線 GND2之間以及第一電源線VDDl與第二電源線VDD2之間相互隔絕，而在產生ESD靜電脈沖后，所述ESD靜電脈沖就近選擇最短釋放導出路徑，而觸發(fā)導通相應的雙向晶間管電路40， 實現(xiàn)ESD靜電保護。具體工作原理與第一實施例基本相同，不再贅述。第三實施例圖5為本發(fā)明第三實施例的復合電源電路示意圖。通常SOC芯片系統(tǒng)(system on chip)包括若干個功能單元，以組合實現(xiàn)一定的系統(tǒng)功能，各功能單元之間的工作電壓根據需要不盡相同，因此需要對各功能單元分別供電，構成了復合電源電路。本實施例所述的復合電源電路包括兩個以上獨立供電的功能單元，圖5中僅以4個功能單元I、II、III、IV為示意。各功能單元內部結構省略說明，相應的供電部分均包括一根電源線VDD以及一根地線GND，圖中依次編號為第一電源線VDD1、第二電源線VDD2、第三電源線VDD3以及第四電源線VDD4 ；第一地線GNDl、第二地線GND2、第三地線GND3以及第四電源線GND4。根據前述實施例中的ESD靜電保護工作原理進行擴展推廣，本實施例中，各功能單元電源部分的ESD靜電保護，只需要在各電源線之間以及各地線之間耦接相應的雙向晶閘管電路40即可實現(xiàn)。為了可以滿足各種隨機性ESD靜電破壞時，釋放ESD靜電脈沖的需求，提供多種放電路徑，需要將任意電源線之間或者任意地線之間通過雙向晶閘管電路40 進行耦接。本實施例所述復合電源電路在正常工作時，雙向晶閘管電路40保持關閉，各條電源線之間以及各條地線之間均相互隔絕，而在產生ESD靜電脈沖后，所述ESD靜電脈沖就近選擇最短釋放導出路徑，觸發(fā)導通相應路徑上的雙向晶閘管電路40，實現(xiàn)ESD靜電保護。具體工作原理與前述實施例相同也不再贅述。第四實施例圖6為本發(fā)明第四實施例的復合電源電路示意圖。對于大型SOC芯片系統(tǒng)，隨著功能單元日益復雜，集成的單元數(shù)量越來越多，供電電路也越來越復雜。在任意電源線或者地線之間均耦接雙向晶閘管，數(shù)目眾多，呈指數(shù)級的增長，將耗費大量的芯片面積。進一步的，本實施例提供了另一種復合電源電路。所述的復合電源電路包括兩個以上獨立供電的功能單元，圖6中也僅以4個功能單元I、II、III、IV為示意。各功能單元內部結構省略說明，相應的供電部分均包括一根電源線VDD以及一根地線GND，圖中依次編號為第一電源線 VDD1、第二電源線VDD2、第三電源線VDD3以及第四電源線VDD4 ；第一地線GND1、第二地線 GND2、第三地線GND3以及第四電源線GND4。除此之外，本實施例所述復合電源電路還包括一條電源總線VDD_share以及一條地線總線GND_share。所述各條電源線與電源總線VDD_share之間耦接有雙向晶閘管電路40 ；各條地線與地線總線GND_share之間也耦接有雙向晶閘管電路40。在本實施例中，任意兩個功能單元的電源線之間均通過兩個雙向晶閘管電路40 以及電源總線VDD_share相連接；而任意兩個功能單元的地線之間也通過兩個雙向晶閘管電路40以及地線總線GND_share相連接。隨著功能單元的數(shù)量增多，本實施例所述的復合電源電路中，雙向晶閘管電路40的數(shù)目最多是功能單元數(shù)的兩倍，但ESD靜電脈沖的釋放導通路徑并未減少，能夠保證ESD靜電保護需求的同時，進一步簡化電路的結構，且更易于布線集成。本實施例所述復合電源電路在正常工作時，雙向晶閘管電路40均保持關閉，各條電源線之間以及各條地線之間均相互隔絕，電源總線VDD_share與地線總線GND_share可以處于懸置狀態(tài)。而在產生ESD靜電脈沖后，所述ESD靜電脈沖就近選擇最短路徑，觸發(fā)相應的雙向晶閘管電路40，先流向電源總線VDD_share或者地線總線GND_share，然后再觸發(fā)相應路徑上的雙向晶閘管電路40，流向其他電源線或者地線，從而導通釋放，實現(xiàn)ESD靜電保護。具體工作原理不再贅述。以上復合電源電路均基于雙向晶閘管電路的雙向觸發(fā)導通能力。如圖7所示，本發(fā)明實施例提供了一種雙向晶閘管電路。所述雙向晶閘管電路包括兩個單向晶閘管，即第一單向晶閘管41以及第二單向晶閘管42。根據前述內容，通常為了保持雙向觸發(fā)導通電壓一致，所述第一單向晶閘管41 以及第二單向晶閘管42的規(guī)格可以相同；其中第一個單向晶閘管41的輸入端與第二單向晶閘管42的輸出端連接構成雙向晶閘管電路的第一端1，而其輸出端與第二單向晶閘管42 的輸入端連接構成雙向晶閘管電路的第二端2 ；所述第一端1以及第二端2作為雙向晶閘管電路耦接時的連接端。本實施例所述雙向晶閘管電路的工作原理如下根據公知內容，單向晶閘管等效于PNPN結，其中P型注入區(qū)的一端為輸入端，而N 型注入區(qū)的一端為輸出端。假設上述第一單向晶閘管41以及第二單向晶閘管42的觸發(fā)導通電壓均為Vth。在上述雙向晶閘管電路中，當?shù)谝欢?與第二端2的電勢差小于Vth時，所
10述雙向晶閘管電路處于關閉狀態(tài)，第一端1與第二端2相互隔絕。而當?shù)谝欢?的電勢大于第二端2的電勢，且電勢差大于Vth時，則第一單向晶閘管41將觸發(fā)導通，第二單向晶閘管42則處于反接狀態(tài)，產生從第一端1流向第二端2的電流，且阻抗極低。反之當?shù)谝欢? 的電勢小于第二端2的電勢，且電勢差大于Vth時，則第一單向晶間管41處于反接狀態(tài)，第二單向晶閘管42則觸發(fā)導通，產生從第二端2流向第一端1的電流，阻抗同樣極低。上述雙向晶閘管電路包括了兩個獨立單向晶閘管器件，進一步的，如圖8所示，本發(fā)明實施例還提供了一種雙向晶閘管電路，僅包括一個雙向晶閘管，可以進一步減少器件大小，節(jié)省芯片面積。所述雙向晶閘管包括P型半導體襯底400 ；形成于半導體襯底內的第一 N阱401、P阱403以及第二 N阱 402 ；所述P阱403分別與第一 N阱401以及第二 N阱402相鄰；本實施例中，第一 N阱401以及第二 N阱402關于P阱403對稱設置，使得P阱 403與第一 N阱401以及第二 N阱402分別構成PN結界面。形成于第一 N阱401內且相互隔離的第一 N+型注入區(qū)501、第一 P+型注入區(qū)502， 形成于第二 N阱402內且相互隔離的第二 N+型注入區(qū)601、第二 P+型注入區(qū)602 ；第一 N+ 型注入區(qū)501與第一 P+型注入區(qū)502連接第一端1，第二 N+型注入區(qū)601與第二 P+型注入區(qū)602連接第二端2 ；所述第一端1以及第二端2即雙向晶閘管耦接時的連接端。本實施例中，第一 N+型注入區(qū)501、第一 P+型注入區(qū)502形成于第一 N阱401的表面區(qū)域，兩者之間通過淺溝槽隔離700相隔離；第二 N+型注入區(qū)601、第二 P+型注入區(qū) 602形成于第二 N阱402的表面區(qū)域，兩者之間也通過淺溝槽隔離700相隔離。其中在同一阱區(qū)內各注入區(qū)的具體位置關系，并無特定要求。圖示僅為可選的一種排列方式，例如圖7 中，第一 N+型注入區(qū)501與第一 P+型注入區(qū)502的位置關系即可以調換，而并不會影響整個晶閘管的工作機制，同樣第二 N+型注入區(qū)601與第二 P+型注入區(qū)602也可以調換位置。本發(fā)明提供的雙向晶閘管還包括形成于P阱內且相互隔離的第一 N+型連接區(qū) 301、第二 N+型連接區(qū)302，所述第一 N+型連接區(qū)301與第一 N阱401相鄰，第二 N+型連接區(qū)302與第二 N阱402相鄰。在本實施例中，所述雙向晶閘管還包括形成于半導體襯底400內的P型連接阱 404，所述P型連接阱404的表面區(qū)域形成有第三P+型注入區(qū)701，將第三P+型注入區(qū)701 接地即可。所述第一 N+型連接區(qū)301與第二 N+型連接區(qū)302之間也形成有淺溝槽隔離700。 第一 N+型連接區(qū)301以及第二 N+型連接區(qū)302在靠近淺溝槽隔離700的一側均形成有 LDD輕摻雜區(qū)304以及位于LDD輕摻雜區(qū)外側的HALO注入區(qū)305 (如圖8中A所指示區(qū)域， 圖9為該區(qū)域的放大示意圖)。所述LDD輕摻雜區(qū)304的摻雜類型為N型輕摻雜，HALO注入區(qū)305的摻雜類型為P型輕摻雜。本發(fā)明提供的雙向晶閘管，第一端1以及第二端2在不同方向的偏置電壓下，工作時的等效電路并不相同，下面結合上述雙向晶閘管的結構，對其不同偏壓下的工作機制作進一步介紹。為固定襯底電勢位，可以將所述半導體襯底400接地。1、假設第一端1接高電勢，第二端2接低電勢，且第一端與襯底之間的電勢差逐漸施加至超出晶閘管的觸發(fā)電壓。
11
如圖8所示，同摻雜類型的區(qū)域在相鄰時，可視為電連接。故當晶閘管未導通時， 第一端1以及襯底上的電勢差，將被轉移至第一 N+型連接區(qū)301與P阱403之間。進一步如圖9所示，在第一 N+型連接區(qū)301上的N-型LDD輕摻雜區(qū)304以及P-型HALO注入區(qū) 305之間構成了 PN結，P-型HALO注入區(qū)305相當于與P阱403電連接。相對于其它的PN 結界面，N-型LDD輕摻雜區(qū)304以及P-型HALO注入區(qū)305所構成的PN結，由于注入濃度最低，勢壘也最低，最易于被反向擊穿，因此對于本發(fā)明晶閘管來說，觸發(fā)電壓即N-型LDD 輕摻雜區(qū)304以及P-型HALO注入區(qū)305所構成的PN結的反向擊穿電壓。在本發(fā)明晶閘管中，由于N-型LDD輕摻雜區(qū)304以及P-型HALO注入區(qū)305所構成的PN結作為觸發(fā)PN結，因此并不希望第一 N+型連接區(qū)301與第二 N+型連接區(qū)302之間產生漏電流，所以需要通過淺溝槽隔離700隔離第一 N+型連接區(qū)301以及第二 N+型連接區(qū)302。圖10為本發(fā)明雙向晶閘管，第一端1與第二端2正向偏置時的等效電路圖。結合圖8以及圖10所示，定義第一 N阱401的內阻為R1，第二 N阱402的內阻為R2,半導體襯底 100的內阻為Rsub，而各注入區(qū)的內阻忽略不計。當晶閘管導通后，第一 N阱401、P阱403 與第二 N+型連接區(qū)302構成NPN三極管T2，其中P阱403與第二 N+型連接區(qū)302構成的 PN界面為發(fā)射極，經由第二 N阱402、第二 N+型注入區(qū)601連接至第二端2 ；第一 P+型注入區(qū)502、第一 N阱401以及P阱403構成PNP三極管Tl，其中第一 P+型注入區(qū)502與第
一N阱401構成的PN界面為發(fā)射極，并連接至第一端1。其中，P阱既作為NPN三極管Tl 的基極，同時也作為PNP三極管T2的集電極，并經由P型襯底100、P型連接阱404、第三P+ 型注入區(qū)701接地，而第一 N阱401即作為NPN三極管Tl的集電極，同時也作為PNP三極管T2的基極，并經由第一 N+型注入區(qū)501連接至第一端1。再如圖10，上述具體的等效電路如下NPN型三極管T2的發(fā)射極經由第二N阱402 的內阻&連接晶閘管的第二端2，基極連接PNP型三極管Tl的集電極，而集電極經由第一 N阱401的內阻R1連接晶閘管的第一端1 ；同時PNP型三極管Tl的基極連接NPN型三極管 T2的集電極，發(fā)射極連接晶閘管的第一端1，集電極經由襯底的內阻Rsub連接地。根據上述等效電路，NPN型三極管T2與PNP型三極管Tl的連接，構成了典型的晶閘管結構，與現(xiàn)有的晶閘管類似，不再詳述其工作機制，本發(fā)明所述雙向晶閘管在第一端1 與第二端2正向偏置時能夠正常導通。2、假設第一端1接低電勢，第二端2接高電勢，反向偏置，且第二端2與襯底兩者之間的電勢差逐漸施加至超出晶閘管的觸發(fā)電壓。再如圖8所示，當晶閘管未導通時，第二端2以及襯底上的電勢差，將被轉移至第
二N+型連接區(qū)302與P阱403之間。進一步如圖5所示，在第二 N+型連接區(qū)302上的N-型 LDD輕摻雜區(qū)304以及P-型HALO注入區(qū)305之間也構成了 PN結，P-型HALO注入區(qū)305 相當于與P阱403電連接。相對于其它的PN界面，N-型LDD輕摻雜區(qū)304以及P-型HALO 注入區(qū)305所構成的PN結，由于注入濃度最低，勢壘也最低，最易于被反向擊穿，因此對于本發(fā)明晶閘管來說，反向偏置時的觸發(fā)電壓依然是N-型LDD輕摻雜區(qū)304以及P-型HALO 注入區(qū)305所構成的PN結的反向擊穿電壓。圖11為本發(fā)明雙向晶閘管，第一端1與第二端2反向偏置時的等效電路圖。結合圖8以及圖11所示，同樣定義第一 N阱401的內阻為R1，第二 N阱402的內阻為R2,半導體
12襯底100的內阻為Rsub，而各注入區(qū)的內阻忽略不計。當晶閘管導通后，第二 N阱402、P阱 403與第一 N+型連接區(qū)301構成NPN三極管T4，其中P阱403與第一 N+型連接區(qū)301構成的PN界面為發(fā)射極，經由第一 N阱401、第一 N+型注入區(qū)501連接至第一端1 ；第二 P+ 型注入區(qū)602、第二 N阱402以及P阱403構成PNP三極管T3，其中第二 P+型注入區(qū)602 與第二 N阱402構成的PN界面為發(fā)射極，并連接至第二端2。其中，P阱既作為NPN三極管 T4的基極，同時也作為PNP三極管T3的集電極，并經由P型襯底100、P型連接阱404、第三 P+型注入區(qū)701接地，而第二 N阱402即作為NPN三極管T4的集電極，同時也作為PNP三極管T3的基極，并經由第二 N+型注入區(qū)601連接至第二端2。再如圖11，上述具體的等效電路如下NPN型三極管T4的發(fā)射極經由第一N阱401 的內阻R1連接晶閘管的第一端1，基極連接PNP型三極管T3的集電極，而集電極經由第二 N阱402的內阻&連接晶閘管的第二端2 ；同時PNP型三極管T3的基極連接NPN型三極管 T4的集電極，發(fā)射極連接晶閘管的第二端2，集電極經由襯底的內阻Rsub連接地。根據上述等效電路，NPN型三極管T4與PNP型三極管T3的連接，也構成了典型的晶閘管結構，本發(fā)明所述雙向晶閘管在第一端1與第二端2反向偏置時依然能夠正常導通。綜上兩種偏置電壓方向，本發(fā)明所述的雙向晶閘管等效電路并不相同，但均能夠構成典型的晶閘管電路，從而實現(xiàn)雙向觸發(fā)導通；進一步的，分別通過第一 N+型連接區(qū)301 以及第二 N+型連接區(qū)302上LDD輕摻雜區(qū)與其外側的HALO注入區(qū)所構成的小尺寸PN結作為正向偏置或反向偏置時，晶閘管的觸發(fā)PN結，能夠降低晶閘管導通觸發(fā)電壓。將上述雙向晶閘管應用至第一實施例至第四實施例所述的復合電源電路中，即可實現(xiàn)ESD靜電保護。以上所述，僅是本發(fā)明的較佳實施例而已，并非對本發(fā)明作任何形式上的限制。任何熟悉本領域的技術人員，在不脫離本發(fā)明技術方案范圍情況下，都可利用上述揭示的方法和技術內容對本發(fā)明技術方案作出許多可能的變動和修飾，或修改為等同變化的等效實施例。因此，凡是未脫離本發(fā)明技術方案的內容，依據本發(fā)明的技術實質對以上實施例所做的任何簡單修改、等同變化及修飾，均仍屬于本發(fā)明技術方案保護的范圍內。
1權利要求
1.一種復合電源電路，包括至少兩個獨立供電的功能單元，所述功能單元包括電源線以及地線，其特征在于所述任意兩個功能單元的電源線之間耦接有雙向晶閘管電路；所述任意兩個功能單元的地線之間耦接有雙向晶間管電路或者背靠背雙向二極管組；
2.根據權利要求1所述的復合電源電路，其特征在于，所述雙向晶閘管電路包括兩個規(guī)格相同的單向晶閘管；其中一個單向晶閘管的輸入端與另一個單向晶閘管的輸出端連接構成雙向晶閘管電路的第一端，而其輸出端與另一個單向晶閘管的輸入端連接構成雙向晶閘管電路的第二端；所述第一端以及第二端作為雙向晶閘管電路耦接時的連接端。
3.根據權利要求1所述的復合電源電路，其特征在于，所述背靠背雙向二極管組中，每條通路的二極管數(shù)量相等且規(guī)格相同。
4.根據權利要求1所述的復合電源電路，其特征在于，所述雙向晶閘管電路僅包括單個雙向晶閘管，其連接端即作為所述雙向晶閘管電路耦接時的連接端。
5.一種復合電源電路，包括至少兩個獨立供電的功能單元，所述功能單元包括電源線以及地線，其特征在于，還包括電源總線以及地線總線；所述每個功能單元的電源線與電源總線之間耦接有雙向晶閘管電路；所述每個功能單元的地線與地線總線之間耦接有雙向晶閘管電路；
6.根據權利要求5所述的復合電源電路，其特征在于，所述雙向晶閘管電路包括兩個規(guī)格相同的單向晶閘管；其中一個單向晶閘管的輸入端與另一個單向晶閘管的輸出端連接構成雙向晶閘管電路的第一端，而其輸出端與另一個單向晶閘管的輸入端連接構成雙向晶閘管電路的第二端；所述第一端以及第二端作為雙向晶閘管電路耦接時的連接端。
7.根據權利要求5所述的復合電源電路，其特征在于，所述雙向晶閘管電路僅包括單個雙向晶閘管，其連接端即作為所述雙向晶閘管電路耦接時的連接端。
8.一種雙向晶閘管，其特征在于，包括P型半導體襯底；形成于半導體襯底內的第一 N阱、P阱以及第二 N阱；所述P阱分別與第一 N阱以及第二 N阱相鄰；形成于第一 N阱內且相互隔離的第一 N+型注入區(qū)、第一 P+型注入區(qū)，形成于第二 N阱內且相互隔離的第二 N+型注入區(qū)、第二 P+型注入區(qū)；所述第一 N+型注入區(qū)與第一 P+型注入區(qū)連接陽極，第二 N+型注入區(qū)與第二 P+型注入區(qū)連接陰極；形成于P阱內且相互隔離的第一 N+型連接區(qū)、第二 N+型連接區(qū)，所述第一 N+型連接區(qū)與第一 N阱相鄰，第二 N+型連接區(qū)與第二 N阱相鄰。
9.如權利要求8所述的雙向晶閘管，其特征在于，所述半導體襯底接地。
10.如權利要求8所述的雙向晶閘管，其特征在于，還包括形成于半導體襯底內的P型連接阱，所述P型連接阱內形成有第三P+型注入區(qū)。
11.如權利要求10所述的雙向晶閘管，其特征在于，將第三P+型注入區(qū)接地。
12.如權利要求8所述的雙向晶閘管，其特征在于，所述第一N+型連接區(qū)與第二 N+型連接區(qū)之間形成有淺溝槽隔離。
13.如權利要求12所述的雙向晶閘管，其特征在于，所述第一N+型連接區(qū)、第二 N+型連接區(qū)內靠近淺溝槽隔離一側均形成有LDD輕摻雜區(qū)以及位于LDD輕摻雜區(qū)外側的HALO 注入區(qū)。
14.如權利要求13所述的雙向晶閘管，其特征在于，所述LDD輕摻雜區(qū)的摻雜類型為N 型輕摻雜。
15.如權利要求14所述的雙向晶閘管，其特征在于，所述HALO注入區(qū)的摻雜類型為P 型輕摻雜。
全文摘要
本發(fā)明提供了一種復合電源電路以及雙向晶閘管，其中所述復合電源電路包括至少兩個獨立供電的功能單元，所述功能單元包括電源線以及地線，其特征在于所述任意兩個功能單元的電源線之間耦接有雙向晶閘管電路；所述任意兩個功能單元的地線之間耦接有雙向晶閘管電路或者背靠背雙向二極管組；本發(fā)明提高了復合電源電路的ESD靜電保護能力。
文檔編號H01L23/60GK102208407SQ20101014396
公開日2011年10月5日 申請日期2010年3月31日 優(yōu)先權日2010年3月31日
發(fā)明者單毅 申請人:上海宏力半導體制造有限公司