專利名稱：一種半導體器件、半導體器件的隔離結構及其制造方法
技術領域：
本發(fā)明通常涉及一種半導體結構及其制造方法，具體來說，涉及一種菱形隔離的形成方法、菱形隔離結構以及具有該菱形隔離的半導體器件。
背景技術：
隨著半導體技術的發(fā)展，具有更高性能和更強功能的集成電路要求更大的元件密度，而且各個部件、元件之間或各個元件自身的尺寸、大小和空間也需要進一步縮小，因此， 將各個部件及元件集成到有限的空間內也越來越具有挑戰(zhàn)性，尤其是如何布局各部件間的空間和優(yōu)化集成工藝。隔離是將各元件有源區(qū)域分隔開來的部件，隔離的尺寸以及隔離效果直接影響到有源區(qū)域的尺寸以及器件的性能，但隨著器件尺寸的不斷減小，隔離的尺寸以及隔離效果越來越難協(xié)調。例如，對于淺溝槽隔離(STI，Shal loWrench Isolation)，如果增大隔離的寬度，將影響器件的集成程度，但對于過窄的隔離，又難以達到隔離的效果。 因此，有必要提出一種隔離效果好且不會影響有源區(qū)有效面積的隔離。

發(fā)明內容
鑒于上述問題，本發(fā)明提供了一種制造半導體器件的隔離結構的方法，所述方法包括在半導體襯底上形成溝槽；濕法刻蝕所述溝槽以形成基本為菱形的溝槽；在所述溝槽內填充隔離材料。其中所述濕法刻蝕的溶液為KOH或TMAH，所述半導體襯底為表面晶向為{100}的Si襯底，所述隔離材料可以為常規(guī)的STI隔離材料，例如氮化物和/或氧化物。本發(fā)明還提供了一種半導體器件的隔離結構，包括形成于半導體襯底內的基本為菱形的溝槽；以及所述溝槽內填充的隔離材料。其中所述半導體襯底為表面晶向為100 的Si襯底，所述基本為菱形的溝槽的側壁沿Si的側面晶向為111的晶面。其中所述隔離材料可以為氮化物和/或氧化物。本發(fā)明還提供了一種具有該隔離結構的半導體器件，包括半導體襯底；形成于半導體襯底內的隔離結構，所述隔離結構包括基本為菱形的溝槽，以及所述溝槽內填充的隔離材料；形成于隔離結構之間的半導體襯底上的柵極區(qū)以及形成于柵極區(qū)兩側的源/漏區(qū)。其中所述半導體襯底為表面晶向為{100}的Si襯底，所述基本為菱形的溝槽的側壁沿 Si的側面晶向為{111}的晶面。所述隔離材料可以為氮化物和/或氧化物。通過本發(fā)明，形成基本為菱形的隔離，使有源區(qū)有較大的有效面積，并且由于這種隔離中部較寬，因而能達到更好的隔離效果，保證了器件的穩(wěn)定性和性能。


圖1-5示出了根據本發(fā)明實施例隔離結構的各個制造階段的示意圖；圖6示出了根據本發(fā)明實施例具有該隔離結構的半導體器件的結構示意圖。
具體實施方式
本發(fā)明通常涉及半導體結構及其制造方法。下文的公開提供了許多不同的實施例或例子用來實現(xiàn)本發(fā)明的不同結構。為了簡化本發(fā)明的公開，下文中對特定例子的部件和設置進行描述。當然，它們僅僅為示例，并且目的不在于限制本發(fā)明。此外，本發(fā)明可以在不同例子中重復參考數(shù)字和/或字母。這種重復是為了簡化和清楚的目的，其本身不指示所討論各種實施例和/或設置之間的關系。此外，本發(fā)明提供了的各種特定的工藝和材料的例子，但是本領域普通技術人員可以意識到其他工藝的可應用于性和/或其他材料的使用。另外，以下描述的第一特征在第二特征之“上”的結構可以包括第一和第二特征形成為直接接觸的實施例，也可以包括另外的特征形成在第一和第二特征之間的實施例，這樣第一和第二特征可能不是直接接觸。本發(fā)明主要在于形成基本為菱形的隔離，這種菱形隔離可以使有源區(qū)有較大的有效面積，而且達到更好的隔離效果，此外，相對于傳統(tǒng)的溝槽隔離，所述菱形隔離還能促進對溝道的應力作用。如圖5所示，圖5示出了半導體器件的隔離結構，包括形成于半導體襯底200內的基本為菱形的溝槽206 ；以及所述溝槽206內填充的隔離材料208。如圖6所示，圖6示出了具有該隔離結構的半導體器件，所述器件包括半導體襯底200 ；形成于半導體襯底200內的隔離結構209，所述隔離結構包括基本為菱形的溝槽206，以及所述溝槽206 內填充的隔離材料208 ；形成于隔離結構209之間的半導體襯底200上的柵堆疊300及其側墻216 ；形成于柵堆疊200兩側的源極區(qū)和漏極區(qū)220。以下將具體描述形成本發(fā)明上述半導體器件的隔離結構以及具有該隔離結構的半導體器件的方法及工藝，還需要說明的是，以下步驟僅是示意性的，并不是對本發(fā)明的限制，本領域技術人員還可通過其他工藝實現(xiàn)。步驟1，參考圖1，提供半導體襯底200。襯底200包括位于晶體結構中的硅襯底 (例如晶片)，還可以包括其他基本半導體或化合物半導體，例如Ge、GeSi、GaAs、hP、SiC或金剛石等。根據現(xiàn)有技術公知的設計要求(例如P型襯底或者η型襯底)，襯底200可以包括各種摻雜配置。此外，襯底200可以可選地包括外延層，可以被應力改變以增強性能，以及可以包括絕緣體上硅(SOI)結構。在本實施例中，半導體襯底200選用表面晶向為(100) 的Si襯底。步驟2，在所述半導體襯底200內形成溝槽205，如圖3所示。具體來說，首先，在半導體襯底200上依次淀積墊氧化層202和墊氮化層204，如圖1所示，所述墊氧化層202可以是二氧化硅等，一般采用熱氧化的工藝形成，所述墊氧化層202還可以是氮氧化硅，一般采用低壓化學氣相淀積工藝淀積形成。所述墊氮化層204 可以是氮化硅，一般采用化學氣相沉積的工藝淀積形成。而后，在墊氮化物層204上掩膜， 其中掩膜對應的區(qū)域為有源區(qū)，未被掩膜的部分對應的區(qū)域為隔離區(qū)，利用刻蝕技術，可以是非等向性蝕刻法，如反應性離子蝕刻法(RIE，Reactive IonEtching)，蝕刻腐蝕墊氮化層 204和墊氧化層202，直至露出半導體襯底200上預形成隔離溝槽的區(qū)域，并去除墊氮化層 204上的掩膜，而后，以墊氮化層204為掩膜，刻蝕半導體襯底200以形成溝槽205，如圖2 所示?？涛g所述半導體襯底200形成溝槽205的方法可以是RIE的方法。步驟3，濕刻所述溝槽205，以形成基本為菱形的溝槽206，如圖3所示。濕法刻蝕的溶液可以是KOH(氫氧化鉀)或TMAH(四甲基氫氧化鉀)。在濕法刻蝕中，通常來說晶向為 {111}的晶面刻蝕速率與其他晶片的刻蝕速率的比值接近1 100，由于側面晶向為{111}的晶面很難刻蝕，因此在刻蝕中將沿著晶向為{111}的晶面形成基本為菱形的溝槽206，即基本為菱形的溝槽206的側壁沿Si的側面晶向為{111}的晶面，所述側壁指基本為菱形的溝槽206的上側壁206-1及下側壁206-2。這樣的溝槽形狀，由于頂部較小，從而使得即使在進一步集成化的情況下有源區(qū)的面積仍然能夠得以保證；并且中部較大，還能夠達到很好的隔離效果，對漏電流的阻擋作用也極佳。步驟4，以隔離材料208填充所述基本為菱形的溝槽206，以形成隔離結構209，如圖5所示。具體來說，首先將絕緣物質隔離材料208填入基本為菱形的溝槽206中，所述隔離材料208絕緣物質可以為氮化物或氧化物，所述隔離材料還可以具有拉伸應力或壓縮應力，所述絕緣物質隔離材料208填滿基本為菱形的溝槽206以形成菱形溝槽208，并直至覆蓋所述墊氮化層204，而后，進行平坦化處理，所述平坦化處理工藝例如化學機械拋光法 (CMP)，直至暴露出所述墊氮化層204，如圖4所示。而后，繼續(xù)進行平坦化處理，進一步去除墊氮化層204、墊氧化層202以及菱形溝槽208之上的部分絕緣物質，直至暴露半導體襯底 200，以及菱形溝槽208，如圖5所示，從而形成了由隔離材料208填滿所述基本為菱形的溝槽206形成的菱形隔離208的隔離結構209。本發(fā)明實施例形成的隔離結構，與常規(guī)的STI結構不同。上側壁206-1和下側壁 206-2形成了 109° 29’的夾角，由于濕刻中可能造成部分誤差，這里允許有2°的誤差。并且優(yōu)選地，對于PMOS管，可以填充具有壓應力(Compressed Stress)的材料；對于NMOS管， 可以填充具有拉伸應力(Tensile Stress)的材料。由于這個夾角，隔離結構209對兩側的 PMOS或NMOS的源/漏區(qū)將產生拉應力或壓應力，壓應力對于PMOS管較為有利，而拉應力對 NMOS管較為有利。而后，可以進一步在隔離結構209之間的半導體襯底200上形成所需的器件結構， 通常包括形成柵堆疊300及其側墻216，以及在所述柵堆疊300兩側形成源極區(qū)和漏極區(qū) 220，如圖6所示。所述柵堆疊300通常包括柵介質層210和柵電極212，優(yōu)選地，還可以包括帽層 214以保護柵電極212。所述柵介質層可以為但不限于氧化硅、氮氧化硅或高k介質材料， 所述柵電極212可以為單層或多層結構，可包括金屬、金屬化合物、多晶硅和金屬硅化物及其他們的組合，所述帽層214可以為氮化物材料。所述側墻216可以具有多層結構，可以由氮化硅、氧化硅、氮氧化硅、碳化硅、氟化物摻雜硅玻璃、低k電介質材料及其組合，和/或其他合適的材料形成，在本實施例中，側墻為兩層結構，包括第一側墻216-1和第二側墻216-2。在形成第一側墻216-1之后，在所述半導體襯底200內形成源/漏淺結區(qū)218，并在形成第二側墻216-2之后，在所述半導體襯底200內形成源極區(qū)和漏極區(qū)220。所述源/ 漏淺結區(qū)218以及源極區(qū)和漏極區(qū)220，可以根據期望的晶體管結構，注入ρ型或η型摻雜物或雜質到所述襯底200中而形成，可以由包括離子注入、擴散、外延生長和/或其他合適工藝的方法形成。在本發(fā)明實施例中，通過形成基本為菱形的隔離結構，使有源區(qū)有較大的有效面積，使柵堆疊、側墻以及后續(xù)的接觸等部件更好的集成在相對大的空間中，而且這種形狀的隔離還能保持好的隔離效果，并能夠進一步阻擋漏電流，保證了器件的穩(wěn)定性和性能。此外，通過在溝槽中填充應力材料，這種隔離結構能進一步提高溝道的應力，進而提高器件的載流子遷移率。雖然關于示例實施例及其優(yōu)點已經詳細說明，應當理解在不脫離本發(fā)明的精神和所附權利要求限定的保護范圍的情況下，可以對這些實施例進行各種變化、替換和修改。對于其他例子，本領域的普通技術人員應當容易理解在保持本發(fā)明保護范圍內的同時，工藝步驟的次序可以變化。此外，本發(fā)明的應用范圍不局限于說明書中描述的特定實施例的工藝、機構、制造、物質組成、手段、方法及步驟。從本發(fā)明的公開內容，作為本領域的普通技術人員將容易地理解，對于目前已存在或者以后即將開發(fā)出的工藝、機構、制造、物質組成、手段、方法或步驟，其中它們執(zhí)行與本發(fā)明描述的對應實施例大體相同的功能或者獲得大體相同的結果，依照本發(fā)明可以對它們進行應用。因此，本發(fā)明所附權利要求旨在將這些工藝、機構、制造、物質組成、手段、方法或步驟包含在其保護范圍內。
權利要求
1.一種半導體器件的隔離結構，包括 形成于半導體襯底內的基本為菱形的溝槽； 以及所述溝槽內填充的隔離材料。
2.根據權利要求1所述的隔離結構，其中所述隔離材料具有拉伸應力或壓縮應力。
3.根據權利要求2所述的隔離結構，在用于P管隔離時，所述隔離材料具有壓應力；用于N管隔離時，所述隔離材料具有拉應力。
4.根據權利要求1至3中任一項所述的隔離結構，其中所述半導體襯底為表面晶向為 {100}的Si襯底，所述基本為菱形的溝槽的側壁沿Si的側面晶向為{111}的晶面。
5.根據權利要求1至3中任一項所述的隔離結構，其中所述基本為菱形的溝槽的上側壁與下側壁之間的夾角為(109° 29’ 士2° )。
6.一種制造半導體器件的隔離結構的方法，所述方法包括 在半導體襯底內形成溝槽；濕法刻蝕所述溝槽以形成基本為菱形的溝槽； 在所述溝槽內填充隔離材料。
7.根據權利要求6所述的方法，其中所述濕法刻蝕的溶液為Κ0Η、或TMAH。
8.根據權利要求6所述的方法，其中所述隔離材料具有拉伸應力或壓縮應力。
9.根據權利要求8所述的方法，在用于P管隔離時，所述隔離材料具有壓應力；用于N 管隔離時，所述隔離材料具有拉應力。
10.根據權利要求6至9中任一項所述的方法，其中所述半導體襯底為表面晶向為 {100}的Si襯底，所述基本為菱形的溝槽的側壁沿Si的側面晶向為{111}的晶面。
11.根據權利要求6至9中任一項所述的方法，其中所述基本為菱形的溝槽的上側壁與下側壁之間的夾角為(109° 29’ 士2° )。
12.—種具有權利要求1所述的隔離結構的半導體器件，所述器件包括 半導體襯底；形成于所述半導體襯底內的隔離結構，所述隔離結構包括基本為菱形的溝槽，以及所述溝槽內填充的隔離材料；形成于所述隔離結構之間的半導體襯底上的柵極區(qū)，以及所述柵極區(qū)兩側的源/漏區(qū)。
13.根據權利要求12所述的器件，其中所述隔離材料具有拉伸應力或壓縮應力。
14.根據權利要求13所述的器件，如果所述柵極區(qū)以及源/漏區(qū)形成P管，所述隔離材料具有壓應力；如果所述柵極區(qū)以及源/漏區(qū)形成N管，所述隔離材料具有拉應力。
15.根據權利要求12至14中任一項所述的器件，其中所述半導體襯底為表面晶向為 {100}的Si襯底，所述基本為菱形的溝槽的側壁沿Si的側面晶向為{111}的晶面。
16.根據權利要求12至14中任一項所述的器件，其中所述基本為菱形的溝槽的上側壁與下側壁之間的夾角為(109° 29’ 士2° )。
全文摘要
本發(fā)明公開了一種半導體器件、半導體器件的隔離結構及其制造方法，涉及半導體制造領域。該方法包括先在半導體襯底內形成溝槽，而后進一步濕刻所述溝槽以形成基本為菱形的菱形溝槽，并用隔離材料填充基本為菱形的溝槽形成隔離結構。這種隔離結構可用于IC制造中的STI。
文檔編號H01L21/762GK102214657SQ201010142040
公開日2011年10月12日 申請日期2010年4月7日 優(yōu)先權日2010年4月7日
發(fā)明者尹海洲, 朱慧瓏, 駱志炯 申請人:中國科學院微電子研究所, 北京北方微電子基地設備工藝研究中心有限責任公司