專(zhuān)利名稱(chēng)：一種高速晶體管結(jié)構(gòu)及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明通常涉及一種高速晶體管器件及其制造方法。更具體而言，涉及一種通過(guò)形成特殊的柵介質(zhì)堆疊來(lái)提高柵堆疊中電子濃度，從而提高電子遷移率，提升晶體管的工作速度的晶體管器件及其制造方法。
背景技術(shù)：
隨著半導(dǎo)體行業(yè)的發(fā)展，具有更高性能和更強(qiáng)功能的集成電路要求更大的元件密度，而且各個(gè)部件、元件之間或各個(gè)元件自身的尺寸、大小和空間也需要進(jìn)一步縮小。相應(yīng)地，為了提高M(jìn)OSFET (金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管)器件的性能需要進(jìn)一步提高柵中的電子遷移率。因此，為了提高晶體管器件的性能，需要一種高速晶體管結(jié)構(gòu)及其制造方法以提高柵中的電子遷移率，提高晶體管器件的速度。

發(fā)明內(nèi)容
為了解決上述技術(shù)問(wèn)題，本發(fā)明提出了一種高速晶體管器件，包括硅襯底；以及在所述硅襯底上形成的柵堆疊，所述柵堆疊包括柵介質(zhì)堆疊和柵電極層，所述柵介質(zhì)堆疊包括SrTi03層和在其上的LaA103層。其中，所述SrTi03層的厚度為小于20人。其中，所述 LaA103層的厚度大于所述SrTi03層的厚度。此外，本發(fā)明還提供了分別利用先柵工藝和后柵工藝制造高速晶體管器件的方法，利用后柵工藝制造高速晶體管器件的方法包括a)提供襯底；b)在襯底上形成偽柵堆疊、側(cè)墻以及在偽柵堆疊兩側(cè)的襯底中的源極區(qū)和漏極區(qū)，以及覆蓋所述器件的層間介質(zhì)層；c)去除所述偽柵堆疊以形成開(kāi)口 ；d)在所述開(kāi)口中外延生長(zhǎng)SrTi03層；e)在SrTi03 層上外延生長(zhǎng)LaA103層；以及f)在所述LaA103層上沉積柵電極層。利用先柵工藝制造高速晶體管器件的方法包括a)提供襯底；b)在襯底上外延生長(zhǎng)SrTi03層；c)在SrTi03層上外延生長(zhǎng)LaA103層；以及d)在所述LaA103層上沉積柵電極層。由此，通過(guò)在SrTi03層與LaA103層之間形成三角勢(shì)阱，產(chǎn)生了二維電子氣，提高了電子濃度。同時(shí)，由于溝道形成在SrTi03層與LaA103層之間從而實(shí)現(xiàn)了電子和散射中心的分離，提高了電子的遷移率，由此提高了晶體管器件的工作速度。


圖1示出了根據(jù)本發(fā)明的第一實(shí)施例的晶體管器件的結(jié)構(gòu)；圖2示出了根據(jù)本發(fā)明的第一實(shí)施例的晶體管器件的制造方法的流程圖；圖3-4示出了根據(jù)本發(fā)明的第一實(shí)施例的晶體管器件的各個(gè)制造階段的結(jié)構(gòu)；圖5示出了根據(jù)本發(fā)明的第二實(shí)施例的晶體管器件的結(jié)構(gòu)；圖6示出了根據(jù)本發(fā)明的第二實(shí)施例的晶體管器件的制造方法的流程圖；圖7示出了高速晶體管器件的能帶圖。
具體實(shí)施例方式本發(fā)明通常涉及一種高速晶體管結(jié)構(gòu)及其制造方法，尤其涉及一種通過(guò)形成特殊的柵介質(zhì)堆疊來(lái)提高柵堆疊中電子濃度，從而提高電子遷移率，提升晶體管的工作速度的晶體管器件及其制造方法。下文的公開(kāi)提供了許多不同的實(shí)施例或例子用來(lái)實(shí)現(xiàn)本發(fā)明的不同結(jié)構(gòu)。為了簡(jiǎn)化本發(fā)明的公開(kāi)，下文中對(duì)特定例子的部件和設(shè)置進(jìn)行描述。當(dāng)然，它們僅僅為示例，并且目的不在于限制本發(fā)明。此外，本發(fā)明可以在不同例子中重復(fù)參考數(shù)字和/或字母。這種重復(fù)是為了簡(jiǎn)化和清楚的目的，其本身不指示所討論各種實(shí)施例和/或設(shè)置之間的關(guān)系。此外，本發(fā)明提供了的各種特定的工藝和材料的例子，但是本領(lǐng)域普通技術(shù)人員可以意識(shí)到其他工藝的可應(yīng)用于性和/或其他材料的使用。另外，以下描述的第一特征在第二特征之 “上”的結(jié)構(gòu)可以包括第一和第二特征形成為直接接觸的實(shí)施例，也可以包括另外的特征形成在第一和第二特征之間的實(shí)施例，這樣第一和第二特征可能不是直接接觸。第一實(shí)施例根據(jù)本發(fā)明的第一實(shí)施例，參考圖1，圖1示出了根據(jù)本發(fā)明的第一實(shí)施例的晶體管器件的結(jié)構(gòu)。如圖1所示，本發(fā)明的晶體管器件通過(guò)后柵(柵替代工藝)形成。根據(jù)這種方法形成的晶體管器件包括包括硅襯底200 ；以及在襯底中形成的源極區(qū)和漏極區(qū)207， 和在所述硅襯底上形成的柵堆疊201及其側(cè)墻208，所述柵堆疊包括柵介質(zhì)堆疊204和柵電極層206，所述柵介質(zhì)堆疊包括SrTi03層204-1和在其上的LaA103層204-2，所述柵介質(zhì)堆疊204覆蓋所述襯底和側(cè)墻208的側(cè)壁。可選地，所述器件還包括覆蓋所述晶體管器件的層間介質(zhì)層210。其中，所述SrTi03層204-1的厚度為小于2θΑ;所述LaA103層204-2 的厚度大于所述SrTi03層的厚度。圖7是圖1所示高速晶體管器件的能帶圖，根據(jù)能帶理論，由于各層費(fèi)米能級(jí)的差異以及柵極電壓的作用，高速晶體管的SrTi03層204-1、LaA103層204-2以及硅襯底的能帶發(fā)生傾斜，從圖中可以看出，在SrTi03層204-1和LaA103層204-2之間，以及SrTi03層 204-1與硅襯底200之間形成三角形電子勢(shì)阱，使電子在垂直于襯底200方向的運(yùn)動(dòng)受到限制，從而形成二維電子氣。在靠近源極的區(qū)域，硅襯底表面的二維電子氣在柵極電壓的作用下隧穿進(jìn)入SrTi03層204-1與LaA103層204-2之間的電子勢(shì)阱內(nèi)，從而提高了 SrTi03 層204-1與LaA103層204-2之間的電子濃度，在靠近漏極的區(qū)域，在漏和柵電壓的作用下， SrTi03層204-1與LaA103層204-2之間的電子隧穿進(jìn)入襯底表面的電子阱中，從而實(shí)現(xiàn)了漏極到源極的電流流動(dòng)。由此，通過(guò)在SrTi03層204-1與LaA103層204-2之間形成三角勢(shì)阱，產(chǎn)生了二維電子氣，提高了電子濃度。同時(shí)，由于溝道形成在SrTi03層204-1與LaA103層204-2之間從而實(shí)現(xiàn)了電子和散射中心的分離，提高了電子的遷移率，由此提高了晶體管器件的工作速度。下面根據(jù)附圖2描述根據(jù)本發(fā)明的第一實(shí)施例的晶體管器件的制造方法的流程圖。在步驟101，首先提供一個(gè)半導(dǎo)體襯底200，襯底200包括位于晶體結(jié)構(gòu)中的硅襯底(例如晶片)。襯底優(yōu)選為P型襯底，襯底200可以包括各種摻雜配置。其他例子的襯底200還可以包括其他基本半導(dǎo)體，例如鍺和金剛石。或者，襯底200可以包括化合物半導(dǎo)體，例如碳化硅、砷化鎵、砷化銦或者磷化銦。此外，襯底200可以可選地包括外延層，可以被應(yīng)力改變以增強(qiáng)性能，以及可以包括絕緣體上硅(SOI)結(jié)構(gòu)。在步驟102，在襯底上形成偽柵堆疊201、側(cè)墻208以及在偽柵堆疊兩側(cè)的襯底中的源極區(qū)和漏極區(qū)207，以及覆蓋所述器件的層間介質(zhì)層210。偽柵堆疊201包括偽柵極介質(zhì)層和偽柵極，偽柵極介質(zhì)層可以為熱氧化層，包括氧化硅、氮化硅，例如二氧化硅。偽柵極為犧牲層，偽柵極可以例如為多晶硅。在一個(gè)實(shí)施例中，偽柵極包括非晶硅。偽柵極介質(zhì)層和偽柵極可以由MOS技術(shù)工藝，例如沉積、光刻、蝕刻及/或其他合適的方法形成。源/漏極區(qū)207可以通過(guò)根據(jù)期望的晶體管結(jié)構(gòu)，注入ρ型或η型摻雜物或雜質(zhì)到襯底200中而形成。源/漏極區(qū)207可以由包括光刻、離子注入、擴(kuò)散和/或其他合適工藝的方法形成。利用通常的半導(dǎo)體加工工藝和步驟，對(duì)所述器件進(jìn)行熱退火，以激活源極和漏極207中的摻雜，熱退火可以采用包括快速熱退火、尖峰退火等本領(lǐng)域技術(shù)人員所知曉的工藝進(jìn)行。覆蓋所述偽柵堆疊201形成側(cè)墻208。側(cè)墻208可以由氮化硅、氧化硅、氮氧化硅、 碳化硅、氟化物摻雜硅玻璃、低k電介質(zhì)材料及其組合，和/或其他合適的材料形成。側(cè)墻 208可以具有多層結(jié)構(gòu)。側(cè)墻208可以通過(guò)包括沉積合適的電介質(zhì)材料的方法形成。這結(jié)構(gòu)可以用本領(lǐng)域技術(shù)人員所知曉的工藝得到。特別地，還可以在所述襯底上沉積形成層間介質(zhì)層(ILD)210，可以是但不限于例如未摻雜的氧化硅(Si02)、摻雜的氧化硅(如硼硅玻璃、硼磷硅玻璃等)和氮化硅 (Si3N4)。所述層間介質(zhì)層210可以使用例如化學(xué)氣相沉積(CVD)、物理氣相沉積(PVD)、原子層沉積(ALD)及/或其他合適的工藝等方法形成。層間介質(zhì)層210可以具有多層結(jié)構(gòu)。 在一個(gè)實(shí)施例中，層間介質(zhì)層210的厚度范圍為大約30到90納米。而后，對(duì)所述層間介質(zhì)層210和所述側(cè)墻208平坦化處理以暴露所述偽柵極的上表面。例如可以通過(guò)化學(xué)機(jī)械拋光(CMP)方法來(lái)去除所述層間介質(zhì)層210，直至暴露所述側(cè)墻208的上表面。而后再對(duì)所述側(cè)墻208進(jìn)行化學(xué)機(jī)械拋光或反應(yīng)離子刻蝕，從而去除所述側(cè)墻208的上表面，從而暴露所述偽柵極，如圖3所示。而后方法進(jìn)行到步驟103，去除所述偽柵堆疊201以形成開(kāi)口。如圖4所示。例如， 選擇性地蝕刻多晶硅和偽柵極介質(zhì)層上來(lái)除去偽柵極和偽柵極介質(zhì)層并形成開(kāi)口?？梢允褂脻裎g刻和/或干蝕刻除去。在一個(gè)實(shí)施例中，濕蝕刻工藝包括四甲基氫氧化銨(TMAH)、氫氧化鉀(KOH)或者其他合適蝕刻劑溶液。而后，在步驟204，在所述開(kāi)口中外延生長(zhǎng)SrTi03層204_1，所述SrTi03層204-1 的厚度為小于20A。而后在步驟205，在SrTi03層204-1上外延生長(zhǎng)LaA103層204-2，所述 LaA103層204-2的厚度大于所述SrTi03層的厚度。在這種工藝中所述SrTi03層204-1和 LaA103層204-2覆蓋所述開(kāi)口下方的襯底和側(cè)墻的側(cè)壁。此后，在步驟206，在所述LaA103層204-2上沉積柵電極層206，如圖1所示。金屬柵極材料可以包括一個(gè)或多個(gè)材料層，例如襯層，向柵極提供合適功函數(shù)的材料，柵電極材料和/或其他合適材料。對(duì)于N型半導(dǎo)體器件可以從包含下列元素的組中選擇一種或多種元素進(jìn)行沉積TiN、TiAlN, TaAlN, TaN, TaSiN, HfSiN, MoSiN, RuTax, NiTax 及這些材料的組合；對(duì)于P型半導(dǎo)體器件可以從包含下列元素的組中選擇一種或多種元素進(jìn)行沉積TiN、TiSiN, TiCN, TaAlC, TiAlN, TaN, PtSix, Ni3Si、Pt、Ru、Ir、Mo、HfRu, RuOx 及這些材料的組
口 O此后對(duì)器件進(jìn)行后續(xù)的加工工藝，例如化學(xué)機(jī)械拋光等，這將根據(jù)器件的設(shè)計(jì)需要進(jìn)行。第二實(shí)施例下面將僅就第二實(shí)施例區(qū)別于第一實(shí)施例的方面進(jìn)行闡述。未描述的部分應(yīng)當(dāng)認(rèn)為與第一實(shí)施例采用了相同的步驟、方法或者工藝來(lái)進(jìn)行，因此再次不再贅述。在根據(jù)本發(fā)明的第二實(shí)施例中，晶體管器件采用先柵工藝形成，包括硅襯底200;以及在所述硅襯底上形成的柵堆疊202，所述柵堆疊包括柵介質(zhì)堆疊204和柵電極層206，所述柵介質(zhì)堆疊包括 SrTi03層204-1和在其上的LaA103層204-2，此外，所述高速晶體管器件還包括在柵堆疊兩側(cè)的襯底中形成的源極區(qū)和漏極區(qū)207。其中，所述SrTi03層204-1的厚度為小于20入; 所述LaA103層204-2的厚度大于所述SrTi03層的厚度，如圖5所示。圖7是圖5所示高速晶體管器件的能帶圖，根據(jù)能帶理論，由于各層費(fèi)米能級(jí)的差異以及柵極電壓的作用，高速晶體管的SrTi03層204-1、LaA103層204-2以及硅襯底的能帶發(fā)生傾斜，從圖中可以看出，在SrTi03層204-1和LaA103層204-2之間，以及SrTi03層 204-1與硅襯底200之間形成三角形電子勢(shì)阱，使電子在垂直于襯底200方向的運(yùn)動(dòng)受到限制，從而形成二維電子氣。在靠近源極的區(qū)域，硅襯底表面的二維電子氣在柵極電壓的作用下隧穿進(jìn)入SrTi03層204-1與LaA103層204-2之間的電子勢(shì)阱內(nèi)，從而提高了 SrTi03 層204-1與LaA103層204-2之間的電子濃度，在靠近漏極的區(qū)域，在漏和柵電壓的作用下， SrTi03層204-1與LaA103層204-2之間的電子隧穿進(jìn)入襯底表面的電子阱中，從而實(shí)現(xiàn)了漏極到源極的電流流動(dòng)。由此，通過(guò)在SrTi03層204_1與LaA103層204_2之間形成三角勢(shì)阱，產(chǎn)生了二維電子氣，提高了電子濃度。同時(shí)，由于溝道形成在SrTi03層204-1與LaA103層204-2之間從而實(shí)現(xiàn)了電子和散射中心的分離，提高了電子的遷移率，由此提高了晶體管器件的工作速度。下面根據(jù)附圖6描述根據(jù)本發(fā)明的第二實(shí)施例的晶體管器件的制造方法的流程圖。在步驟201，首先提供一個(gè)半導(dǎo)體襯底200，襯底200包括位于晶體結(jié)構(gòu)中的硅襯底(例如晶片)。襯底優(yōu)選為P型襯底，襯底200可以包括各種摻雜配置。其他例子的襯底200還可以包括其他基本半導(dǎo)體，例如鍺和金剛石?；蛘?，襯底200可以包括化合物半導(dǎo)體，例如碳化硅、砷化鎵、砷化銦或者磷化銦。此外，襯底200可以可選地包括外延層，可以被應(yīng)力改變以增強(qiáng)性能，以及可以包括絕緣體上硅(SOI)結(jié)構(gòu)。在步驟202，在襯底200上形成的柵堆疊202，所述柵堆疊202包括柵介質(zhì)堆疊204 和柵電極層206，所述柵介質(zhì)堆疊204包括SrTi03層204-1和在其上的LaA103層204-2。 其中，所述SrTi03層204-1的厚度大約小于2θΑ;所述LaA103層204-2的厚度大于204-1 的厚度。所述SrTi03層204-1和LaA103層204-2通過(guò)外延生長(zhǎng)方式形成。而后，在步驟203，在柵堆疊202兩側(cè)的襯底200中形成的源極區(qū)和漏極區(qū)207。此后對(duì)晶體管器件執(zhí)行后續(xù)加工步驟，例如化學(xué)機(jī)械拋光等，這將根據(jù)器件的設(shè)計(jì)需要進(jìn)行。以上已經(jīng)根據(jù)本發(fā)明的第一實(shí)施例和第二實(shí)施例描述了本發(fā)明的原理，通過(guò)在SrTi03層204-1與LaA103層204-2之間形成三角勢(shì)阱，產(chǎn)生了二維電子氣，提高了電子濃度。同時(shí)，由于溝道形成在SrTi03層204-1與LaA103層204-2之間從而實(shí)現(xiàn)了電子和散射中心的分離，提高了電子的遷移率，由此提高了晶體管器件的工作速度。雖然關(guān)于示例實(shí)施例及其優(yōu)點(diǎn)已經(jīng)詳細(xì)說(shuō)明，應(yīng)當(dāng)理解在不脫離本發(fā)明的精神和所附權(quán)利要求限定的保護(hù)范圍的情況下，可以對(duì)這些實(shí)施例進(jìn)行各種變化、替換和修改。對(duì)于其他例子，本領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)容易理解在保持本發(fā)明保護(hù)范圍內(nèi)的同時(shí)，工藝步驟的次序可以變化。此外，本發(fā)明的應(yīng)用范圍不局限于說(shuō)明書(shū)中描述的特定實(shí)施例的工藝、機(jī)構(gòu)、制造、物質(zhì)組成、手段、方法及步驟。從本發(fā)明的公開(kāi)內(nèi)容，作為本領(lǐng)域的普通技術(shù)人員將容易地理解，對(duì)于目前已存在或者以后即將開(kāi)發(fā)出的工藝、機(jī)構(gòu)、制造、物質(zhì)組成、手段、方法或步驟，其中它們執(zhí)行與本發(fā)明描述的對(duì)應(yīng)實(shí)施例大體相同的功能或者獲得大體相同的結(jié)果，依照本發(fā)明可以對(duì)它們進(jìn)行應(yīng)用。因此，本發(fā)明所附權(quán)利要求旨在將這些工藝、機(jī)構(gòu)、制造、物質(zhì)組成、手段、方法或步驟包含在其保護(hù)范圍內(nèi)。
權(quán)利要求
1.一種高速晶體管器件，包括 硅襯底；以及在所述硅襯底上形成的柵堆疊，所述柵堆疊包括柵介質(zhì)堆疊和柵電極層，所述柵介質(zhì)堆疊包括SrTi03層和在其上的LaA103層。
2.根據(jù)權(quán)利要求1所述的高速晶體管器件，包括在柵堆疊兩側(cè)的襯底中形成的源極區(qū)和漏極區(qū)。
3.根據(jù)權(quán)利要求1所述的高速晶體管器件，其中，所述SrTi03層的厚度為小于20A。
4.根據(jù)權(quán)利要求1所述的高速晶體管器件，其中，所述LaA103層的厚度大于所述 SrTi03層的厚度。
5.一種制造高速晶體管器件的方法，包括如下步驟a)提供襯底；b)在襯底上外延生長(zhǎng)SrTi03層；c)在SrTi03層上外延生長(zhǎng)LaA103層；以及d)在所述LaA103層上沉積柵電極層。
6.一種制造高速晶體管器件的方法，包括如下步驟a)提供襯底；b)在襯底上形成偽柵堆疊、側(cè)墻以及在偽柵堆疊兩側(cè)的襯底中的源極區(qū)和漏極區(qū)，以及覆蓋所述器件的層間介質(zhì)層；c)去除所述偽柵堆疊以形成開(kāi)口；d)在所述開(kāi)口中外延生長(zhǎng)SrTi03層；e)在SrTi03層上外延生長(zhǎng)LaA103層；以及f)在所述LaA103層上沉積柵電極層。
7.根據(jù)權(quán)利要求5或6所述的方法，其中，所述SrTi03層的厚度為小于2θΑ。
8.根據(jù)權(quán)利要求5或6所述的方法，其中，所述LaA103層的厚度大于所述SrTi03層的厚度。
全文摘要
本發(fā)明涉及高速晶體管器件及其制造方法。提出了一種高速晶體管器件，包括硅襯底；以及在所述硅襯底上形成的柵堆疊，所述柵堆疊包括柵介質(zhì)堆疊和柵電極層，所述柵介質(zhì)堆疊包括SrTiO3層和在其上的LaAlO3層。通過(guò)在SrTiO3層與LaAlO3層之間形成三角勢(shì)阱，產(chǎn)生了二維電子氣，提高了電子濃度。同時(shí)，由于溝道形成在SrTiO3層與LaAlO3層之間從而實(shí)現(xiàn)了電子和散射中心的分離，提高了電子的遷移率，由此提高了晶體管器件的工作速度。
文檔編號(hào)H01L21/28GK102214688SQ201010142039
公開(kāi)日2011年10月12日 申請(qǐng)日期2010年4月7日 優(yōu)先權(quán)日2010年4月7日
發(fā)明者尹海洲, 朱慧瓏, 駱志炯 申請(qǐng)人:中國(guó)科學(xué)院微電子研究所