專利名稱：薄膜半導體裝置、電光裝置和電子設備的制作方法
技術領域：
本發(fā)明涉及薄膜半導體裝置、電光裝置和電子設備，具體地說，涉及薄膜晶體管的 構造。
背景技術：
近年，顯示高清等的高精細圖像的情況越來越多，例如，作為電子設備的投影機 中，作為電光裝置的液晶面板用作光調(diào)制元件(光閥)，顯示高精細圖像的情況越來越多。光閥中采用的液晶面板使用石英等作為基板，作為用于逐個像素地對液晶施加規(guī) 定的電壓以驅(qū)動液晶分子的像素電路，在基板上形成薄膜晶體管。為了顯示高精細圖像，增 大在液晶面板的顯示區(qū)域形成的像素數(shù)，或增大圖像的顯示灰度數(shù)。從而，在液晶面板形成 的薄膜晶體管由于成為對每個像素的電壓施加時間短的高速驅(qū)動狀態(tài)，因此必須具有可以 短時間對液晶施加與顯示的圖像灰度相應的電壓的高速驅(qū)動性能。作為這樣的高速驅(qū)動對應的像素電路中采用的薄膜晶體管，例如專利文獻1中公 開了將N溝道型和P溝道型的兩方薄膜晶體管并聯(lián)連接而構成互補型的電路(也稱為CMOS 電路)的技術。公開了通過這樣的CMOS電路，可以形成與高速驅(qū)動對應的像素電路的情況。專利文獻1 日本特開平9-244068號公報。但是，在各像素配置N溝道型和P溝道型的2個薄膜晶體管，與薄膜晶體管的半導 體層連接的接觸孔的形成數(shù)從2個增至4個，薄膜晶體管的平面占有面積增大。因而，無法 使信號線的間隔或掃描線的間隔狹窄，產(chǎn)生難以使由信號線和掃描線區(qū)分形成的像素區(qū)域 小、像素數(shù)多而顯示高精細圖像的問題。

發(fā)明內(nèi)容
本發(fā)明為解決上述問題的至少一部分而提出，可實現(xiàn)以下的實施例或適用例。[適用例1]在基板上具有溝道為N型的薄膜晶體管和溝道為P型的薄膜晶體管 的薄膜半導體裝置，其特征在于，上述N型的薄膜晶體管的源極區(qū)域和上述P型的薄膜晶體 管的源極區(qū)域在至少部分區(qū)域中相鄰配置，并且經(jīng)由在上述部分區(qū)域形成的1個接觸孔與 第1電極連接，上述N型的薄膜晶體管的漏極區(qū)域和上述P型的薄膜晶體管的漏極區(qū)域在 至少部分區(qū)域中相鄰配置，并且經(jīng)由在上述部分區(qū)域形成的1個接觸孔與第2電極連接。通常，在各個薄膜晶體管形成連接源極區(qū)域和源極電極以及連接漏極區(qū)域和漏極 電極的接觸孔。從而，需要4個接觸孔。但是，若采用這樣的構成，則2個薄膜晶體管中，2 個源極區(qū)域和源極電極之間的電氣連接，或，2個漏極區(qū)域和漏極電極之間的電氣連接，可 以各自通過1個接觸孔進行。從而，接觸孔的增加被抑制，因此可以減小連接部的面積，可 以減小2個薄膜晶體管的占有面積。其結(jié)果，可以增加像素數(shù)，顯示高精細圖像。[適用例2]上述薄膜半導體裝置，其特征在于，在上述基板上分別形成多個在規(guī)定的方向上延伸的信號線和在與該信號線交差的方向上并行延伸的第1掃描線和第2掃描 線，上述第1電極或上述第2電極的一方是在由上述信號線、上述第1掃描線和上述第2掃描線所區(qū)分的區(qū)域形成的單位電極，或與該單位電極連接的電極，上述第1電極或上述第2電極的另一方是上述信號線。根據(jù)該構成，通過構成N型及P型的互補型電路的薄膜晶體管，可以與顯示圖像的 灰度對應地將向信號線施加的電壓短時間地對單位電極施加，因此可以形成與高速驅(qū)動對 應的像素電路。[適用例3]上述薄膜半導體裝置，其特征在于，上述N型的薄膜晶體管的柵極電極 與上述第1掃描線電氣連接，上述P型的薄膜晶體管的柵極電極與上述第2掃描線電氣連 接，上述N型的薄膜晶體管的柵極電極和上述P型的薄膜晶體管的柵極電極，在上述第1掃 描線或上述第2掃描線延伸的方向上偏移形成。根據(jù)該構成，柵極電極在第1掃描線或第2掃描線的法線方向上不對向，因此可以 減小薄膜晶體管的第1掃描線或第2掃描線的法線方向上的區(qū)域長度。從而，可使2個薄 膜晶體管的占有區(qū)域在第1掃描線或第2掃描線的法線方向上狹窄，因此可以增加該法線 方向上的像素數(shù)。[適用例4]每個像素具有被施加電壓或電流的像素電極，通過將上述電壓或電流 的變化變換為光學變化的電光變換來顯示圖像的電光裝置，其特征在于，具有上述薄膜半 導體裝置，上述薄膜半導體裝置中的上述單位電極形成為上述像素電極。根據(jù)該構成，即使是像素數(shù)多的電光裝置，例如，也可以將向信號線施加的電壓短 時間對像素電極施加。從而，可以顯示高精細圖像。[適用例5]上述電光裝置，其特征在于，上述像素是顯示色為紅色、綠色、藍色之 一并在上述信號線的延伸方向上形成為按規(guī)定的順序排列上述顯示色的子像素。根據(jù)該構成，可獲得能夠顯示高精細彩色圖像的液晶面板。[適用例6]上述電光裝置，其特征在于，上述像素電極是反射光的反射電極。根據(jù)該構成，可獲得能夠顯示高精細圖像的反射型液晶面板。[適用例7]上述電光裝置，其特征在于，以上述薄膜半導體裝置作為一方的基板， 以與該一方的基板對向配置的對向基板作為另一方的基板，在上述一方的基板和上述另一 方的基板之間挾持有液晶層。根據(jù)該構成，可獲得能夠顯示高精細圖像的液晶面板。[適用例8]具備上述電光裝置的電子設備。根據(jù)該構成，可提供顯示高精細圖像的電子設備。


圖1是作為適用實施本發(fā)明的具有薄膜半導體裝置的電光裝置的一實施例的液 晶面板的示圖，(a)是平面圖，(b)是截面圖。圖2是液晶面板中的像素驅(qū)動相關電路部分的示意圖。圖3是本實施例中的像素電路的動作的說明圖，(a)是初始的電壓狀態(tài)圖，(b)是 中途的電壓狀態(tài)圖。圖4(a)是示意表示本實施例的像素電路的形成狀態(tài)的平面圖，(b)是示意表示像 素電路的主要截面的截面圖。圖5是示意表示包含傳統(tǒng)的CMOS電路的像素電路的形成狀態(tài)的平面圖。
圖6是薄膜晶體管的制造方法及構成的說明圖。圖7是薄膜晶體管的制造方法及構成的說明圖。圖8是薄膜晶體管的制造方法及構成的說明圖。圖9是搭載液晶面板的背投型投影機的示意圖。圖10是示意表示第1變形例中的像素電路的形成狀態(tài)的平面圖。圖11是表示第1變形例中的液晶面板中的像素驅(qū)動相關電路部分的示意圖。圖12是示意表示第2變形例中的像素電路的形成狀態(tài)的平面圖。圖13是示意表示第3變形例中的像素電路的主要截面的截面圖。符號的說明1…顯示區(qū)域，10…第2層間絕緣膜，IOs…基體材料，1L···柵極絕緣膜，12…信號 線，15…絕緣膜，19…像素電極，20…硅膜，20Na…低濃度雜質(zhì)區(qū)域，20Nb…高濃度雜質(zhì)區(qū) 域，20Nc…溝道區(qū)域，20P…硅膜，20Pa…低濃度雜質(zhì)區(qū)域，20Pb…高濃度雜質(zhì)區(qū)域，20Pc… 溝道區(qū)域，22…信號線驅(qū)動電路，23…輸入電路，24…定時控制電路，25…掃描線，25N…掃 描線，25P…掃描線，26···焊盤區(qū)域，27…層間絕緣膜，28…共用電極，29...電容電極，30…液 晶面板，31…元件基板，31a…元件基板，32…對向基板，33…對向電極，34…液晶，35…密封 材料，110…熱氧化膜，111···氧化硅膜，121…接觸孔，191…接觸孔，230…背投型投影機， 231…光源，232…光學系統(tǒng)，233…反射鏡，234…反射鏡，235…屏幕，291…接觸孔，NT…N型 薄膜晶體管，PT…P型薄膜晶體管。
具體實施例方式以下用實施例說明本發(fā)明。另外，以下說明中采用的圖面為了便于說明也有采用 不同比例表示的情況，不一定表示實際的尺寸。<第1實施例>「電光裝置」圖1是作為適用實施本發(fā)明的具有薄膜半導體裝置的電光裝置的一實施例的液 晶面板。圖1(a)是本實施例的液晶面板的平面圖，圖1(b)是沿圖1(a)的A-A線的截面圖。如圖所示，本實施例的液晶面板30，在以石英基板等為基體材料的元件基板31 上，矩陣狀配置像素電極19，形成顯示區(qū)域1。在顯示區(qū)域1的周邊，形成分別輸出處理數(shù) 據(jù)信號及柵極信號的信號線驅(qū)動電路22及第1掃描線驅(qū)動電路GDn和第2掃描線驅(qū)動電 路⑶P。另外，在元件基板31設置焊盤區(qū)域26、輸入電路23、定時控制電路24。定時控制電路24進行控制，使經(jīng)由焊盤區(qū)域26從外部輸入的與輸入電路23取入 的圖像數(shù)據(jù)相應的圖像信號向信號線驅(qū)動電路22及第1掃描線驅(qū)動電路GDn和第2掃描 線驅(qū)動電路GDp輸出。然后，從第1掃描線驅(qū)動電路GDn和第2掃描線驅(qū)動電路GDp依次 分別向掃描線25N和掃描線25P輸出柵極信號，從信號線驅(qū)動電路22向信號線12以規(guī)定 時間間隔輸出數(shù)據(jù)信號。液晶面板30如圖1(b)所示，形成有上述像素電極19、信號線驅(qū)動電路22等的電路等的元件基板31和設置有透明對向電極33的透明對向基板32以一定間隔配置。在周 邊由密封材料35密封的間隙內(nèi)填充VA^erticalAlignment 垂直取向)型等的液晶34。 另外，焊盤區(qū)域26為了能夠輸入外部的圖像數(shù)據(jù)等的信號，配置在密封材料35的外側(cè)。另夕卜，本實施例中，像素電極19是反射光的反射電極。這樣構成的液晶面板30，通過在每個像素電極19形成的薄膜晶體管的開關動作 向像素電極19施加對信號線12供給的數(shù)據(jù)信號即電壓。然后在具有共用電位的對向電極 33之間產(chǎn)生電場，調(diào)制液晶34的透射率并顯示圖像。從而，在液晶面板30與像素電極19 和對向電極33對應地形成多個像素。這里，用圖2說明在每個像素電極19形成的薄膜晶體管。圖2是液晶面板30中 的像素驅(qū)動相關電路(也稱為「像素電路」)部分的示意圖，圖中引出部是用等價電路表示 的一個像素的像素電路的電路圖。如圖所示，像素配置在由信號線12和掃描線25N、25P包圍的區(qū)域。另外，各像素 分別具有像素電極19、溝道區(qū)域為N型的薄膜晶體管(以下，簡稱「N型薄膜晶體管」)NT及 溝道區(qū)域為P型的薄膜晶體管(以下，簡稱「P型薄膜晶體管」)PT。如前述，在信號線12施 加從信號線驅(qū)動電路22輸出的數(shù)據(jù)信號，在掃描線25N施加從第1掃描線驅(qū)動電路GDn輸 出的柵極信號，在掃描線25P施加從第2掃描線驅(qū)動電路GDp輸出的柵極信號。此時，對掃 描線25N施加的柵極信號的電位(電壓)和對掃描線25P施加的柵極信號的電位(電壓) 是相反的關系，例如掃描線25N若是「5V」，則掃描線25P是「0V」，掃描線25N若是「0V」，則 掃描線25P是「5V」。另外，如引出部所示，在1個像素，形成以N型薄膜晶體管NT和P型薄膜晶體管PT 并聯(lián)連接組合的CMOS電路作為開關元件的像素電路。掃描線25N與N型薄膜晶體管NT的 柵極電極25η連接，掃描線25Ρ與P型薄膜晶體管PT的柵極電極25ρ連接。另一方面，信號 線12與N型薄膜晶體管NT的漏極區(qū)域ND及P型薄膜晶體管PT的漏極區(qū)域PD連接。另 夕卜，N型薄膜晶體管NT的源極區(qū)域NS及P型薄膜晶體管PT的源極區(qū)域PS連接到與像素 對應形成的像素電容Cs的一方的電極和像素電極19。另外，像素電容Cs的另一方的電極 與元件基板31中共用電位LCCOM連接。另外，對像素電極19施加的電壓在具有共用電位 LCCOM的對向電極33之間發(fā)生規(guī)定的電場，施加到液晶34。從而，本實施例的元件基板31 成為具有溝道區(qū)域為P型的薄膜晶體管PT和溝道區(qū)域為N型的薄膜晶體管NT的權利要求 所述的薄膜半導體裝置。這里，本實施例中，如上所述，在N型薄膜晶體管NT及P型薄膜晶體管PT中，限定 源極區(qū)域和漏極區(qū)域。這是為了便于說明，眾所周知，在N型薄膜晶體管NT及P型薄膜晶 體管PT中，源極區(qū)域和漏極區(qū)域當然也可以由這些區(qū)域具有的電位限定。本實施例中，液晶面板30是像素電極19為反射電極的反射型面板，因此成為像素 電極19覆蓋像素電路的構成。從而，通過利用像素電極19的形成區(qū)域的全體面積，可形成 采用CMOS電路的2T1C(2晶體管1電容)的像素電路，而不是傳統(tǒng)的ITlCd晶體管1電 容)的像素電路。其結(jié)果，利用N型薄膜晶體管NT和P型薄膜晶體管PT的導通狀態(tài)可對 像素電容Cs進行數(shù)據(jù)信號的寫入，因此，即使使用在半導體層采用遷移率、導通電流比較 低的多結(jié)晶硅的薄膜晶體管，也可以充分與高速驅(qū)動對應。具體地，用圖3說明與高速驅(qū)動對應的本實施例的像素電路的動作。這里，例如， 假定在像素電容Cs及液晶34的電位為「0V」的狀態(tài)下從信號線12寫入數(shù)據(jù)信號「5V」的 情況。另外，令這里使用的N型薄膜晶體管NT的閾值為「1V」，P型薄膜晶體管PT的閾值為 「-IV」。
首先，如圖3(a)所示，通過令掃描線25N為「5V」，掃描線25P為「0V」，N型薄膜晶 體管NT的柵極電極25η的電位相對于源極區(qū)域NS( = 0V)，成為掃描線25N的電位「5V」。 其是閾值以上的高電位，因此成為導通狀態(tài)。從而從信號線12對像素電容Cs進行信號寫 入，像素電容Cs的電位從「0V」向「5V」上升。這樣，隨著該像素電容Cs的電位上升，源極區(qū)域NS和柵極電極25η之間的電位差 變小，例如，如圖3(b)所示，像素電容Cs的電位上升到「3V」的場合，源極區(qū)域NS的電位 「3V」與柵極電極25η的電位「5V」的電位差成為「2V」。其是接近閾值電位「IV」的電壓，因 此伴隨著流入N型薄膜晶體管NT的電流減少。即，N型薄膜晶體管NT中，隨著像素電容Cs 的電位上升，對像素電容Cs的數(shù)據(jù)信號的寫入速度顯著降低。另一方面，并聯(lián)連接的P型薄膜晶體管PT中，源極區(qū)域PS的電位與像素電容Cs 的電位相同，如前述，若像素電容Cs的電位上升到「3V」，則以源極區(qū)域PS的電位「3V」為基 準時的柵極電極25ρ的電位成為「-3V」。即通過像素電容Cs的電位的上升，P型薄膜晶體 管PT的柵極電極25ρ的電位成為閾值以上，P型薄膜晶體管PT取代N型薄膜晶體管NT成 為導通狀態(tài)，可從信號線12即漏極區(qū)域PD對像素電容Cs進行數(shù)據(jù)信號的寫入。最單純的像素電路構成即「1T1C」中，由于元件數(shù)少，面積小的像素電路成為可能， 但是必須利用從1個薄膜晶體管的導通狀態(tài)到截止狀態(tài)來對像素電容Cs進行數(shù)據(jù)信號的 寫入，如不是非常高性能的薄膜晶體管，則無法與高速驅(qū)動對應。相對地，如本實施例，在將 N型薄膜晶體管NT和P型薄膜晶體管PT并聯(lián)連接的「2T1C」的像素電路中，使用各薄膜晶 體管的導通狀態(tài)，因此，即使采用多結(jié)晶硅膜等的包含結(jié)晶缺陷的特性比較低的薄膜晶體 管，也可以高速驅(qū)動。本實施例中，盡力使N型的薄膜晶體管NT和P型的薄膜晶體管PT并聯(lián)連接的CMOS 電路的占有面積不增大。這樣，例如，由于液晶面板30顯示高精細圖像，即使像素電極19 的面積減少，也可以在像素電極19的形成區(qū)域內(nèi)形成CMOS電路。本實施例中形成的CMOS電路的形成狀態(tài)用圖4說明。圖4 (a)是示意表示包含本 實施例的CMOS電路的像素電路的形成狀態(tài)的平面圖。圖4(b)是沿圖4(a)中的E-E線的 截面圖，是示意表示包含CMOS電路的構成部分的像素電路的主要截面圖。本實施例中，如圖4 (a)所示，N型薄膜晶體管NT和P型薄膜晶體管PT對向配置。 詳細地說，N型薄膜晶體管NT的漏極區(qū)域ND和P型薄膜晶體管PT的漏極區(qū)域PD部分地 相鄰(或鄰接)配置，N型薄膜晶體管NT的源極區(qū)域NS和P型薄膜晶體管PT的源極區(qū)域 PS部分地相鄰(或鄰接)配置。然后，在漏極區(qū)域ND和漏極區(qū)域PD的相鄰部分形成1個接觸孔121，漏極區(qū)域ND 和漏極區(qū)域PD同時與信號線12電氣連接。另外，在源極區(qū)域NS和源極區(qū)域PS的相鄰部 分形成1個接觸孔291，源極區(qū)域NS和源極區(qū)域PS同時與構成像素電容Cs的一方的電容 電極29電氣連接。另外，電容電極29經(jīng)由接觸孔191與像素電極19電氣連接。如圖4(b)截面所示，N型薄膜晶體管NT和P型薄膜晶體管PT形成于元件基板31中在基體材料IOs上形成的絕緣膜15上，由柵極絕緣膜11覆蓋。柵極絕緣膜11上分別形 成柵極電極25n、25p，柵極電極25n、25p上形成覆蓋這些的層間絕緣膜27。然后，經(jīng)由貫通 柵極絕緣膜11和層間絕緣膜27的接觸孔291，在層間絕緣膜27上設置的電容電極29與源 極區(qū)域NS及源極區(qū)域PS電氣地連接。從而，本實施例中，像素電極19與權利要求所述的第1電極或第2電極的一方相當。電容電極29與夾持其上形成的絕緣層而形成的具有共用電位(LCCOM)的共用電 極28之間，形成像素電容Cs。在共用電極28上形成第2層間絕緣膜10，而且在該第2層 間絕緣膜10上形成信號線12。信號線12經(jīng)由貫通柵極絕緣膜11、層間絕緣膜27和第2 層間絕緣膜10的接觸孔121，與漏極區(qū)域ND及漏極區(qū)域PD同時電氣連接。從而，本實施例 中，信號線12與權利要求所述的第1電極或第2電極的另一方相當。在信號線12及第2層間絕緣膜10上形成第3層間絕緣膜13，在第3層間絕緣膜 13上形成像素電極19。像素電極19處于不與共用電極28平面重疊的位置，經(jīng)由貫通絕緣 層和第2層間絕緣膜10及第3層間絕緣膜13的接觸孔191，與層間絕緣膜27上設置的電 容電極29電氣連接。
通過這樣的構成，在并排配置2個薄膜晶體管NT、PT的CMOS電路構成中，漏極區(qū) 域ND及漏極區(qū)域PD與信號線12之間的電氣連接，以及源極區(qū)域NS及源極區(qū)域PS與像素 電極19之間的電氣連接，可分別通過1個接觸孔進行。這里，作為比較例，對于具有2個薄膜晶體管NT、PT的場合，用圖5說明傳統(tǒng)的構 成。圖5示意表示包含成為比較例的傳統(tǒng)CMOS電路的像素電路的形成狀態(tài)的平面圖。如 圖所示，2個薄膜晶體管NT、PT并排配置，2個薄膜晶體管NT、PT的源極區(qū)域及漏極區(qū)域各 自形成接觸孔進行連接。即，分別形成連接漏極區(qū)域ND和信號線12的接觸孔121η、連接 漏極區(qū)域PD和信號線12的接觸孔121ρ、連接源極區(qū)域NS和電容電極29的接觸孔291η、 連接源極區(qū)域PS和電容電極29的接觸孔291ρ。從而，傳統(tǒng)需要形成共計4個接觸孔。因 而，用于形成接觸孔的占有區(qū)域大，無法減小各電極間的連接部的占有面積。其結(jié)果，無法 減小具有CMOS電路的像素電路的占有面積，掃描線25N與掃描線25P的間隔SP寬，因此像 素難以高精細化。相對地，如上所述，本實施例的2個漏極區(qū)域ND、PD及2個源極區(qū)域NS、PS中，可 分別通過1個接觸孔進行信號線12及電容電極29 (像素電極19)的連接。即，2個薄膜晶 體管NT、PT需要的接觸孔為2個，因此可減小用于形成接觸孔的占有區(qū)域。從而，由于可以 減小具有CMOS電路的像素電路的占有面積，例如，可使掃描線25N與掃描線25P的間隔SP 狹窄地形成，從而可實現(xiàn)像素的高精細化?！冈?薄膜半導體裝置)」接著，用圖6 圖8說明在起薄膜半導體裝置功能的本實施例的元件基板31上形 成的薄膜晶體管的制造方法及其構成。首先如圖6(a)所示，準備基體材料IOs(例如，厚1. Imm左右的石英基板)，在其上 用等離子體CVD (氣相化學沉積)法堆積形成成為基底的絕緣膜(例如氧化硅膜)15。然后，如圖6 (b)所示，在絕緣膜15上的整個面，堆積形成作為半導體層的硅膜20。 具體地說，堆積方法是減壓氣相化學沉積法(LPCVD法)、等離子體CVD法，膜厚為50nm 70nm左右ο然后，使硅膜20晶化，對晶化硅膜20進行氧等離子體照射，進行除去由氧等離子 體的照射形成的氧化硅膜等的規(guī)定前處理。通過該前處理，可以穩(wěn)定執(zhí)行構圖時硅膜20的 蝕刻，并且在后述的柵極絕緣膜形成時，可以在硅膜20之間形成良好界面。然后，如圖6 (c) 所示，用光刻法構圖規(guī)定形狀(參照圖4(a))的硅膜20P。與原來相比，規(guī)定形狀成為N型薄膜晶體管NT與P型薄膜晶體管PT連接的(連續(xù))形狀。然后，如圖6 (d)所示，在構圖的硅膜20P上，作為柵極絕緣膜，形成熱氧化膜110。 形成方法通過在從800°C到1000°C的溫度內(nèi)使硅膜20P的表面氧化而形成熱氧化膜來進 行。通過該方法，使前述前處理中的氧化硅膜除去后的硅膜20P的表面部分氧化，可以形成 良好的硅膜和柵極絕緣膜的界面。而且，本實施例中，除了熱氧化膜110的形成外，如圖6(e)所示，進而通過等離子 體CVD法等，堆積氧化硅膜111而形成柵極絕緣膜11。使多結(jié)晶硅膜長時間熱氧化時，有在 硅膜表面形成大量凸部，柵極絕緣膜的耐壓降低的情況。因而，最好在比較短時間的熱氧化 工序形成良好界面，然后堆積氧化硅膜，形成希望厚度的柵極絕緣膜11。這里，通過930°C、 10分鐘左右的熱氧化形成膜厚約IOnm的熱氧化膜110后，通過CVD法堆積膜厚15nm的氧 化硅膜111來形成膜厚25nm的柵極絕緣膜11。然后，如圖7(a)所示，通過在柵極絕緣膜11上堆積導電性膜并構圖來形成柵極電 極25n、25p。導電性膜的材料例如可以采用摻雜了雜質(zhì)的多結(jié)晶硅、鉭(Ta)等的金屬，這些 材料可以通過例如CVD法、濺射法成膜。另外，在柵極電極25n、25p的構圖時，連接該柵極 電極25η和柵極電極25ρ的掃描線25Ν和掃描線25Ρ也可以同時構圖。然后，如圖7(b)及圖7(c)所示，以光致抗蝕劑I3R及柵極電極25η、25ρ為掩模，在 N型薄膜晶體管NT和P型薄膜晶體管PT的各自柵極電極25η、25ρ的兩側(cè)的硅膜20Ρ中注 入雜質(zhì)，形成N型薄膜晶體管NT的低濃度雜質(zhì)區(qū)域20Na及P型薄膜晶體管PT的低濃度雜 質(zhì)區(qū)域20Pa。順便說一句，這里，以1 X 10" 12 1 X 10"13/cm2左右的濃度在N型薄膜晶體 管NT中注入磷⑵等的雜質(zhì)，在P型薄膜晶體管PT注入硼⑶等的雜質(zhì)。然后，如圖7(d)所示，例如，以在柵極電極25n、25p的側(cè)壁形成的側(cè)壁膜(未圖 示)為掩模，以lX10~15/cm2左右的濃度在N型薄膜晶體管NT中注入磷(P)等的雜質(zhì)，在 P型薄膜晶體管PT中注入硼(B)等的雜質(zhì)，形成N型薄膜晶體管NT的高濃度雜質(zhì)區(qū)域(源 極、漏極區(qū)域)20Nb及P型薄膜晶體管PT的高濃度雜質(zhì)區(qū)域(源極、漏極區(qū)域)20Pb。另 夕卜，上述雜質(zhì)也可以以期望形狀的光致抗蝕劑膜等為掩模進行注入。另外，采用以柵極電極 25n、25p為掩模的斜離子注入法等，也可以形成高濃度雜質(zhì)區(qū)域20Nb、20Pb及低濃度雜質(zhì) 區(qū)域 20Na、20Pa。通過以上的工序，形成具有LDD (Lightly Doped Drain 輕摻雜漏極)構造的N型 及P型的薄膜晶體管NT、PT。然后，形成的N型及P型的薄膜晶體管NT、PT的各自的高濃 度雜質(zhì)區(qū)域20Nb、20Pb在部分區(qū)域中相鄰形成。即，N型及P型的薄膜晶體管NT、PT的源 極區(qū)域和漏極區(qū)域在部分區(qū)域中相互相鄰形成。另外，低濃度雜質(zhì)區(qū)域20Na間及低濃度雜 質(zhì)區(qū)域20Pa間的區(qū)域分別成為N型薄膜晶體管NT的溝道區(qū)域20Nc及P型薄膜晶體管PT 的溝道區(qū)域20Pc。然后，如圖8(a)所示，在柵極電極25n、25p上堆積形成層間絕緣膜27。作為層間 絕緣膜27，例如，將氧化硅膜用PECVD (Plasma EnhancedCVD 等離子體增強化學氣相沉積) 法堆積300nm左右。然后，例如，執(zhí)行850°左右的熱處理，使雜質(zhì)區(qū)域(20Na、20Pa、20Nb、 20Pb)中的雜質(zhì)激活。然后，如圖8 (b)所示，在層間絕緣膜27上，形成了形成像素電容Cs的電容電極29 和共用電極28。具體地說，首先蝕刻層間絕緣膜27和柵極絕緣膜11，以跨越相鄰的高濃度雜質(zhì)區(qū)域20Nb、20Pb的方式形成共用的接觸孔291。此時，在相鄰的高濃度雜質(zhì)區(qū)域20Nb 和高濃度雜質(zhì)區(qū)域20Pb之間，有雜質(zhì)重復注入或形成雜質(zhì)不注入的區(qū)域的情況。考慮這樣 的情況，接觸孔291以可靠地跨越高濃度雜質(zhì)區(qū)域20Nb和高濃度雜質(zhì)區(qū)域20Pb的方式形 成。即，接觸孔291在圖4(a)中雖然圖示為近似正方形，但是在沿信號線12的方向上最好 細長地形成。
然后，在包含接觸孔291內(nèi)的層間絕緣膜27上堆積導電性膜，通過構圖形成電容 電極29。其結(jié)果，與電容電極29電氣連接的高濃度雜質(zhì)區(qū)域20Nb成為N型薄膜晶體管NT 的源極區(qū)域NS，與電容電極29電氣連接的高濃度雜質(zhì)區(qū)域20Pb成為P型薄膜晶體管PT的 源極區(qū)域PS。另外，作為導電性膜，例如，可以采用鋁(AL)、鎢(W)等的金屬用濺射法等成 膜。然后，為了進一步形成像素電容Cs，在電容電極29上的一部分通過CVD法形成氧化硅 膜、氮化硅膜等的絕緣膜，而且在其上，將鋁(AL)、鎢(W)等的金屬用濺射法等成膜為共用 電極28。然后，如圖8(c)所示，形成信號線12。具體地，首先在共用電極28及層間絕緣膜 27上堆積形成第2層間絕緣膜10，例如用PECVD法堆積形成500nm左右氧化硅膜。然后， 蝕刻第2層間絕緣膜10、層間絕緣膜27及柵極絕緣膜11，以跨越相鄰的高濃度雜質(zhì)區(qū)域 20Nb、20Pb的方式形成共用接觸孔121。此時，在相鄰的高濃度雜質(zhì)區(qū)域20Nb和高濃度雜 質(zhì)區(qū)域20Pb之間，有雜質(zhì)重復注入或形成不注入雜質(zhì)區(qū)域的情況?？紤]這樣的情況，接觸 孔121以可靠地跨越高濃度雜質(zhì)區(qū)域20Nb和高濃度雜質(zhì)區(qū)域20Pb的方式形成。S卩，接觸 孔121在圖4(a)中雖然以近似正方形圖示，但是在沿信號線12的方向上最好細長地形成。然后，在包含接觸孔121內(nèi)的第2層間絕緣膜10上堆積導電性膜，通過構圖，形成 信號線12。其結(jié)果，與信號線12電氣連接的高濃度雜質(zhì)區(qū)域20Nb成為N型薄膜晶體管NT 的漏極區(qū)域ND，與信號線12電氣連接的高濃度雜質(zhì)區(qū)域20Pb成為P型薄膜晶體管PT的漏 極區(qū)域PD。從而，寫入像素電容Cs的數(shù)據(jù)信號(電壓)從該信號線12施加到各薄膜晶體 管。然后，如圖8(d)所示，形成像素電極19。具體地，在信號線12及第2層間絕緣膜 10上堆積形成第3層間絕緣膜13，例如用PECVD法堆積形成600nm左右的氧化硅膜。然 后，蝕刻第3層間絕緣膜13、層間絕緣膜27及絕緣膜，形成接觸孔191。然后，在包含接觸 孔191內(nèi)的第3層間絕緣膜13上堆積導電性膜，通過構圖形成像素電極19。像素電極19例如像本實施例那樣，液晶面板30為反射型面板時，可以使用鋁(AL) 等具有高反射率的金屬用濺射法等成膜。另外，在該像素電極19上形成包括聚酰亞胺、無 機材料的配向膜(未圖示)，但是為了防止像素電極19的腐蝕，也有在像素電極19上形成 氧化硅膜、氮化硅膜等(未圖示)的情況。與原來相比，該像素電極19的電位和對向電極 33(參照圖1)的共用電位之間的電位差向液晶34施加，并顯示圖像。如上所述，作為本實施例的半導體裝置的元件基板31在構成CMOS電路的2個薄 膜晶體管NT、PT中，以跨越在一部分對向相鄰的位置配置的漏極區(qū)域和源極區(qū)域的方式形 成共用接觸孔121、291，從而，形成的接觸孔為2個。其結(jié)果，可以抑制2個薄膜晶體管NT、 PT占有的區(qū)域面積?！鸽娮釉O備」接著，用圖9說明具有作為本實施例電光裝置的液晶面板30的電子設備的一實施例。圖9是搭載了液晶面板30的背投型投影機的示意圖。本實施例的背投型投影機230采用液晶面板30作為反射型的光閥(LV)。具體地 說，根據(jù)反射時向像素電極19施加的電位來調(diào)制由光源231供給的光，提供圖像信息。然 后，由液晶面板30反射的光由光學系統(tǒng)232控制其光束，通過反射鏡233和反射鏡234反 射后，在屏幕235上成像，顯示圖像。背投型投影機230中，為了與電視等同樣顯示動畫，要求高速響應性。另外，為了 顯示高精細圖像，必須減小1個像素的占有面積。從而，通過采用雖然為CMOS電路構成但 是占有面積抑制為小的本實施例的液晶面板30，可以提供可維持優(yōu)良的高速響應性并進行 高精細圖像顯示的背投型投影機230。〈第2實施例>以上，說明了第1實施例，根據(jù)與第1實施例相同的圖，從其他觀點說明包含CMOS 電路的像素電路的形成狀態(tài)。本實施例也如圖4 (a)所示，構成N型薄膜晶體管NT和P型薄膜晶體管PT的半導 體層一體形成為環(huán)狀。詳細地說，將N型薄膜晶體管NT和P型薄膜晶體管PT中一方的邊 界側(cè)作為漏極區(qū)域(漏極區(qū)域ND和漏極區(qū)域PD)，另一方的邊界側(cè)作為源極區(qū)域(源極區(qū) 域NS和源極區(qū)域PS)。
然后，在漏極區(qū)域ND和漏極區(qū)域PD的邊界部分形成1個接觸孔121，漏極區(qū)域ND 和漏極區(qū)域PD同時與信號線12電氣連接。另外，在源極區(qū)域NS和源極區(qū)域PS的邊界部 分，形成1個接觸孔291，源極區(qū)域NS和源極區(qū)域PS同時與構成像素電容Cs的一方的電容 電極29電氣連接。另外，電容電極29經(jīng)由接觸孔191與像素電極19電氣連接。其他構成與第1實施例相同，說明省略。以上，通過實施例說明了本發(fā)明的實施方式，但是本發(fā)明不限于這樣的實施例，在 不脫離本發(fā)明的精神的范圍內(nèi)可以以各種各樣的方式實施。以下說明變形例。(第1變形例)上述實施例中，元件基板31中形成的2個薄膜晶體管NT、PT的配置位置如圖4(a) 所示，是與柵極電極25η和柵極電極25ρ對向的位置。因而，考慮制造上的偏差，為了使柵 極電極25η和柵極電極25ρ不接觸，必須確保柵極電極間的間隔。而且，由于考慮柵極電極 25η、25ρ與硅膜20Ρ的錯位，與硅膜20Ρ中的2個薄膜晶體管ΝΤ、ΡΤ相當?shù)膮^(qū)域間的距離K 成為大值。其結(jié)果，難以使掃描線25Ν和掃描線25Ρ的間隔狹窄。因而，作為第1變形例，也可以通過以使柵極電極25η和柵極電極25ρ不對向方式 進行配置，使掃描線25Ν和掃描線25Ρ的間隔狹窄。本變形例用圖10說明。圖10是與上 述實施例中的圖4(a)對應的圖，是示意表示包含CMOS電路的像素電路的形成狀態(tài)的平面 圖。從而，相同構成要素附上相同符號。如圖所示，本變形例中，通過使柵極電極25η和柵極電極25ρ在掃描線25延伸方 向上偏移，形成相互不對向的錯位位置。這樣，柵極電極的形成位置，不必考慮在制造上的 偏差范圍內(nèi)與對向的柵極電極的接觸，可以接近配置到在與硅膜20Ρ的制造上的偏差范圍 內(nèi)不接觸的位置為止出來。其結(jié)果，如圖所示，可以使2個薄膜晶體管的形成區(qū)域間的間隙 K狹窄，因此，可以減小掃描線間的像素電路的占有面積即像素電極19的掃描線間的距離 SP0
根據(jù)基于這樣的配置的本變形例，可形成圖11所示的像素構成。這里，圖11是與 上述實施例中的圖2對應的圖，是液晶面板30中的像素驅(qū)動相關電路部分的示意圖。從而， 相同構成要素附上相同符號。如圖所示，本變形例中，沿信號線12方向排列的3個像素分別作為紅色(R)、綠色 (G)、藍色⑶的子像素，通過該3個子像素，構成1個像素。具體地說，本變形例中，在對向 基板32 (參照圖1)上與像素電極19平面重疊的位置，形成在信號線12的延伸方向上紅色 (R)、綠色(G)、藍色⑶按規(guī)定的順序重復排列的濾色鏡。從而，根據(jù)本變形例的配置，可以 使掃描線25N和掃描線25P的間隔狹窄，因此，可以將由沿信號線12排列的3個子像素構 成的1像素的形狀設為便于圖像顯示的正方形，同時抑制沿該信號線12的間隔擴大。其結(jié) 果，可以制造小型且可進行高精細彩色圖像的顯示的液晶面板30。(第2變形例)上述實施例中，液晶面板30是反射型的面板，但是不限于此，也可以是像素區(qū)域 透射光的透射型或具有像素區(qū)域反射光的反射區(qū)域和透射的透射區(qū)域雙方的半透射反射 型的面板。作為本變形例的一例，用圖12說明液晶面板30是透射型的面板的情況。圖12 是與上述實施例中的圖4(a)對應的圖，是示意表示包含CMOS電路的像素電路的形成狀態(tài) 的平面圖。從而，相同構成要素附上相同符號。如圖所示，掃描線25N和掃描線25P相鄰并行形成，在形成了包含CMOS電路的像 素電路的區(qū)域中，與上述實施例同樣，以夾持像素電路的方式布線。本變形例中，經(jīng)由接觸 孔191與電容電極29電氣連接的像素電極19是透明電極(例如氧化銦錫(ITO))。與原來 相比，本變形例中，元件基板31的基體材料IOs由透明基板形成，在像素電極19的區(qū)域，形 成作為透射光的透射區(qū)域的像素區(qū)域。然后，在該像素區(qū)域以外的區(qū)域，成為由通常的黑色 矩陣等的遮光膜覆蓋的遮光區(qū)域。本變形例中，可以抑制像素電路中的CMOS電路的占有區(qū)域，因此，可以減小像素 區(qū)域以外的遮光區(qū)域。其結(jié)果，可以減小遮光區(qū)域?qū)ν干鋮^(qū)域的面積比例，提高像素的開口 率，因此可以提供可進行高精細、明亮顯示的液晶面板。(第3變形例)上述實施例中，說明了 2個薄膜晶體管NT、PT的構造采用柵極電極25n、25p相對 于硅膜20P位于基體材料IOs的相反側(cè)的所謂頂柵極型的薄膜晶體管的情況，但是不限于 此。例如，也可以采用柵極電極25n、25p相對于硅膜20P位于基體材料IOs側(cè)的所謂底柵 極型的薄膜晶體管。本變形例如圖13所示。圖13是與上述實施例中的圖4(b)對應的圖， 是示意表示包含CMOS電路的構成部分的像素電路的主要截面的截面圖。從而，相同構成要 素附上相同符號。如圖所示，本變形例的元件基板31a，在基體材料IOs上形成柵極電極25n、25p。然 后，在柵極電極25n、25p及基體材料IOs上形成柵極絕緣膜11，其上形成硅膜20P。以下， 2個薄膜晶體管NT、PT的形成處理與上述實施例同樣。通過這樣形成，與上述實施例同樣， 作為連接部僅具有2個接觸孔291、121的CMOS電路，其占有面積減小，因此，可以實現(xiàn)可高 速動作并進行高精細圖像顯示的透射型的液晶面板。另外，本變形例中，由于無法以柵極電 極25n、25p為掩模向半導體膜注入雜質(zhì)，因此，只要準備替換柵極電極25n、25p的掩模來進 行注入即可。
(其他變形例)上述實施例中，說明了在作為電子設備的背投型的投影機230搭載作為電光裝置 的液晶面板30的情況，但是不限于此。例如，電子設備也可以采用前投型投影機?；颍部?以在便攜電話、攝像機、附顯示功能的傳真裝置、數(shù)碼相機的取景器、便攜型TV、DSP裝置、 PDA、電子記事本、電光公告板、宣傳廣告用顯示器、IC卡等的電子設備中適用。當然，這些 電子設備中也可以如上述變形例那樣采用透射型的液晶面板。另外，上述實施例中，作為薄膜半導體裝置，例示說明了元件基板31，但是從上述 說明可明白，薄膜半導體裝置只要是形成了構成CMOS電路的2個(或2個以上)的薄膜晶 體管的基板，就是其所包含的。例如，薄膜半導體裝置也可以采用有機EL顯示裝置的元件 基板。另外，特別是有機EL顯示裝置的場合，存在進行對像素電極流入與顯示圖像相應的 電流的電流驅(qū)動的情況，但是該情況下也可以適用上述實施例的薄膜半導體裝置。
權利要求
一種薄膜半導體裝置，其特征在于，在基板上具有溝道為N型的薄膜晶體管和溝道為P型的薄膜晶體管，上述N型的薄膜晶體管的源極區(qū)域和上述P型的薄膜晶體管的源極區(qū)域在至少部分區(qū)域中相鄰配置，并且經(jīng)由在上述部分區(qū)域形成的1個接觸孔與第1電極連接，上述N型的薄膜晶體管的漏極區(qū)域和上述P型的薄膜晶體管的漏極區(qū)域在至少部分區(qū)域中相鄰配置，并且經(jīng)由在上述部分區(qū)域形成的1個接觸孔與第2電極連接。
2.權利要求1所述的薄膜半導體裝置，其特征在于，在上述基板上分別形成多個在規(guī)定的方向上延伸的信號線和在與該信號線交差的方 向上并行延伸的第1掃描線和第2掃描線，上述第1電極或上述第2電極的一方是在由上述信號線、上述第1掃描線和上述第2 掃描線所區(qū)分的區(qū)域形成的單位電極，或與該單位電極連接的電極， 上述第1電極或上述第2電極的另一方是上述信號線。
3.權利要求2所述的薄膜半導體裝置，其特征在于，上述N型的薄膜晶體管的柵極電極與上述第1掃描線電氣連接，上述P型的薄膜晶體 管的柵極電極與上述第2掃描線電氣連接，上述N型的薄膜晶體管的柵極電極和上述P型的薄膜晶體管的柵極電極，在上述第1 掃描線或上述第2掃描線延伸的方向上偏移形成。
4.一種電光裝置，其特征在于，每個像素具有被施加電壓或電流的像素電極，通過將上述電壓或電流的變化變換為光 學變化的電光變換來顯示圖像，具有權利要求2或3所述的薄膜半導體裝置，上述薄膜半導體裝置中的上述單位電極形成為上述像素電極。
5.權利要求4所述的電光裝置，其特征在于，上述像素是顯示色為紅色、綠色、藍色之一并在上述信號線的延伸方向上形成為按規(guī) 定的順序排列上述顯示色的子像素。
6.權利要求4或5所述的電光裝置，其特征在于， 上述像素電極是反射光的反射電極。
7.權利要求4至6的任一項所述的電光裝置，其特征在于，以上述薄膜半導體裝置作為一方的基板，以與該一方的基板對向配置的對向基板作為 另一方的基板，在上述一方的基板和上述另一方的基板之間挾持有液晶層。
8.一種電子設備，其特征在于，具有權利要求4至7的任一項所述的電光裝置。
9.一種薄膜半導體裝置，其特征在于，在基板上具有溝道為N型的薄膜晶體管和溝道為P型的薄膜晶體管， 上述N型的薄膜晶體管的源極區(qū)域和上述P型的薄膜晶體管的源極區(qū)域在至少部分區(qū) 域中相鄰配置，并且經(jīng)由在上述部分區(qū)域形成的1個接觸孔與第1電極連接，上述N型的薄膜晶體管的漏極區(qū)域和上述P型的薄膜晶體管的漏極區(qū)域在至少部分區(qū) 域中相鄰配置，并且經(jīng)由在上述部分區(qū)域形成的1個接觸孔與第2電極連接，構成上述N型的薄膜晶體管和上述P型的薄膜晶體管的半導體層一體形成為環(huán)狀。
全文摘要
通過在各像素配置N型和P型的2個薄膜晶體管，接觸孔的形成數(shù)從2個增至4個，薄膜晶體管的平面占有面積變大。本發(fā)明提供了薄膜半導體裝置、電光裝置和電子設備，其中將N型薄膜晶體管NT的漏極區(qū)域ND和P型薄膜晶體管PT的漏極區(qū)域PD部分相鄰地配置，另外，將N型薄膜晶體管NT的源極區(qū)域NS和P型薄膜晶體管PT的源極區(qū)域PS部分相鄰地配置。在漏極區(qū)域ND與漏極區(qū)域PD的相鄰部分形成1個接觸孔121，漏極區(qū)域ND和漏極區(qū)域PD同時與信號線12電氣連接。在源極區(qū)域NS和源極區(qū)域PS的相鄰部分形成1個接觸孔291，源極區(qū)域NS和源極區(qū)域PS同時與電容電極29連接。
文檔編號H01L21/84GK101834190SQ201010133968
公開日2010年9月15日 申請日期2010年3月12日 優(yōu)先權日2009年3月13日
發(fā)明者廣島安 申請人:精工愛普生株式會社