專利名稱：一種bcd器件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明屬于半導(dǎo)體功率器件技術(shù)領(lǐng)域。
背景技術(shù)：
高壓功率集成電路的發(fā)展離不開高壓和低壓半導(dǎo)體器件。高壓功率集成電路常利 用Bipolar晶體管的高模擬精度、CMOS的高集成度以及DMOS (Double-diffused MOSFET)的 高功率或電壓特性，將Bipolar模擬電路、CMOS邏輯電路、CMOS模擬電路和匿OS高壓功率 器件單片集成在一起(簡稱BCD器件)。橫向高壓器件由于漏極、柵極、源極都在芯片表面， 易于通過內(nèi)部連接與低壓信號電路集成，被廣泛應(yīng)用于高壓功率集成電路中。但由于DMOS 器件的導(dǎo)通電阻Ron與器件耐壓BV存在Ron ^ BV2》26的關(guān)系，使得器件在高壓應(yīng)用時， 導(dǎo)通電阻急劇上升，這就限制了橫向高壓匿OS器件在高壓功率集成電路中的應(yīng)用，尤其是 在要求低導(dǎo)通損耗和小芯片面積的電路中。為了克服高導(dǎo)通電阻的問題，J. A. APPLES等人 提出了 RESURF(Reduced SURface Field)降低表面場技術(shù)，被廣泛應(yīng)用于高壓器件的設(shè)計 中，但仍不能有效解決高導(dǎo)通電阻的問題。
發(fā)明內(nèi)容
本發(fā)明的目的是提供一種新型的BCD半導(dǎo)體器件及其制造方法，能夠在同一芯片 上同時集成高壓nLIGBT、三類高壓nLDM0S、低壓NM0S、低壓PMOS和低壓NPN等半導(dǎo)體器件。 其中，所集成的高壓半導(dǎo)體器件與常規(guī)具有降場層的高壓半導(dǎo)體器件相比，在相同芯片面 積的情況下具有更小的導(dǎo)通電阻(或在相同的導(dǎo)通能力的情況下具有更小的芯片面積)。 所述制造方法簡單，工藝難度相對較低。 本發(fā)明的目的是這樣達(dá)到的一種BCD半導(dǎo)體器件，如圖l所示，包括集成于同一 芯片上的高壓nLIGBT器件1、第一類高壓nLDM0S器件2、第二類高壓nLDM0S器件3、第三類 高壓nL匿0S器件4、低壓NM0S器件5、低壓PMOS器件6和低壓NPN器件7。
所述高壓nLIGBT器件1直接做在p型襯底10中，p型降場層311位于場氧化層 51下、被n型漂移區(qū)阱21和n型外延層20包圍；p+陽極區(qū)72處于陽極金屬902下、被n型 外延層20包圍；n+陰極區(qū)81和p+阱接觸區(qū)71并排處于陰極金屬901下、被p型體區(qū)301 包圍；P型埋層12位于p型體區(qū)301和p型襯底10間；多晶硅柵61部分處于柵氧化層41 上、部分處于場氧化層51上；多晶硅場板62處于場氧化層51上、與陽極金屬902相連。
所述第一類高壓nL匿0S器件2直接做在p型襯底10中，p型降場層312位于場氧 化層51下、被n型漂移區(qū)阱22和n型外延層20包圍；n+漏區(qū)83處于漏極金屬904下、被 n型外延20包圍；n+源區(qū)82和p+阱接觸區(qū)73并排處于源極金屬903下、被p型體區(qū)302 包圍；P型體區(qū)302下面有p型埋層13 ;多晶硅柵63部分處于柵氧化層42上、部分處于場 氧化層51上；多晶硅場板64處于場氧化層51上、與漏極金屬904相連。
所述第二類高壓nL匿0S器件3直接做在p型襯底10中，p型降場層313位于場 氧化層51下、被n型漂移區(qū)阱23和n型外延層20包圍；n+漏區(qū)85處于漏極金屬906下、被n型外延層20包圍；n+源區(qū)84和p+阱接觸區(qū)74并排處于源極金屬905下、被p型體區(qū) 303包圍；p型體區(qū)303下面有p型埋層14 ;多晶硅柵65部分處于柵氧化層43上、部分處 于場氧化層51上。 所述第三類高壓nL匿0S器件4直接做在p型襯底10中，p型降場層314位于場 氧化層51下、被n型漂移區(qū)阱24和n型外延層20包圍；n+漏區(qū)87處于漏極金屬908下、 被n型外延層20包圍；n+源區(qū)86和p+阱接觸區(qū)75并排處于源極金屬907下、被p型體區(qū) 304包圍；p型體區(qū)304下面有p型埋層15 ;多晶硅柵66處于柵氧化層44上。
所述低壓NMOS器件5做在p型阱305中，p型阱305下面有p型埋層16，其n+漏 區(qū)89處于漏極金屬910下、被p型阱305包圍；n+源區(qū)88和p+阱接觸區(qū)76并排處于源極 金屬909下、被p型阱305包圍；多晶硅柵67處于柵氧化層45上、金屬前介質(zhì)11下；多晶 硅柵67、源極金屬909和漏極金屬910通過金屬前介質(zhì)11相互隔離。
所述低壓PMOS 6器件做在n型外延層20中，n型外延層20下面有n型阱25，其 P+漏區(qū)78處于漏極金屬912下、被n型外延層20包圍，所述p+源區(qū)77和n+阱接觸區(qū)810 并排處于源極金屬911下、被n型外延層20包圍，所述多晶硅柵68處于柵氧化層46上、金 屬前介質(zhì)11下，所述多晶硅柵68、源極金屬911和漏極金屬912通過金屬前介質(zhì)11相互隔 離。 所述低壓NPN 7器件直接做在p型襯底10中，其集電區(qū)由n型外延層20和n型 阱26構(gòu)成，所述基區(qū)由p型阱306構(gòu)成，所述基極p+接觸區(qū)79位于基極金屬914下、被基 區(qū)p型阱306包圍，所述發(fā)射極n+區(qū)812位于發(fā)射極金屬915下、被基區(qū)p型阱306包圍， 所述集電極n+區(qū)811位于集電極金屬913下、被集電區(qū)n型外延層20包圍，所述集電極金 屬913、基極金屬914和發(fā)射極金屬915通過金屬前介質(zhì)11相互隔離。
上述BCD器件的制造方法包括以下步驟 第一步在p型襯底10中，注入n型雜質(zhì)擴(kuò)散形成n型阱21 26， p型襯底電阻 率為10 200歐姆 厘米，n型雜質(zhì)注入劑量為1E12cm—2 1E13cm—2 ;
第二步注入p型雜質(zhì)形成p型埋層12 16和p型降場層311 314， p型雜質(zhì) 注入劑量為5Ellcm—2 1E13cm—2 ; 第三步外延形成n型外延層20，外延層厚度為1微米 5微米，外延層濃度為 1E15 1E16cm—3 ; 第四步在n型外延層20上注入p型雜質(zhì)，形成p型阱301 306， p型雜質(zhì)注入 劑量為1E12cm—2 1E14cm—2 ; 第五步硅局部氧化LOCOS(LOCal Oxidation of Silicon)工藝形成場氧化層 51 ; 第六步形成nLIGBT器件1、第一類高壓nLDM0S器件2、第二類高壓nLDM0S器件 3、第三類高壓nL匿0S器件4、低壓NM0S器件5和低壓PM0S器件6的柵氧化層41 46，柵 氧化層厚度為7nm 100nm ; 第七步形成nLIGBT器件1的多晶硅柵61和多晶硅場板62、第一類高壓nL匿0S 器件2的多晶硅柵63和多晶硅場板64、第二類高壓nL匿0S器件3的多晶硅柵65，第三類 高壓nL匿0S器件4的多晶硅柵66，低壓NM0S器件5的多晶硅柵67和低壓PM0S器件6的 多晶硅柵68，多晶硅柵方塊電阻值為10 40歐姆/方塊；
第八步先后注入n型(或p型)雜質(zhì)和p型(或n型)雜質(zhì)形成nLIGBT器件的 n+陰極區(qū)81、nLIGBT器件的p+阱接觸區(qū)71、nLIGBT器件的p+陽極區(qū)72、第一類高壓nLDMOS 器件2的n+源區(qū)82、第一類高壓nLDMOS器件2的p+阱接觸區(qū)73、第一類高壓nLDMOS器件 2的n+漏區(qū)83、第二類高壓nLDMOS器件3的n+源區(qū)84、第二類高壓nLDMOS器件3的p+阱 接觸區(qū)74、第二類高壓nL匿0S器件3的n+漏區(qū)85、第三類高壓nL匿0S器件4的n+源區(qū) 86、第三類高壓nL匿0S器件4的p+阱接觸區(qū)75、第三類高壓nL匿0S器件4的n+漏區(qū)87、 低壓NMOS器件5的n+源區(qū)88、低壓NMOS器件5的p+阱接觸區(qū)76、低壓NMOS器件5的n+ 漏區(qū)89、低壓PMOS器件6的p+源區(qū)77、低壓PM0S器件6的n+阱接觸區(qū)810、低壓PM0S器 件6的p+漏區(qū)78、NPN器件7的集電極n+區(qū)811，NPN器件7的基極p+接觸區(qū)79，NPN器件 7的發(fā)射極n+區(qū)812， n型雜質(zhì)和p型雜質(zhì)注入劑量為1E15cm—2 2E16cm—2 ; 第九步，淀積形成金屬前介質(zhì)11 ; 第十步金屬化形成高壓nLIGBT器件1的陰極金屬901和陽極金屬902，第一類 高壓nL匿0S器件2的源極金屬903和漏極金屬904，第二類高壓nL匿0S器件3的源極金屬 905和漏極金屬906，第三類高壓nLDMOS器件4的源極金屬907和漏極金屬908，低壓NMOS 器件5的源極金屬909和漏極金屬910，低壓PMOS器件6的源極金屬911和漏極金屬912， NPN器件7的集電極金屬913、基極金屬914和發(fā)射極金屬915。 所述在p型襯底10中注入n型雜質(zhì)擴(kuò)散形成n型阱21 26，其不同器件的n阱 可分步形成，也可同時形成；所述在注入P型雜質(zhì)形成P型埋層12 16、p型降場層311 314，不同器件的p型層可分步形成，也可同時形成。 本發(fā)明的優(yōu)點是本發(fā)明在襯底10上實現(xiàn)nLIGBT、 nLDM0S、低壓NM0S、低壓PMOS 和低壓NPN的單片集成。由于p型降場層311、312、313和314分別位于n型外延層20和 n型漂移區(qū)阱21、22、23和24間，使得p型埋層311、312、313和314上的n型外延層20為 高壓器件提供了一個額外的表面導(dǎo)電溝道，使得導(dǎo)電通道增加，降低了高壓器件的比導(dǎo)通 電阻，從而降低芯片的制造成本。由于采用外延工藝增加了一個額外的表面導(dǎo)電通道，減小 了表面電流流動的路徑，因此降低了器件的導(dǎo)通電阻。與常規(guī)具有降場層的高壓半導(dǎo)體器 件相比，本發(fā)明提供的高壓半導(dǎo)體器件在相同芯片面積的情況下具有更小的導(dǎo)通電阻(或 在相同的導(dǎo)通能力的情況下具有更小的芯片面積)。本發(fā)明的nLIGBT器件、nU)M0S器件還 具有輸入阻抗高、輸出阻抗低等特點，其構(gòu)成的高壓功率集成電路可以用于消費電子、顯示 驅(qū)動等多種產(chǎn)品中。
圖1是本發(fā)明提供的BCD半導(dǎo)體器件的結(jié)構(gòu)示意圖。圖中，10是p型襯底，11是 金屬前介質(zhì)，21 24是n型漂移區(qū)阱，25 26是n型阱，12 16是p型埋層、311 314 是P型降場層，301 304是p型阱，41 46是柵氧化層，51是場氧化層，61、63、65 68 是多晶硅硅柵，62、64是多晶硅場板，71 79是p"的各區(qū)，81 89是f的各區(qū)，810 812 是低壓器件的各極11+區(qū)，901 915是各金屬電極。
具體實施例方式
—種BCD半導(dǎo)體器件，如圖1所示，包括集成于同一芯片上的高壓nLIGBT器件1、第一類高壓nLDM0S器件2、第二類高壓nLDM0S器件3、第三類高壓nLDM0S器件4、低壓NM0S 器件5、低壓PMOS器件6和低壓NPN器件7。 所述高壓nLIGBT器件1直接做在p型襯底10中，p型降場層311位于場氧化層 51下、被n型漂移區(qū)阱21和n型外延層20包圍；p+陽極區(qū)72處于陽極金屬902下、被n型 外延層20包圍；n+陰極區(qū)81和p+阱接觸區(qū)71并排處于陰極金屬901下、被p型體區(qū)301 包圍；P型埋層12位于p型體區(qū)301和p型襯底10間；多晶硅柵61部分處于柵氧化層41 上、部分處于場氧化層51上；多晶硅場板62處于場氧化層51上、與陽極金屬902相連。
所述第一類高壓nL匿0S器件2直接做在p型襯底10中，p型降場層312位于場氧 化層51下、被n型漂移區(qū)阱22和n型外延層20包圍；n+漏區(qū)83處于漏極金屬904下、被 n型外延20包圍；n+源區(qū)82和p+阱接觸區(qū)73并排處于源極金屬903下、被p型體區(qū)302 包圍；P型體區(qū)302下面有p型埋層13 ;多晶硅柵63部分處于柵氧化層42上、部分處于場 氧化層51上；多晶硅場板64處于場氧化層51上、與漏極金屬904相連。
所述第二類高壓nL匿0S器件3直接做在p型襯底10中，p型降場層313位于場 氧化層51下、被n型漂移區(qū)阱23和n型外延層20包圍；n+漏區(qū)85處于漏極金屬906下、 被n型外延層20包圍；n+源區(qū)84和p+阱接觸區(qū)74并排處于源極金屬905下、被p型體區(qū) 303包圍；p型體區(qū)303下面有p型埋層14 ;多晶硅柵65部分處于柵氧化層43上、部分處 于場氧化層51上。 所述第三類高壓nL匿0S器件4直接做在p型襯底10中，p型降場層314位于場 氧化層51下、被n型漂移區(qū)阱24和n型外延層20包圍；n+漏區(qū)87處于漏極金屬908下、 被n型外延層20包圍；n+源區(qū)86和p+阱接觸區(qū)75并排處于源極金屬907下、被p型體區(qū) 304包圍；p型體區(qū)304下面有p型埋層15 ;多晶硅柵66處于柵氧化層44上。
所述低壓NM0S器件5做在p型阱305中，p型阱305下面有p型埋層16，其n+漏 區(qū)89處于漏極金屬910下、被p型阱305包圍；n+源區(qū)88和p+阱接觸區(qū)76并排處于源極 金屬909下、被p型阱305包圍；多晶硅柵67處于柵氧化層45上、金屬前介質(zhì)11下；多晶 硅柵67、源極金屬909和漏極金屬910通過金屬前介質(zhì)11相互隔離。
所述低壓PM0S 6器件做在n型外延層20中，n型外延層20下面有n型阱25，其 P+漏區(qū)78處于漏極金屬912下、被n型外延層20包圍，所述p+源區(qū)77和n+阱接觸區(qū)810 并排處于源極金屬911下、被n型外延層20包圍，所述多晶硅柵68處于柵氧化層46上、金 屬前介質(zhì)11下，所述多晶硅柵68、源極金屬911和漏極金屬912通過金屬前介質(zhì)11相互隔 離。 所述低壓NPN 7器件直接做在p型襯底10中，其集電區(qū)由n型外延層20和n型 阱26構(gòu)成，所述基區(qū)由p型阱306構(gòu)成，所述基極p+接觸區(qū)79位于基極金屬914下、被基 區(qū)p型阱306包圍，所述發(fā)射極n+區(qū)812位于發(fā)射極金屬915下、被基區(qū)p型阱306包圍， 所述集電極n+區(qū)811位于集電極金屬913下、被集電區(qū)n型外延層20包圍，所述集電極金 屬913、基極金屬914和發(fā)射極金屬915通過金屬前介質(zhì)11相互隔離。
上述BCD器件的制造方法包括以下步驟 第一步在p型襯底10中，注入n型雜質(zhì)擴(kuò)散形成n型阱21 26， p型襯底電阻
率為10 200歐姆 厘米，n型雜質(zhì)注入劑量為1E12cm—2 1E13cm—2 ; 第二步注入p型雜質(zhì)形成p型埋層12 16和p型降場層311 314， p型雜質(zhì)注入劑量為5Ellcm—2 1E13cm—2 第三步外延形成n型外延層20，外延層厚度為1微米 5微米，外延層濃度為 1E15 1E16cm—3 ; 第四步在n型外延層20上注入p型雜質(zhì)，形成p型阱301 306， p型雜質(zhì)注入 劑量為1E12cm—2 1E14cm—2 ; 第五步硅局部氧化LOCOS(LOCal Oxidation of Silicon)工藝形成場氧化層 51 ; 第六步形成nLIGBT器件1、第一類高壓nLDM0S器件2、第二類高壓nLDM0S器件 3、第三類高壓nL匿0S器件4、低壓NM0S器件5和低壓PM0S器件6的柵氧化層41 46，柵 氧化層厚度為7nm 100nm ; 第七步形成nLIGBT器件1的多晶硅柵61和多晶硅場板62、第一類高壓nL匿0S 器件2的多晶硅柵63和多晶硅場板64、第二類高壓nL匿0S器件3的多晶硅柵65，第三類 高壓nL匿0S器件4的多晶硅柵66，低壓NM0S器件5的多晶硅柵67和低壓PM0S器件6的 多晶硅柵68，多晶硅柵方塊電阻值為10 40歐姆/方塊； 第八步先后注入n型(或p型)雜質(zhì)和p型(或n型)雜質(zhì)形成nLIGBT器件的 n+陰極區(qū)81、nLIGBT器件的p+阱接觸區(qū)71、nLIGBT器件的p+陽極區(qū)72、第一類高壓nLDM0S 器件2的n+源區(qū)82、第一類高壓nLDM0S器件2的p+阱接觸區(qū)73、第一類高壓nLDM0S器件 2的n+漏區(qū)83、第二類高壓nLDM0S器件3的n+源區(qū)84、第二類高壓nLDM0S器件3的p+阱 接觸區(qū)74、第二類高壓nL匿0S器件3的n+漏區(qū)85、第三類高壓nL匿0S器件4的n+源區(qū) 86、第三類高壓nL匿0S器件4的p+阱接觸區(qū)75、第三類高壓nL匿0S器件4的n+漏區(qū)87、 低壓NM0S器件5的n+源區(qū)88、低壓NMOS器件5的p+阱接觸區(qū)76、低壓NMOS器件5的n+ 漏區(qū)89、低壓PMOS器件6的p+源區(qū)77、低壓PMOS器件6的n+阱接觸區(qū)810、低壓PMOS器 件6的p+漏區(qū)78、NPN器件7的集電極n+區(qū)811，NPN器件7的基極p+接觸區(qū)79，NPN器件 7的發(fā)射極n+區(qū)812， n型雜質(zhì)和p型雜質(zhì)注入劑量為1E15cm—2 2E16cm—2 ;
第九步，淀積形成金屬前介質(zhì)11 ; 第十步金屬化形成高壓nLIGBT器件1的陰極金屬901和陽極金屬902，第一類 高壓nL匿0S器件2的源極金屬903和漏極金屬904，第二類高壓nL匿0S器件3的源極金屬 905和漏極金屬906，第三類高壓nLDM0S器件4的源極金屬907和漏極金屬908，低壓NMOS 器件5的源極金屬909和漏極金屬910，低壓PMOS器件6的源極金屬911和漏極金屬912， NPN器件7的集電極金屬913、基極金屬914和發(fā)射極金屬915。 本發(fā)明在p型襯底上制造BCD半導(dǎo)體器件，通過p型埋層上的n型外延層為高壓 器件提供一個表面的導(dǎo)電溝道，使得導(dǎo)電通道增加，降低了高壓器件的比導(dǎo)通電阻，從而降 低芯片的制造成本。將nLIGBT器件1，第一類高壓nL匿0S器件2、第二類高壓nL匿0S器 件3、第三類高壓nL匿0S器件4、低壓NMOS器件5、低壓PMOS器件6和低壓NPN器件7單 片集成，減小芯片面積，增大了芯片的應(yīng)用領(lǐng)域。本例中，P型襯底10電阻率10 200歐 姆 厘米、n型漂移區(qū)阱21 24和n型阱25 26結(jié)深2微米 12微米、p型埋層12 16厚度為0. 5微米 10微米、p型降場層311 314厚度為0. 5 5微米、n型外延厚度為 1微米 5微米、p型阱301 306結(jié)深0. 5微米 6微米、柵氧化層41 46厚度7nm 100nm。在單晶襯底實現(xiàn)nLIGBT器件、nL匿0S器件、低壓NM0S器件、低壓PM0S器件和低壓
8NPN器件的單片集成。包括100V 1200V的nLIGBT器件1， 100V 1200V的第一類高壓 nLDMOS器件2， 20V 200V的第二類高壓nLDMOS器件3， 20V 100V的第三類高壓nLDMOS 器件4，滿足高壓功率集成電路對高壓功率器件的要求，其構(gòu)成的高壓功率集成電路可以用 于消費電子、顯示驅(qū)動等多種產(chǎn)品中。
權(quán)利要求
包括集成于同一芯片上的高壓nLIGBT器件(1)、第一類高壓nLDMOS器件(2)、第二類高壓nLDMOS器件(3)、第三類高壓nLDMOS器件(4)、低壓NMOS器件(5)、低壓PMOS器件(6)和低壓NPN器件(7)；其特征在于所述高壓nLIGBT器件(1)直接做在p型襯底(10)中，p型降場層(311)位于場氧化層(51)下、被n型漂移區(qū)阱(21)和n型外延層(20)包圍；p+陽極區(qū)(72)處于陽極金屬(902)下、被n型外延層(20)包圍；n+陰極區(qū)(81)和p+阱接觸區(qū)(71)并排處于陰極金屬(901)下、被p型體區(qū)(301)包圍；p型埋層(12)位于p型體區(qū)(301)和p型襯底(10)間；多晶硅柵(61)部分處于柵氧化層(41)上、部分處于場氧化層(51)上；多晶硅場板(62)處于場氧化層(51)上、與陽極金屬(902)相連；所述第一類高壓nLDMOS器件(2)直接做在p型襯底(10)中，p型降場層(312)位于場氧化層(51)下、被n型漂移區(qū)阱(22)和n型外延層(20)包圍；n+漏區(qū)(83)處于漏極金屬(904)下、被n型外延層(20)包圍；n+源區(qū)(82)和p+阱接觸區(qū)(73)并排處于源極金屬(903)下、被p型體區(qū)(302)包圍；p型埋層(13)位于p型體區(qū)(302)和p型襯底(10)間；多晶硅柵(63)部分處于柵氧化層(42)上、部分處于場氧化層(51)上；多晶硅場板(64)處于場氧化層(51)上、與漏極金屬(904)相連；所述第二類高壓nLDMOS器件(3)直接做在p型襯底(10)中，p型降場層(313)位于場氧化層(51)下、被n型漂移區(qū)阱(23)和n型外延層(20)包圍；n+漏區(qū)(85)處于漏極金屬(906)下、被n型外延層(20)包圍；n+源區(qū)(84)和p+阱接觸區(qū)(74)并排處于源極金屬(905)下、被p型體區(qū)(303)包圍；p型埋層(14)位于p型體區(qū)(303)和p型襯底(10)間；多晶硅柵(65)部分處于柵氧化層(43)上、部分處于場氧化層(51)上；所述第三類高壓nLDMOS器件(4)直接做在p型襯底(10)中，p型降場層(314)位于場氧化層(51)下、被n型漂移區(qū)阱(24)和n型外延層(20)包圍；n+漏區(qū)(87)處于漏極金屬(908)下、被n型外延層(20)包圍；n+源區(qū)(86)和p+阱接觸區(qū)(75)并排處于源極金屬(907)下、被p型體區(qū)(304)包圍；p型埋層(15)位于p型體區(qū)(304)和p型襯底(10)間；多晶硅柵(66)處于柵氧化層(44)上；所述低壓NMOS器件(5)做在p型阱(305)中，p型阱(305)通過p型埋層(16)與襯底(10)相連，其n+漏區(qū)(89)處于漏極金屬(910)下、被p型阱(305)包圍；n+源區(qū)(88)和p+阱接觸區(qū)(76)并排處于源極金屬(909)下、被p型阱(305)包圍；多晶硅柵(67)處于柵氧化層(45)上、金屬前介質(zhì)(11)下；多晶硅柵(67)、源極金屬(909)和漏極金屬(910)通過金屬前介質(zhì)(11)相互隔離；所述低壓PMOS器件(6)做在n型外延層(20)中，p+漏區(qū)(78)處于漏極金屬(912)下、被n型外延層(20)包圍，所述p+源區(qū)(77)和n+阱接觸區(qū)(810)并排處于源極金屬(911)下、被n型外延層(20)包圍，所述多晶硅柵(68)處于柵氧化層(46)上、金屬前介質(zhì)(11)下，所述多晶硅柵(68)、源極金屬(911)和漏極金屬(912)通過金屬前介質(zhì)(11)相互隔離；所述低壓NPN器件(7)直接做在p型襯底(10)中，集電區(qū)n型阱(26)置于p型襯底(10)中、與n型外延層(20)相連，所述基區(qū)p型阱(306)被由n型外延層(20)和n型阱(26)構(gòu)成的集電區(qū)包圍，所述基極p+接觸區(qū)(79)位于基極金屬(914)下、被基區(qū)p阱(306)包圍，所述發(fā)射極n+區(qū)(812)位于發(fā)射極金屬(915)下、被基區(qū)p型阱(306)包圍，所述集電極n+區(qū)(811)位于集電極金屬(913)下、被n型外延層(20)包圍，集電極金屬(913)、基極金屬(914)和發(fā)射極金屬(915)通過金屬前介質(zhì)11相互隔離。
2. —種BCD器件的制造方法，包括以下步驟第一步在P型襯底10中，注入n型雜質(zhì)擴(kuò)散形成n型阱(21 26)，p型襯底電阻率 為10 200歐姆 厘米，n型雜質(zhì)注入劑量為1E12cm—2 1E13cm—2 ;第二步注入P型雜質(zhì)形成P型埋層(12 16)和p型降場層(311 314) ， p型雜質(zhì) 注入劑量為5Ellcm—2 1E13cm—2 ;第三步外延形成n型外延層(20)，外延層厚度為1微米 5微米，外延層濃度為 1E15 1E16cm—3 ;第四步在n型外延層(20)上注入p型雜質(zhì)，形成p型阱(301 306) ， p型雜質(zhì)注入 劑量為1E12cm—2 1E14cm—2 ;第五步硅局部氧化L0C0S工藝形成場氧化層(51);第六步形成nLIGBT器件(1)、第一類高壓nL匿0S器件(2)、第二類高壓nL匿0S器件 (3)、第三類高壓nL匿0S器件(4)、低壓NM0S器件(5)和低壓PMOS器件(6)的柵氧化層 (41 46)，柵氧化層厚度為7nm 100nm ;第七步形成nLIGBT器件(1)的多晶硅柵(61)和多晶硅場板(62)、第一類高壓nLDMOS 器件(2)的多晶硅柵(63)和多晶硅場板(64)、第二類高壓nL匿0S器件(3)的多晶硅柵 (65)，第三類高壓nLDM0S器件(4)的多晶硅柵(66)，低壓NMOS (5)的多晶硅柵(67)和低壓 PMOS器件(6)的多晶硅柵(68)，多晶硅柵方塊電阻值為10 40歐姆/方塊；第八步先后注入n型或p型雜質(zhì)和p型或n型雜質(zhì)形成nLIGBT器件的n+陰極區(qū)(81)、 nLIGBT器件的p+阱接觸區(qū)(71) 、 nLIGBT器件的p+陽極區(qū)(72)、第一類高壓nLDMOS器件 (2)的n+源區(qū)(82)、第一類高壓nLDMOS器件(2)的p+阱接觸區(qū)(73)、第一類高壓nLDMOS 器件(2)的n+漏區(qū)(83)、第二類高壓nLDMOS器件(3)的n+源區(qū)(84)、第二類高壓nLDM0S 器件(3)的p+阱接觸區(qū)(74)、第二類高壓nL匿0S器件(3)的n+漏區(qū)(85)、第三類高壓 nLDM0S器件(4)的n+源區(qū)(86)、第三類高壓nLDM0S器件(4)的p+阱接觸區(qū)(75)、第三類 高壓nLDMOS器件(4)的n+漏區(qū)(87)、低壓NM0S器件(5)的n+源區(qū)(88)、低壓NMOS器件 (5)的p+阱接觸區(qū)(76)、低壓NM0S器件(5)的n+漏區(qū)(89)、低壓PM0S器件(6)的p+源區(qū) (77)、低壓PM0S器件(6)的n+阱接觸區(qū)(810)、低壓PM0S器件(6)的p+漏區(qū)(78)、NPN器 件(7)的集電極n+區(qū)(811)， NPN器件(7)的基極p+接觸區(qū)(79) ， NPN器件(7)的發(fā)射極 n+區(qū)(812) ， n型雜質(zhì)禾口 p型雜質(zhì)注入劑量為1E15cm—2 2E16cm—2第九步，淀積形成金屬前介質(zhì)(11);第十步金屬化形成高壓nLIGBT器件(1)的陰極金屬(901)和陽極金屬(902)，第一 類高壓nLDMOS器件(2)的源極金屬(903)和漏極金屬(904)，第二類高壓nLDMOS器件(3) 的源極金屬(905)和漏極金屬(906)，第三類高壓nL匿0S器件(4)的源極金屬(907)和漏 極金屬(908)，低壓NM0S器件(5)的源極金屬(909)和漏極金屬(910)，低壓PM0S器件(6) 的源極金屬(911)和漏極金屬(912)，NPN器件(7)的集電極金屬(913)、基極金屬(914)和 發(fā)射極金屬(915)。
全文摘要
一種BCD器件及其制造方法，屬于半導(dǎo)體功率器件技術(shù)領(lǐng)域。本發(fā)明在同一芯片上同時集成高壓nLIGBT、三類高壓nLDMOS、低壓NMOS、低壓PMOS和低壓NPN等半導(dǎo)體器件。其中，高壓nLIGBT、nLDMOS和低壓NPN直接做在單晶p型襯底上，低壓NMOS做在p型阱中，低壓PMOS做在n型外延層中。由于p型降場層分別位于n型外延層和n型漂移區(qū)阱間，使得p型埋層上的n型外延層為高壓器件提供了一個額外的表面導(dǎo)電溝道，使得導(dǎo)電通道增加，降低了高壓器件的比導(dǎo)通電阻，從而降低芯片的制造成本。本發(fā)明的nLIGBT器件、nLDMOS器件還具有輸入阻抗高、輸出阻抗低等特點，其構(gòu)成的高壓功率集成電路可以用于消費電子、顯示驅(qū)動等多種產(chǎn)品中。
文檔編號H01L29/10GK101771039SQ20101002814
公開日2010年7月7日 申請日期2010年1月20日 優(yōu)先權(quán)日2010年1月20日
發(fā)明者喬明, 傅達(dá)平, 張波, 段雙亮, 羅波, 蔣苓利 申請人:電子科技大學(xué)