專利名稱：形成感測電路的方法及其結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明一般涉及電子學(xué)，尤其是涉及半導(dǎo)體、其結(jié)構(gòu)和形成半導(dǎo)體器件的方法。
技術(shù)背景
過去，半導(dǎo)體工業(yè)利用各種方法和電路來形成電流感測信號，其表示通過晶體管 例如功率金屬氧化物半導(dǎo)體(MOS)場效應(yīng)晶體管(FET)的電流。一個特定的電路配置利用 具有共同連接著的漏極和柵極以及分開的源極的兩個晶體管。源極的有源區(qū)彼此成比例， 以便流經(jīng)一個晶體管的電流是流經(jīng)另一晶體管的電流的小百分比。這常常稱為鏡像晶體管 配置或SenseFET。發(fā)現(xiàn)通過小晶體管的電流的值與通過較大的晶體管的電流的值不總是恒 定的比率。因此，一些配置包括便于將開爾文(Kelvin)感測端子直接連接到大晶體管的源 極的分開的開爾文連接。圖1示出具有主晶體管(MT)和感測晶體管(S)的SenSeFET215的現(xiàn)有技術(shù)例子。 感測晶體管(ST)的源極(SS)被引到SenseFET 215的封裝的外部的連接。主晶體管(MT) 的源極(MS)被引到SenSeFET215的封裝的外部的連接，且開爾文感測(KS)被引到該封裝 的另一外部端子。在一些配置中，放大器220連接在虛擬接地或虛擬地線連接中。可以認 為，這樣的配置通過將感測源極(SS)和主源極(MS)維持在相同的電位而在感測源極(SS) 處提供信號，該信號是通過主晶體管的電流的更準(zhǔn)確的表示。然而，已經(jīng)發(fā)現(xiàn)，即使該配置 也導(dǎo)致通過主晶體管和感測晶體管的電流的值之間的不精確性。因此，期望有一種電流感測電路和方法，其提供更準(zhǔn)確地表示通過主晶體管的電 流和通過組合的主晶體管和感測晶體管的漏極的電流的值的信號。


圖1簡要示出現(xiàn)有技術(shù)感測電路；圖2簡要示出根據(jù)本發(fā)明的改進的電流感測電路的一部分的實施方式；圖3簡要示出根據(jù)本發(fā)明的另一改進的電流感測電路的一部分的實施方式；圖4簡要示出根據(jù)本發(fā)明的又一改進的電流感測電路的一部分的實施方式；圖5簡要示出根據(jù)本發(fā)明的再一改進的電流感測電路的一部分的實施方式；圖6示出根據(jù)本發(fā)明的半導(dǎo)體基底的一部分的實施方式的放大等距視圖，圖4的 電流感測電路在該半導(dǎo)體基底上形成；圖7示出根據(jù)本發(fā)明的容納圖6的半導(dǎo)體基底的半導(dǎo)體封裝的平面圖；以及圖8-圖11簡要示出根據(jù)本發(fā)明的圖5的改進的電流感測電路的實施方式的一些 連接的可選實施方式。為了說明的簡潔和清楚，附圖中的元件不一定按比例繪制，且不同圖中相同的參 考數(shù)字表示相同的元件。此外，為了描述的簡單而省略了公知的步驟和元件的說明與細節(jié)。 如這里所使用的載流電極(current carrying electrode)表示器件的一個元件，如MOS晶 體管的源極或漏極、或雙極晶體管的集電極或發(fā)射極、或二極管的陰極或陽極，該元件承載通過該器件的電流；而控制電極表示器件的一個元件，如MOS晶體管的柵極或雙極晶體管 的基極，該元件控制通過該器件的電流。雖然這些器件在這里被解釋為某個N溝道或P溝道 器件、或某個N型或P型摻雜區(qū)，但本領(lǐng)域中的普通技術(shù)人員應(yīng)該認識到，依照本發(fā)明，互補 器件也是可能的。本領(lǐng)域中的技術(shù)人員應(yīng)認識到，這里使用關(guān)于電路操作的詞語“在...的 期間”、“在...同時”、“當(dāng)...的時候”不是表示一旦開始操作馬上就會出現(xiàn)反應(yīng)的的準(zhǔn)確 術(shù)語，而是在被初始操作激起的反應(yīng)之間可能有一些微小但合理的延遲，例如傳播延遲。詞 語“大約”或“實質(zhì)上”的使用意指元件的值具有被預(yù)期非常接近于規(guī)定值或位置的參數(shù)。 然而，如在本領(lǐng)域中所公知的，總是存在阻止值或位置確切地如規(guī)定的微小變化。本領(lǐng)域中 完 全確認，直到約至少10% (且對于半導(dǎo)體摻雜濃度，直到20%)的變化是偏離確切地如 所述的理想目標(biāo)的合理變化。為了附圖的清楚，器件結(jié)構(gòu)的摻雜區(qū)被示為一般具有直線邊 緣和精確角度的角。但是，本領(lǐng)域的技術(shù)人員理解，由于摻雜物的擴散和活化，摻雜區(qū)的邊 緣一般不是直線，并且角可能不是精確的角。此外，本描述說明蜂窩設(shè)計(其中主體區(qū)是多個蜂窩區(qū))而不是單主體設(shè)計(其 中主體區(qū)包括以延長的圖案，一般以蛇形圖案，形成的單個區(qū))。然而，意圖是本描述可應(yīng)用 于蜂窩實現(xiàn)方式和單基部實現(xiàn)方式。
具體實施例方式圖2簡要示出包括感測類型的晶體管或晶體管20的電流感測電路10的示例性實 施方式的一部分。在優(yōu)選實施方式中，晶體管20是SenseFET類型的晶體管，但也可以是其 它類型的雙晶體管對，其中一個晶體管是傳導(dǎo)大電流的主晶體管，而另一晶體管是傳導(dǎo)作 為主晶體管的大電流的百分比的電流的鏡像晶體管。本領(lǐng)域技術(shù)人員應(yīng)認識到，SenseFET 類型的晶體管通常由很多晶體管元件形成，這些晶體管元件相互連接以形成可傳導(dǎo)大電流 的具有低導(dǎo)通電阻的較大的晶體管或主晶體管。這些元件中的一些有與其余元件的源極分 開的源極以形成較小的晶體管或感測晶體管，感測元件的源極被引到單獨的外部端子或感 測端子。所有元件的各自的漏極和所有元件的柵極通常共同連接以形成SenseFET的相應(yīng) 漏極和柵極。SenseFET是亞利桑那州菲尼克斯市的半導(dǎo)體器件工業(yè)LLC (SCILLC)的商標(biāo)。 在1985年11月12日發(fā)布給Robert Wrathall的美國專利號4，553，084中公開了 SenseFET 類型的晶體管的一個例子，該專利由此在這里通過引用被并入。晶體管20包括通常由虛線框標(biāo)識的主晶體管25和感測晶體管21。虛線框內(nèi)的元 件示出在感測晶體管21和主晶體管25中固有的各種晶體管元件，其包括各自的主體二極 管23和27以及各自的晶體管部分22和26。晶體管21和25 —般包括由各自的電阻器37 和43示出的導(dǎo)通電阻。導(dǎo)通電阻常常被認為是當(dāng)晶體管導(dǎo)通時漏極和源極之間的電阻，并 可縮寫為Rdson。晶體管20通常還包括補償電路48。在優(yōu)選實施方式中，補償電路48包 括具有串聯(lián)連接的電阻器50和電阻器51的電阻分壓器，以在電阻器50和51之間的公共 連接處形成感測節(jié)點55。補償電路48還包括連接到主晶體管25的源極的輸入49以及輸 出54。如將在下文例如圖6中進一步看到的，晶體管21和25在半導(dǎo)體基底例如半導(dǎo)體 基底83上形成，并形成有共同連接著的柵極和共同連接著的漏極。為了便于形成晶體管20 的外部連接，多個連接焊盤在基底83上形成。連接焊盤44電連接到電路48的輸入和晶體管25的源極。連接焊盤52連接到電路48的輸出54。在優(yōu)選實施方式中，連接焊盤52通 過輸出54連接到電阻器51的一個端子。連接焊盤56連接到感測節(jié)點55，而連接焊盤35 連接到晶體管21的源極?？蛇x的連接焊盤36也連接到晶體管21的源極并利于如將在下 文中進一步看到的可選實施方式。晶體管21和25的柵極共同連接到連接焊盤33，而晶體 管21和25的漏極共同連接到連接焊盤29。如本領(lǐng)域技術(shù)人員將認識到的，從電路48以及 晶體管21和25的元件到連接焊盤29、33、35、36、44、52和56的電連接一般在基底83上形 成為導(dǎo)體布線且通常為金屬布線。基底83上的導(dǎo)體布線對晶體管21和25的源極有電阻 器39、40和47所示的某個電阻。基底83和晶體管20通常密封在具有多個外部端子的半導(dǎo)體封裝11內(nèi)?；?3可連接到封裝11，例如連接到封裝11的引線框。各種公知的技術(shù)可用于提供封裝11的外 部端子和基底83上的連接焊盤之間的電連接。例如，基底83可連接到引線框，且引線接合 (wire bond)可在基底83的連接焊盤和封裝11的端子之間形成。各種其它公知的技術(shù)也 可用于提供包括焊料凸塊、TAB引線或線夾引線(clip lead)的封裝11的外部端子和連接 焊盤之間的電連接。在2007年4月10日發(fā)布給Carney等人的美國專利號7，202，106中 解釋了線夾引線的一個例子。不管使用什么技術(shù)，從連接焊盤到封裝11的外部端子的電路 徑都有相關(guān)的配線電阻(wiring resistance).電阻器30示出在連接焊盤29和端子12之 間的封裝配線電阻。類似地，電阻器34、58、59、57、53和45示出連接焊盤33、35、36、56、52 和44分別與端子13、15、14、16、17和18之間的封裝配線電阻。如本領(lǐng)域技術(shù)人員應(yīng)認識 到的，晶體管20可具有與晶體管25的源極的多個連接。與晶體管25的源極的一個這樣的 可選的額外連接通過與可選的端子19和額外焊盤44的可選的額外連接以虛線示出。在晶體管20的操作期間，電流60可流入端子12中并流經(jīng)晶體管20。對于圖2所 示的應(yīng)用，晶體管20配置成將電流60傳導(dǎo)到端子12中。然而，本領(lǐng)域技術(shù)人員應(yīng)認識到， 電流61和62可從端子18和15流到端子12。對于圖2所示的應(yīng)用，電流60的一部分作為 電流61流經(jīng)主晶體管25，而電流60的較小部分作為電流62流經(jīng)感測晶體管21。與晶體 管25的漏極和源極的連接形成電流61的電流流動路徑，且電阻器45和47表示在該電流 流動路徑中的導(dǎo)體感應(yīng)器的電阻。來自晶體管21的電流通常用于形成表示電流60的值的 電流感測信號。電流62的值與電流60的值之間的比稱為晶體管20的電流比(Iratio)。 Irantio通常表示為 其中161-電流161的值，以及162-電流 162 的值。晶體管25形成有大于晶體管21的源極區(qū)的源極區(qū)，以便在晶體管21和25的源 極區(qū)之間存在有源極區(qū)比。例如，晶體管25的源極區(qū)可350倍于晶體管21的源極區(qū)，以便 晶體管21和25具有350 1的源極區(qū)比率。在理想情況下，Iratiao的值大約等于源極 區(qū)比率，因此，電流62的值理想地將為電流60的值乘以所述源極區(qū)比率的倒數(shù)。例如，如 果源極區(qū)比率是350，則電流62的值理想地應(yīng)為電流60的值除以350。
在過去，各種因素使Irandio的值變化，這使電流62不能準(zhǔn)確地表示電流60的 值。因為電流61的值通常比電流62的值大得多，電阻器45所示的配線電阻兩端的電壓降 比電阻器58或電阻器58和59所示的配線電阻兩端的電壓降大得多。技術(shù)進步始終導(dǎo)致 降低Rdson值，從而降低了電阻器43的值，并且還導(dǎo)致降低電阻器45的值，使電阻器43接 近于電阻器45的值且通常也更接近于電阻器47的值。因此，電阻器45和/或電阻器47 兩端的電壓降的值變得更重要。此外，電阻器39和58以及電阻器45和47的值通常不具 有與Iration值相同的電阻比。因此，電阻器39和58以及電阻器45和47的電阻值之間 的差使Iratio的值不是理想的，這使電流62未準(zhǔn)確地表示電流60的值。因此，已經(jīng)發(fā)現(xiàn)，與電阻器39和58兩端的電壓降比較，補償電阻器45和47兩端 的電壓降很重要。其它因素也可影響Iratio和電流62的精確性。例如，當(dāng)溫度改變時，電 阻器39、40、45、47、58和59中任何一個的值可變化。此外，基底的接近晶體管25的部分可 能比基底的接近晶體管21的部分更熱，從而使電阻器43改變而電阻器37可能不改變，或 由于不一致的加熱效應(yīng)電阻器43可能有比電阻器37更大百分比的變化。此外，制造容限 可導(dǎo)致電阻器37和43的電阻從一個制造的部分到隨后制造的部分改變了大約電阻器45 和58/59的值。Rdson相對于電阻器45和58/59的值的此部分到部分的變化可使Iratio 變化且不保持恒定，這也可導(dǎo)致電流62的值不能準(zhǔn)確地表示電流60的值。在半導(dǎo)體基底83上也形成了具有晶體管21和25的補償電路48，以便由于這樣的 變化幫助保持Iratio的值實質(zhì)上恒定。額外的連接焊盤36、52和56也可幫助維持Iratio 更恒定。已經(jīng)發(fā)現(xiàn)，由于部分到部分的變化和溫度變化，考慮到電阻器45和/或電阻器47 兩端的電壓降，考慮到其中的溫度變化和Rdson相對于電阻器45、47和58/59的變化，補償 電路48補償這樣的變化并將Iratio維持到更恒定的值。Iratio的更恒定的值利于電流62 的值更準(zhǔn)確地表示電流60的值。因此，電流62可用于形成更準(zhǔn)確地表示電流60的值的感 測信號。如將在下文中進一步看到的，可選的電阻器41和42也可用于幫助最小化Iratio 的變化。在一些應(yīng)用中，運算放大器例如放大器65可在虛擬接地配置中與反饋網(wǎng)絡(luò)連接， 以從晶體管21接收電流并在放大器65的輸出上形成電流感測信號。放大器65通常具有連 接到反饋配置的反相輸入并且還連接成從晶體管21接收感測電流。放大器65的非反相輸 入連接成從補償電路48的感測節(jié)點55接收感測信號。反饋電阻器66通常連接到放大器 65的反相輸入以從輸出提供反饋路徑。在一些實施方式中，晶體管67可在放大器65的輸 出和電阻器66之間的反饋路徑中，以提供電流緩沖器并可能降低功率消耗。電壓通常連接 到晶體管67的集電極。雖然晶體管67被示為NPN晶體管，但它可為其它類型，包括PNP或 MOS晶體管(連同適當(dāng)?shù)碾妷涸?。在其它實施方式中，晶體管67被省略，且電阻器66連 接在放大器65的輸出和反相輸入之間。從放大器65的輸出提供的回到反相輸入的反饋使 放大器65強制放大器65的反相和非反相輸入處的電壓實質(zhì)上相等。在優(yōu)選實施方式中， 補償電路48與晶體管25的電流流動路徑的配線電阻并聯(lián)連接。可以認為，該配置幫助補 償電路48分配與電流流動路徑的電阻相關(guān)的電壓降，例如在電路48如電阻器50和51兩 端連接到晶體管25的封裝11的寄生元件。因此，輸入49盡可能近地連接到晶體管25的 源極并比焊盤44和電阻器45更近地連接到源極通常是優(yōu)選的。這允許電路48在節(jié)點55 形成作為寄生電壓降的一部分的電壓。因此，優(yōu)選地在節(jié)點55處的電壓可實質(zhì)上保持為等于晶體管21的源極上的電壓減去在電流流動路徑中從源極到端子14和15的電壓降。這 允許電阻器50和51的值被選擇成強制晶體管25的源極達到補償電流61和62的電流流 動路徑中的寄生元件的值并且也補償其中的溫度變化?？梢哉J為，端子17應(yīng)連接到端子18 以有助于電路48的操作。也可在封裝11內(nèi)部進行端子17和18之間的連接，只要進行接 近于電阻器53和45的端子的連接，其相對于端子203上的公共參考電壓具有最低的電壓， 以便電路48除了其中的任何變化以外還補償電阻器45和47。如可從上面的解釋中看到的，希望最小化Iratio的變化。因此，電阻器50、51以 及可選的電阻器41和42的值被選擇成提供這樣的關(guān)系。如上面的方程El所示(且在這 里再次重復(fù))， 通過電阻器53和57的電流與通過電阻器45和47的電流比較是非常小的，因此， 可忽略電阻器53和57的值以及相關(guān)的電流。使用這些優(yōu)選實施方式的假設(shè)，電流61的值
可由下式表示 其中Vd20-相對于公共參考電壓例如端子203上的電壓的晶體管20的漏極上的電壓，R43-電阻器43的值，R18Pb-在端子18和203之間的印刷電路板連接的電阻值，S4547-電阻器45和47的串聯(lián)組合的電阻R50-電阻器50的值，以及R51-電阻器51的值。如果電阻器50和51的和比電阻器45和47的和大得多，則與電阻器50和51并 聯(lián)的電阻器45和47的組合可由電阻器45和47近似。因此，方程E2變成 電流62的方程是 其中S3958-電阻器39和58的串聯(lián)組合的電阻，S4059-電阻器40和59的串聯(lián)組合的電阻，R41-電阻器41的值，R42-電阻器42的值。將方程Ε3和Ε4代回到El中得到
如果不使用可選的電阻器41和42，則方程Ε5變成 對于不使用電阻器41和42的實施方式，省略電阻器41和與其的連接，且電阻器 42由電線代替或短路。因此，在該實施方式中，封裝11的端子14處的電壓實質(zhì)上保持為端 子16的值。因為電阻器39、45、47和58的值是晶體管20的寄生元件，電阻器50和51的值 可被選擇成對所關(guān)注的條件最小化Iratio的值的變化。例如，為了在溫度變化時最小化 Iratio變化，可在一個溫度(例如室溫)測量或計算電阻器37、39、43、45、47和58的值。 接著可例如在第二溫度(70或100攝氏度[°C])測量或計算電阻器37、39、43、45、47和58 的值。然后，連續(xù)反復(fù)過程可用于找到導(dǎo)致Iratio的最小變化的電阻器50和51的值。在 一個例子中，與39串聯(lián)的電阻器58、電阻器37、電阻器43、以及與電阻器47串聯(lián)的電阻器 45的值在25°C分別是20,1085,3. 1和0. 35毫歐姆，而在100°C分別是24. 8,1492,4. 26和 0. 44毫歐姆。為電阻器50和51找到的值分別是350和300歐姆。電阻器50和51的這些 值導(dǎo)致在從25到100攝氏度(25°C -IOO0C )的溫度范圍內(nèi)的大約0. 05%的Iratio變化。 在沒有電阻器50和51的情況下，Iratio的變化在該溫度范圍的大約為0. 5%。可選的電阻器41和42連同電阻器50和51 —起可被添加或在沒有電阻器50和 51的情況下使用，以進一步提高Iratio變化。焊盤36盡可能近地連接到晶體管21的源極 通常是優(yōu)選的。可以認為，由于電阻器43比電阻器37變化得多，例如晶體管25比晶體管 21熱或例如具有比電阻器37更大百分比的變化，電阻器41和42在減少Iratio變化方面 是有益的?？梢哉J為，因為電阻器41和42通常有助于減少溫度變化，電阻器41和42具有 低溫度系數(shù)是優(yōu)選的。在某些半導(dǎo)體工藝中，可能很難在半導(dǎo)體基底上形成這樣的低溫度 系數(shù)，因此，電阻器41和42被示為在基底83的外部且一般在封裝11的外部。在一些實施 方式中，電阻器41和42可組裝在封裝11內(nèi)并電連接到基底83。在可能在半導(dǎo)體基底上形 成低溫度系數(shù)電阻器的其它實施方式中，電阻器41和42可在其上形成。還認為，可確定包 括溫度系數(shù)的電阻器41和42的值，只要溫度系數(shù)包括在Iratio方程例如方式E1-E5中。本領(lǐng)域技術(shù)人員應(yīng)認識到，晶體管67可被省略，且電阻器66可直接連接到放大器 65的輸出。電流感測信號(CS)通常被認為是電阻器66兩端的微分信號。此外，可使用其 它電路來代替放大器65。本領(lǐng)域技術(shù)人員應(yīng)認識到，可使用任何電路來代替放大器65，該 電路可將兩個電壓維持在實質(zhì)上相等的值，例如被示為施加到放大器65的反相和非反相 輸入的電壓。在可選實施方式中，焊盤36可被省略且電阻器59可直接連接到焊盤35，如虛線 95所示。如果電阻器39的值小到足以被忽略，則該配置是有效的。在另一可選實施方式 中，也可省略端子14和電阻器59。圖3簡要示出包括在圖1的說明中描述的晶體管20的電流感測電路68的示例性實施方式的一部分。電路68類似于圖1的電路10，只是放大器65的反相輸入直接連接到 端子14而不連接到電阻器66。放大器65的反饋是從放大器65的輸出通過連接鏈到節(jié)點 38并回到放大器65的反相輸入。電阻器66在從晶體管21的源極出來的電流流動路徑中 并形成感測信號，通過電阻器66的路徑通常具有比通過焊盤36以及電阻器40和59的電 流流動路徑更高的電流。因此，如果大部分變化從電阻器45、47、39和58中任何一個的變 化產(chǎn)生，則該配置更準(zhǔn)確地補償Iratio。本領(lǐng)域技術(shù)人員應(yīng)認識到，晶體管67也可與放大 器65和電阻器66 —起使用。圖4簡要示出包括感測類型晶體管或晶體管70的電流感測電路78的實施方式的 示例性部分。晶體管70類似于晶體管20，只是晶體管70包括補償電路71。電路71類似 于電路48，只是放大器72和電阻器73連同電路48的元件例如電阻器50和51在基底83 上形成。放大器72和電阻器73與圖2的放大器65和電阻器66類似地運行。此外，額外 的連接焊盤77和79被添加到基底83，以利于到放大器72和電阻器73的連接。端子74類 似于電路10的端子16，但現(xiàn)在用于不同的功能。額外的端子81被添加并連接到焊盤79。 電阻器80示出端子81和焊盤79之間的連接的電阻。電阻器73兩端的電壓形成表示電流 60的值的電流感測信號。可在封裝11的外部根據(jù)端子74和81上的信號使用電流感測信 號。對于省略電阻器41和42的實施方式，將放大器72的反相輸入直接連接到焊盤35 而不是焊盤77是優(yōu)選的。焊盤77連接到焊盤35以形成放大器72的反饋連接。電阻器41 和42用開路代替。圖5簡要示出包括感測類型晶體管或晶體管91的電流感測電路90的示例性實施 方式的一部分。晶體管91是圖4的描述中解釋的晶體管70的可選實施方式。晶體管91 類似于晶體管70，只是晶體管91包括補償電路92。電路92類似于電路71，只是放大器72 的反相輸入連接到晶體管21的源極。該連接一般通過在基底83上指定電連接的路線來產(chǎn) 生。相關(guān)的配線電阻由電阻器93示出。對于電阻器93的值非常小的情況，它可被忽略。此 夕卜，晶體管94可連接在電阻器73和焊盤56之間，以幫助形成電流感測信號。電壓通常連 接到晶體管94的集電極。電壓可通過額外的端子(未示出)從晶體管20的外部提供，或 可從基底83上的額外電路提供。可用類似的方式獲得用于操作放大器72的功率。在其它實施方式中，可省略電阻器41和42中的任一個或兩個。在一個實施方式 中，可省略兩個電阻器41和42。電阻器41可為開路而電阻器42可為短路。對于該實施方 式，如圖8所示將焊盤77連接到焊盤35是優(yōu)選的。在另一實施方式中，電阻器41可由開 路代替，同時保留電阻器42并將焊盤77連接到焊盤35，如在圖8中由虛線示出的。在另一 實施方式中，電阻器42可由短路代替，同時保留電阻器41并將焊盤35連接到焊盤77，如 在圖9所示。圖10示出另一可選實施方式，其中放大器72的反相輸入可連接到焊盤35而 不是焊盤77，且焊盤77將連接到焊盤35。電阻器41可保留，而電阻器42可作為開路被省 略。該實施方式最小化關(guān)于電阻器58的值的任何顧慮。圖11示出另一可選實施方式，其 中電阻器41可由短路代替，且電阻器93連接到放大器72的反相輸入。在該實施方式中， 電阻器73連接到焊盤35而不是焊盤77。本領(lǐng)域技術(shù)人員應(yīng)認識到，晶體管94也可用在圖4的電路71中。圖6示出在半導(dǎo)體基底83上形成的晶體 管70的實施方式的一部分的放大等距視圖。在優(yōu)選實施方式中，晶體管70是縱向功率晶體管，且基底83的背部或底部形成晶體管 70的漏極。因此，導(dǎo)體88在基底83的背部上形成以利于將晶體管70的漏極電連接到端子 12。本領(lǐng)域技術(shù)人員應(yīng)認識到，晶體管20或91也可與晶體管70類似地形成。為了附圖的 清楚省略了焊盤36、77和79。圖7示出半導(dǎo)體封裝11的示例性實施方式的一部分的頂部平面圖。所示封裝通 常稱為S0-8扁平引線封裝。然而，封裝11可以是對晶體管20或70中的任一個具有足夠 的端子的任何其它封裝。本領(lǐng)域技術(shù)人員應(yīng)認識到，如上文中所述的，除了其它特征以外，本描述還包括形 成電流感測電路的方法，該方法包括提供半導(dǎo)體基底；在半導(dǎo)體基底上形成主晶體管，主 晶體管具有形成有源極區(qū)的源極；在半導(dǎo)體基底上形成感測晶體管，感測晶體管具有形成 有源極區(qū)的源極，感測晶體管的柵極耦合到主晶體管的柵極，且感測晶體管的漏極耦合到 主晶體管的漏極，其中感測晶體管的源極區(qū)小于主晶體管的源極區(qū)；在半導(dǎo)體基底上形成 電阻分壓器，電阻分壓器具有第一電阻器和第二電阻器，第一電阻器的第一端子耦合到電 阻分壓器的輸入，第一電阻器的第二端子耦合到感測節(jié)點，第二電阻器的第一端子耦合到 感測節(jié)點，且電阻分壓器的輸入耦合到主晶體管的源極；將電阻分壓器的輸入和主晶體管 的源極耦合到半導(dǎo)體基底上的第一連接焊盤；將感測晶體管的源極耦合到半導(dǎo)體基底上的 第二連接焊盤；將感測節(jié)點耦合到半導(dǎo)體基底上的第三連接焊盤；將第二電阻器的第二端 子耦合到半導(dǎo)體基底上的第四連接焊盤；以及將第一連接焊盤耦合到半導(dǎo)體封裝的第一端 子，將第二連接焊盤耦合到半導(dǎo)體封裝的第二端子，將第三連接焊盤耦合到半導(dǎo)體封裝的 第三端子，并將第四連接焊盤耦合到半導(dǎo)體封裝的第四端子。此外，本領(lǐng)域技術(shù)人員應(yīng)認識到，如上文中所述的，本描述還包括感測電路，感測 電路除了其它部件以外還包括在半導(dǎo)體基底上形成的主晶體管和感測晶體管，主晶體管 具有帶有源極區(qū)的源極、柵極和漏極，感測晶體管具有源極區(qū)小于主晶體管的源極區(qū)的源 極、耦合到主晶體管的柵極的柵極、以及耦合到主晶體管的漏極的漏極；在半導(dǎo)體基底上形 成的電阻分壓器，電阻分壓器具有輸入、感測節(jié)點、第一電阻器和第二電阻器，電阻分壓器 的輸入耦合到主晶體管的源極，第一電阻器具有耦合到電阻分壓器的輸入的第一端子和耦 合到感測節(jié)點的第二端子，第二電阻器具有第一端子并具有耦合到感測節(jié)點的第二端子； 在半導(dǎo)體基底上形成并耦合到電阻分壓器的輸入的第一連接焊盤，其中電阻分壓器的輸入 位于主晶體管的源極和第一連接焊盤之間；以及連接到半導(dǎo)體基底的半導(dǎo)體封裝，半導(dǎo)體 封裝具有電耦合到第一連接焊盤的第一端子。本領(lǐng)域技術(shù)人員應(yīng)認識到的在上文中所述的形成準(zhǔn)確的感測電路的另一方法除 了其它步驟以外還包括提供主晶體管，其具有導(dǎo)通電阻、柵極和漏極并具有形成有源極區(qū) 的源極，其中主晶體管配置成傳導(dǎo)通過主晶體管的源極的主晶體管電流；提供感測晶體管， 其具有導(dǎo)通電阻、耦合到主晶體管的柵極的柵極、耦合到主晶體管的漏極的漏極，并且其具 有小于主晶體管的源極區(qū)的源極區(qū)，其中感測晶體管配置成傳導(dǎo)通過感測晶體管的源極的 感測晶體管電流，且其中感測晶體管電流與主晶體管電流成的比例為主晶體管的導(dǎo)通電阻 與感測晶體管的導(dǎo)通電阻之比；形成主晶體管電流的電流流動路徑，電流流動路徑具有配 線電阻；以及將補償電路耦合到主晶體 管的源極并將補償電路配置成形成表示配線電阻兩 端的電壓降且具有小于配線電阻兩端的電壓降的值的感測信號，其中補償電路與主晶體管的電流流動路徑的配線電阻并聯(lián)連接。鑒于上述全部內(nèi)容，顯然公開的是一種新的器件和方法。連同其它特征，包括的是 形成一種最小化感測類型晶體管的Iratio的變化的補償電路。在優(yōu)選實施方式中，補償電 路在基底上作為晶體管的一部分形成。這幫助補償電路補償寄生封裝電阻和其相關(guān)的變 化。也可使用進一步幫助最小化Iratio變化的可選的補償元件?？蛇x的元件通常在半導(dǎo) 體基底的外部，但在一些實施方式中可為基底的一部分。
雖然用特定的優(yōu)選實施方式描述了本發(fā)明的主題，但顯然對半導(dǎo)體領(lǐng)域的技術(shù)人 員來說許多替換和變化是明顯的。如本領(lǐng)域技術(shù)人員認識到的，作為縱向MOS晶體管、從多 個源極元件形成的、并具有溝槽型柵極的晶體管20的優(yōu)選實施方式用作解釋補償方法和 電路的工具；然而，用于主晶體管和感測晶體管的晶體管例如晶體管21和25不必由元件 形成，而可為條狀(stripe)元件或指狀(finger)元件或單個源極，且不必有溝槽型柵極。 此外，晶體管不必有縱向配置，而可為橫向的并且也可為雙極晶體管而不是MOS晶體管。而 且，本領(lǐng)域技術(shù)人員應(yīng)認識到，晶體管21和25以及電路48不必在共同的半導(dǎo)體基底上形 成。晶體管21和25可在分立的基底上并被選擇成彼此接近地匹配，或晶體管21和25可 在同一基底上形成，但電路48可不在具有晶體管21和25的同一基底上形成。為描述清楚而始終使用“連接(connect)”這個詞，但是，其被規(guī)定為與詞“耦合 (couple) ”具有相同的含義。相應(yīng)地，“連接”應(yīng)被解釋為包括直接連接或間接連接。
權(quán)利要求
一種形成電流感測電路的方法，所述方法包括如下步驟提供半導(dǎo)體基底；在所述半導(dǎo)體基底上形成主晶體管，所述主晶體管具有形成有源極區(qū)的源極；在所述半導(dǎo)體基底上形成感測晶體管，所述感測晶體管具有形成有源極區(qū)的源極，所述感測晶體管的柵極耦合到所述主晶體管的柵極，且所述感測晶體管的漏極耦合到所述主晶體管的漏極，其中所述感測晶體管的所述源極區(qū)小于所述主晶體管的所述源極區(qū)；在所述半導(dǎo)體基底上形成電阻分壓器，所述電阻分壓器具有第一電阻器和第二電阻器，所述第一電阻器的第一端子耦合到所述電阻分壓器的輸入，所述第一電阻器的第二端子耦合到感測節(jié)點，所述第二電阻器的第一端子耦合到所述感測節(jié)點，且所述電阻分壓器的所述輸入耦合到所述主晶體管的所述源極；將所述電阻分壓器的所述輸入和所述主晶體管的所述源極耦合到所述半導(dǎo)體基底上的第一連接焊盤；將所述感測晶體管的所述源極耦合到所述半導(dǎo)體基底上的第二連接焊盤；將所述感測節(jié)點耦合到所述半導(dǎo)體基底上的第三連接焊盤；將所述第二電阻器的第二端子耦合到所述半導(dǎo)體基底上的第四連接焊盤；以及將所述第一連接焊盤耦合到半導(dǎo)體封裝的第一端子，將所述第二連接焊盤耦合到所述半導(dǎo)體封裝的第二端子，將所述第三連接焊盤耦合到所述半導(dǎo)體封裝的第三端子，并將所述第四連接焊盤耦合到所述半導(dǎo)體封裝的第四端子。
2.如權(quán)利要求1所述的方法，其中將所述第一連接焊盤耦合到所述半導(dǎo)體封裝的所述 第一端子的步驟包括將所述第一端子配置成耦合到公共參考電壓，將所述第二端子配置 成耦合到放大器的第一輸入，將所述第三端子配置成耦合到所述放大器的第二輸入，以及 將所述第四端子配置成耦合到所述第一端子。
3.一種感測電路，包括主晶體管和感測晶體管，所述主晶體管和感測晶體管在半導(dǎo)體基底上形成，所述主晶 體管具有帶有源極區(qū)的源極、柵極和漏極，所述感測晶體管具有源極區(qū)小于所述主晶體管 的所述源極區(qū)的源極、耦合到所述主晶體管的所述柵極的柵極、以及耦合到所述主晶體管 的所述漏極的漏極；電阻分壓器，其在所述半導(dǎo)體基底上形成，所述電阻分壓器具有輸入、感測節(jié)點、第一 電阻器和第二電阻器，所述電阻分壓器的所述輸入耦合到所述主晶體管的所述源極，所述 第一電阻器具有耦合到所述電阻分壓器的所述輸入的第一端子和耦合到所述感測節(jié)點的 第二端子，所述第二電阻器具有第一端子并具有耦合到所述感測節(jié)點的第二端子；第一連接焊盤，其在所述半導(dǎo)體基底上形成并耦合到所述電阻分壓器的所述輸入，其 中所述電阻分壓器的所述輸入位于所述主晶體管的所述源極和所述第一連接焊盤之間；以 及半導(dǎo)體封裝，其連接到所述半導(dǎo)體基底，所述半導(dǎo)體封裝具有電耦合到所述第一連接 焊盤的第一端子。
4.如權(quán)利要求3所述的感測電路，還包括在所述半導(dǎo)體基底上形成并耦合到所述感測 晶體管的所述源極的第二連接焊盤、在所述半導(dǎo)體基底上形成并耦合到所述感測節(jié)點的第 三連接焊盤、以及在所述半導(dǎo)體基底上形成并耦合到所述第二電阻器的所述第一端子的第四連接焊盤；以及所述半導(dǎo)體封裝具有電耦合到所述第二連接焊盤的第二端子、電耦合到所述第三連接焊盤的第三端子、以及電耦合到所述第四連接焊盤的第四端子。
5.如權(quán)利要求3所述的感測電路，其中所述電阻分壓器的所述輸入和所述主晶體管的 所述源極之間的距離小于所述第一連接焊盤和所述主晶體管的所述源極之間的距離。
6.如權(quán)利要求3所述的感測電路，還包括在所述半導(dǎo)體基底上形成的放大器，所述放 大器具有耦合到所述感測節(jié)點的第一輸入、耦合成從所述感測晶體管的所述源極接收信號 的第二輸入、以及輸出。
7.一種形成感測電路的方法，所述方法包括如下步驟提供主晶體管，所述主晶體管具有導(dǎo)通電阻、柵極和漏極并具有形成有源極區(qū)的源極， 其中所述主晶體管配置成傳導(dǎo)通過所述主晶體管的所述源極的主晶體管電流；提供感測晶體管，所述感測晶體管具有導(dǎo)通電阻、耦合到所述主晶體管的所述柵極的 柵極、耦合到所述主晶體管的所述漏極的漏極并具有小于所述主晶體管的所述源極區(qū)的源 極區(qū)，其中所述感測晶體管配置成傳導(dǎo)通過所述感測晶體管的所述源極的感測晶體管電 流，且其中所述感測晶體管電流與所述主晶體管電流所成的比例為所述主晶體管的所述導(dǎo) 通電阻與所述感測晶體管的所述導(dǎo)通電阻之比；形成所述主晶體管電流的電流流動路徑，所述電流流動路徑具有配線電阻；以及將補償電路耦合到所述主晶體管的所述源極并將所述補償電路配置成形成表示所述 配線電阻兩端的電壓降且具有小于所述配線電阻兩端的電壓降的值的感測信號，其中所述 補償電路與所述主晶體管的所述電流流動路徑的配線電阻并聯(lián)連接。
8.如權(quán)利要求7所述的方法，還包括在半導(dǎo)體基底上形成所述主晶體管以及在所述半 導(dǎo)體基底上形成所述感測晶體管和所述補償電路。
9.如權(quán)利要求7所述的方法，其中將所述補償電路耦合到所述主晶體管的所述源極的 步驟包括將反饋電路耦合成接收所述感測信號并接收來自所述感測晶體管的所述源極的 信號，以及使所述感測信號實質(zhì)上等于來自所述感測晶體管的所述源極的所述信號的值。
10.如權(quán)利要求9所述的方法，其中將所述補償電路耦合到所述主晶體管的源極的步 驟包括將電阻分壓器耦合到所述主晶體管的所述源極并使所述電阻分壓器與所述主晶體 管的所述電路流動路徑的所述配線電阻并聯(lián)連接。
全文摘要
本發(fā)明涉及形成感測電路的方法及其結(jié)構(gòu)。在一個實施方式中，感測電路包括感測晶體管和補償電路，以提高由感測電路形成的感測信號的準(zhǔn)確性。
文檔編號H01L27/06GK101847599SQ20101000204
公開日2010年9月29日 申請日期2010年1月7日 優(yōu)先權(quán)日2009年3月27日
發(fā)明者H·L·馬西, 老J·L·卡特 申請人:半導(dǎo)體元件工業(yè)有限責(zé)任公司