專利名稱：具有埋入式柵極的半導(dǎo)體器件的制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及制造半導(dǎo)體器件的方法，更具體地說，涉及使具有埋入式柵極的半導(dǎo) 體器件的制造工序簡化并且使該制造工序所產(chǎn)生的問題最少的制造半導(dǎo)體器件的方法。
背景技術(shù)：
隨著例如動態(tài)隨機(jī)存取存儲器(DRAM)等半導(dǎo)體存儲器件的集成度提高，金屬氧 化物半導(dǎo)體(MOS)晶體管所占據(jù)的面積逐漸減小。因此，MOS晶體管的溝道長度也減小，從 而會產(chǎn)生短溝道效應(yīng)。具體地說，如果在用于DRAM的存儲單元(cell，又稱為晶胞)中的存 取MOS晶體管中產(chǎn)生短溝道效應(yīng)，則DRAM單元的閾值電壓降低，并且DRAM單元的漏電流增 大，因此DRAM的刷新特性下降。因此，最近已經(jīng)提出一種溝道長度更長的凹式柵極MOS晶體管作為改進(jìn)型MOS晶 體管，無論存儲器件的集成度是否提高，該改進(jìn)型MOS晶體管都能夠限制短溝道效應(yīng)。然而，例如基于60nm技術(shù)的高集成度DRAM等高集成度半導(dǎo)體器件僅利用凹式柵 極MOS晶體管來滿足期望的要求是困難的。具體地說，隨著技術(shù)水平向40nm或更小的水平 發(fā)展，難以形成柵極結(jié)構(gòu)、位線結(jié)構(gòu)、觸點(diǎn)結(jié)構(gòu)等。即使假設(shè)可以形成這種結(jié)構(gòu)，也難以獲得 能夠滿足半導(dǎo)體器件的元件特性的電阻特性、刷新特性、低故障保證和擊穿電壓特性。因此，為了提高集成度、減少制造工序的數(shù)目并改善例如漏電流特性等元件特性， 最近開發(fā)出具有埋入式柵極的改進(jìn)型半導(dǎo)體器件并將該半導(dǎo)體器件投入到市場中。半導(dǎo)體器件具有埋入到半導(dǎo)體基板的表面下方的埋入式柵極，從而可以提供相對 較長的有效溝道長度。埋入式柵極的制造方法形成溝槽并將柵極埋入到該溝槽中，從而可 以使位線和柵極之間的干擾最小并且可以減小層疊膜的數(shù)量。此外，可以減小整個(gè)單元的 電容量以便能夠改進(jìn)刷新特性。然而，根據(jù)具有該埋入式柵極的傳統(tǒng)半導(dǎo)體器件，核心/外圍區(qū)域的柵極被形成 在半導(dǎo)體基板上方，單元區(qū)域的柵極被埋入到半導(dǎo)體基板中，從而在單元區(qū)域與核心/外 圍區(qū)域之間存在高度差(即階高)。根據(jù)用于解決階高問題的現(xiàn)有技術(shù)，同時(shí)形成單元區(qū)域的位線以及核心/外圍區(qū) 域的柵極。然而，根據(jù)上述現(xiàn)有技術(shù)，會在單元區(qū)域與核心/外圍區(qū)域之間的分界部附近過 量地沉積用于形成單元區(qū)域中的位線的多晶硅部分、以及用于形成核心/外圍區(qū)域中的柵 極的另一多晶硅部分，從而會在移除過量沉積的多晶硅部分時(shí)意外地遇到多種問題。

發(fā)明內(nèi)容
本發(fā)明的各種實(shí)施例旨在提供一種制造具有埋入式柵極的半導(dǎo)體器件的方法，該 方法基本上消除了因現(xiàn)有技術(shù)的限制和缺點(diǎn)造成的一個(gè)或多個(gè)問題。本發(fā)明的一個(gè)方面或?qū)嵤├峁┤缦路椒?，通過改善具有埋入式柵極的半導(dǎo) 體器件所需的制造工序來減少制造工序的數(shù)量，從而避免由單元區(qū)域與核心/外圍區(qū)域之間的階高造成的問題。根據(jù)本發(fā)明的一個(gè)方面或?qū)嵤├?，一種制造具有埋入式柵極的半導(dǎo)體器件的方法 包括在單元區(qū)域中形成埋入式柵極；在外圍區(qū)和述單元區(qū)域中形成柵極導(dǎo)電層之后，使 用單元區(qū)域敞開掩模移除所述單元區(qū)域中的柵極導(dǎo)電層；在所述柵極導(dǎo)電層被移除的所述 單元區(qū)域中形成位線觸點(diǎn)；在所述單元區(qū)域和所述外圍區(qū)中形成位線導(dǎo)電層；以及通過將 所述位線導(dǎo)電層和所述柵極導(dǎo)電層圖案化而在所述單元區(qū)域中形成位線，并且在所述外圍 區(qū)中形成柵極。可以在位線觸點(diǎn)形成于單元區(qū)域中之前在外圍區(qū)中形成例如柵極導(dǎo)電層，從而簡 化了制造工序，并且不會產(chǎn)生由單元區(qū)域和核心/外圍區(qū)域之間的階高造成的問題。例如，在所述單元區(qū)域中形成所述埋入式柵極的步驟可以包括在基板上形成墊 氮化物層；通過蝕刻所述墊氮化物層和所述基板來形成用于限定有源區(qū)的器件隔離層；在 所述墊氮化物層和所述器件隔離層上形成硬掩模層；通過蝕刻所述硬掩模層和所述墊氮化 物層來形成硬掩模圖案，所述硬掩模圖案用于形成柵極區(qū)域；通過使用所述硬掩模圖案作 為掩模蝕刻所述基板來形成溝槽；以及形成埋入到所述溝槽的一部分區(qū)域中的導(dǎo)電層。例如，所述方法還可以包括在形成所述器件隔離層之后，通過使雜質(zhì)穿過所述墊 氮化物層注入到所述有源區(qū)中來形成阱。例如，所述硬掩模層可以構(gòu)造成由非晶碳層(ACL)和氮氧化硅(SiON)層構(gòu)成的層 疊結(jié)構(gòu)形式。例如，所述方法還可以包括在所述溝槽和所述墊氮化物層上形成密封層從而將 所述導(dǎo)電層完全埋入之后，移除所述密封層和所述墊氮化物層從而使所述密封層僅保留在 所述導(dǎo)電層上。例如，在不具有所述柵極導(dǎo)電層的所述單元區(qū)域中形成所述位線觸點(diǎn)的步驟可以 包括在所述柵極導(dǎo)電層被移除的所述單元區(qū)域中和所述柵極導(dǎo)電層上形成絕緣層；以所 述絕緣層保留在所述柵極導(dǎo)電層上的方式將所述絕緣層平坦化；在平坦化后的所述絕緣層 上形成硬掩模層；選擇性地蝕刻所述絕緣層和所述單元區(qū)域中的所述硬掩模層，從而形成 使所述基板露出的位線觸點(diǎn)孔；以及將位線觸點(diǎn)材料埋入到所述位線觸點(diǎn)孔中。例如，在不具有所述柵極導(dǎo)電層的所述單元區(qū)域中形成所述位線觸點(diǎn)的步驟可以 包括在所述柵極導(dǎo)電層被移除的所述單元區(qū)域中和所述柵極導(dǎo)電層上形成絕緣層；在所 述絕緣層上形成旋涂(SOC)層；選擇性地蝕刻所述絕緣層和所述單元區(qū)域中的所述旋涂 (SOC)層，從而形成使所述基板露出的位線觸點(diǎn)孔；以及將位線觸點(diǎn)材料埋入到所述位線 觸點(diǎn)孔中。例如，形成所述位線觸點(diǎn)孔的步驟可以包括形成直徑比目標(biāo)尺寸大的第一位線 觸點(diǎn)孔；以及在所述第一位線觸點(diǎn)孔的內(nèi)側(cè)壁上形成間隔物。例如，所述方法還可以包括在形成所述位線觸點(diǎn)之后，清除保留在所述柵極導(dǎo)電 層上的所述絕緣層。例如，所述硬掩模層可以構(gòu)造成由非晶碳層(ACL)和氮氧化硅(SiON)層構(gòu)成的層 疊結(jié)構(gòu)形式。例如，所述位線導(dǎo)電層可以構(gòu)造成由阻擋金屬層和鎢層構(gòu)成的層疊結(jié)構(gòu)形式。例如，所述阻擋金屬層可以由鈦(Ti)層、氮化鈦(TiN)層、WN、WSiN、或者它們的層疊結(jié)構(gòu)形成。


圖1至圖11是示出根據(jù)本發(fā)明實(shí)施例的包括埋入式柵極的半導(dǎo)體器件的剖視圖。圖12是示出根據(jù)本發(fā)明的另一個(gè)實(shí)施例的半導(dǎo)體器件的剖視圖。
具體實(shí)施例方式根據(jù)要求，在本文中披露了本發(fā)明的詳細(xì)實(shí)施例。然而，應(yīng)該理解，所披露的實(shí)施 例僅是本發(fā)明的實(shí)例，并且可以以各種形式來實(shí)施本發(fā)明。因此，本文披露的具體細(xì)節(jié)不應(yīng) 該理解為限制性的，而僅是權(quán)利要求書的基礎(chǔ)，并且是教導(dǎo)本領(lǐng)域技術(shù)人員以實(shí)際上任意 合適的方式應(yīng)用本發(fā)明的代表性基礎(chǔ)。下面，將詳細(xì)地參考本發(fā)明的實(shí)施例，本發(fā)明的實(shí)例在附圖中示出。只要可能，在 所有附圖中使用相同的附圖標(biāo)記來表示相同或相似的部件。圖1至圖11是示出根據(jù)本發(fā)明實(shí)施例的包括埋入式柵極的半導(dǎo)體器件的剖視圖。參考圖1，在包括單元區(qū)域和核心/外圍區(qū)域(在下文中稱為外圍區(qū))的基板11 上依次沉積墊氧化物層(未示出)和墊氮化物層12。接下來，利用淺槽隔離(STI)工序形成器件隔離層13。也就是說，借助利用STI掩 模的蝕刻工序形成用于形成器件隔離區(qū)域的溝槽(未示出)，該器件隔離區(qū)域在基板11中限定有源區(qū)。隨后，形成埋入到溝槽中的 絕緣層，并且對絕緣層執(zhí)行化學(xué)機(jī)械拋光(CMP)工序直到墊氮化物層12露出為止，從而形 成器件隔離層13。可以利用基于可流動氧化物層的單次間隙填充工序形成例如器件隔離層13。不 過，器件隔離層13也可以構(gòu)造成例如可流動氧化物層和沉積氧化物層的組合形式(例如層 疊形式)。在該情況下，可流動氧化物層可以包括旋涂電介質(zhì)(SOD)，并且沉積氧化物層可 以包括例如高密度等離子體(HDP)氧化物層。在形成器件隔離層13之前，例如，可以利用 壁氧化工序形成側(cè)壁氧化物層(未示出)，并且可以根據(jù)需要在側(cè)壁氧化物層上形成襯墊 氮化物層(未示出)。參考圖2，將雜質(zhì)注入到單元區(qū)域的有源區(qū)中，從而形成深N+阱(DNW，Deep N+ffell)。在本發(fā)明的實(shí)施例中，在氮化物層12存在于基板11上的情況下形成阱；而現(xiàn)有技 術(shù)則通過移除氮化物層12并將雜質(zhì)注入到有源區(qū)中來形成阱。該雜質(zhì)注入步驟可以通過 調(diào)節(jié)雜質(zhì)用量來實(shí)現(xiàn)。以這樣的方式，本發(fā)明在形成埋入式柵極所需的溝槽的后續(xù)工序中 再次使用已經(jīng)用于形成器件隔離層13的氮化物層12作為硬掩模氮化物層。因此，本發(fā)明 的實(shí)施例不需要為了埋入式柵極而再次形成硬掩模氮化物層，從而簡化了制造工序。然后，在墊氮化物層12和器件隔離層13上形成硬掩模層14，并且在硬掩模層14 上形成用于在單元區(qū)域中限定埋入式柵極區(qū)的光阻劑(photoresist，又稱為光刻膠或光致 抗蝕劑)圖案15。在該情況下，硬掩模層14可以構(gòu)造成由例如非晶碳層(ACL)Ha和SiON 層14b構(gòu)成的層疊形式。參考圖3，利用光阻劑圖案15作為蝕刻掩模來蝕刻硬掩模層14和墊氮化物層12，
6從而形成硬掩模圖案(未示出)。隨后，移除光阻劑圖案15，并且利用所述硬掩模圖案作為 蝕刻掩模蝕刻硅基板11，從而形成用于形成埋入式柵極的溝槽(未示出)。在該情況下，例如，可以通過不僅蝕刻基板的有源區(qū)而且蝕刻器件隔離層13來形 成溝槽。通常，柵極構(gòu)造成線形的形式，從而同時(shí)蝕刻有源區(qū)和器件隔離層13而形成線型 溝槽。在該情況下，有源區(qū)和器件隔離層13具有不同的蝕刻選擇比，從而器件隔離層13被 蝕刻得更深。也就是說，有源區(qū)構(gòu)造成鰭式柵極的形式，從而在柵極區(qū)域中有源區(qū)比器件隔 離層13突出得更多。接下來，通過執(zhí)行氧化工序來在溝槽的內(nèi)側(cè)面上形成氧化物層16，并且形成埋入 到溝槽中的金屬層17。在該情況下，金屬層17可以包括例如氮化鈦層(TiN)、氮化鉭層 (TaN)、鎢層(W)等。例如，為了減小金屬層17的電阻，可以一致地沉積薄的氮化鈦層(TiN) (或者氮化鉭層(TaN))，并且可以使用鎢層(W)填充間隙，以形成低電阻的金屬層17。作為 另一種選擇，例如，可以借助沉積氮化鈦層(TiN)和氮化鉭層(TaN)來形成金屬層17，或者 也可以借助依次沉積氮化鈦層(TiN)、氮化鉭層(TaN)和鎢層(W)來形成金屬層17。參考圖4，借助CMP等方法將金屬層17平坦化從而使墊氮化物層12露出。然后， 對金屬層17進(jìn)行回蝕和清除以使金屬層17僅僅埋入到溝槽的一部分中，從而形成埋入式 柵極18。在該情況下，連續(xù)地執(zhí)行回蝕工序，直到金屬層17的表面變得比基板11的表面低 并且得到所需高度的埋入式柵極18為止。隨后，形成用于將埋入式柵極18的上部密封的密封層19。在該情況下，密封層19 例如由氮化物層形成以保護(hù)埋入式柵極18。例如，在利用氮化物層進(jìn)行密封以使氮化物層完全填充埋入式柵極18之后，借助 剝離工序選擇性地移除氮化物層19，從而使氮化物層(密封層)僅保留在埋入式柵極18上 方。在移除氮化物層19時(shí)，墊氮化物層12也被移除。也就是說，本發(fā)明的實(shí)施例同時(shí)移除 密封層19和氮化物層12，從而不需要利用額外的工序來移除墊氮化物層12，從而實(shí)現(xiàn)制造 工序的簡化。此外，密封層19僅保留在埋入式柵極18上而不保留在有源區(qū)的半導(dǎo)體基板11 上，從而可以在形成位線觸點(diǎn)和存儲節(jié)點(diǎn)觸點(diǎn)的后續(xù)工序中容易地保證觸點(diǎn)孔底部的臨界 尺寸(CD)。參考圖5，在外圍區(qū)域(即外圍區(qū))的有源區(qū)中注入用于形成溝道的雜質(zhì)，并且在 單元區(qū)域和外圍區(qū)的整個(gè)表面上依次形成柵極氧化物層20和柵極導(dǎo)電層21。在該情況下， 根據(jù)需要，柵極導(dǎo)電層21可以由例如多晶硅層形成。接下來，在柵極導(dǎo)電層21上形成光阻劑層(未示出)，并且利用單元區(qū)域敞開掩模 形成僅使單元區(qū)域敞開的光阻劑圖案21a。參考圖6，利用光阻劑圖案21a作為掩模來移除單元區(qū)域的柵極導(dǎo)電層21，從而使 得用于形成柵極的導(dǎo)電層21僅保留在外圍區(qū)中。然后，在單元區(qū)域和外圍區(qū)的整個(gè)表面上形成絕緣層22。在該情況下，絕緣層22 可以由例如氧化物層形成。如上所述，根據(jù)本發(fā)明的實(shí)施例，在觸點(diǎn)形成工序之前形成用于在外圍區(qū)中形成 柵極的導(dǎo)電層21。因此，雖然在單元區(qū)域和外圍區(qū)之間產(chǎn)生了階高，但是本發(fā)明的實(shí)施例可 以避免在單元區(qū)域與外圍區(qū)之間的分界部附近沉積用于形成觸點(diǎn)的導(dǎo)電層(多晶硅)、以及用于在外圍區(qū)中形成柵極的另一導(dǎo)電層(多晶硅)。因此，本發(fā)明的實(shí)施例不需要執(zhí)行以 下平坦化工序，即移除不必要地沉積在單元區(qū)域與外圍區(qū)之間的分界部處的這種多晶硅 部分所需的平坦化工序。參考圖7，借助CMP等方法將絕緣層22平坦化，從而在柵極導(dǎo)電層21上保留具有 預(yù)定厚度的絕緣層22。在該情況下，在外圍區(qū)的柵極導(dǎo)電層21上保留具有預(yù)定厚度的絕緣 層22的原因是為了防止柵極導(dǎo)電層21在后續(xù)工序中被損壞。接下來，在絕緣層22上形成硬掩模層23，并且在硬掩模層23上形成用于在單元區(qū) 域中限定位線觸點(diǎn)區(qū)域的光阻劑圖案M。在該情況下，硬掩模層23例如可以構(gòu)造成由非晶 碳層(ACL) 23a和氮氧化硅(SiON)層2 構(gòu)成的層疊形式。參考圖8，利用光阻劑圖案M作為蝕刻掩模依次并選擇性地蝕刻硬掩模層23、絕 緣層22和柵極氧化物層20直到基板11露出為止，從而形成位線觸點(diǎn)孔(未示出)。在該 情況下，位線觸點(diǎn)孔的敞開面積大于例如實(shí)際要形成的目標(biāo)觸點(diǎn)孔的面積。接下來，在位線觸點(diǎn)孔的內(nèi)側(cè)面上和絕緣層22上形成氮化物層(未示出)，并對該 氮化物層進(jìn)行回蝕從而在位線觸點(diǎn)孔的側(cè)面上形成位線觸點(diǎn)間隔物25。換句話說，隨著半導(dǎo)體器件的集成度提高，觸點(diǎn)的高度增加，而觸點(diǎn)孔面積減小。 因此，觸點(diǎn)孔可能會不敞開或者實(shí)際敞開的面積小，從而不可避免地增大了觸點(diǎn)電阻。為了 解決上述問題，根據(jù)本發(fā)明的實(shí)施例，使觸點(diǎn)孔的敞開面積大于實(shí)際期望的面積，從而解決 了觸點(diǎn)孔不敞開以及觸點(diǎn)電阻增大的問題，并且在觸點(diǎn)孔的側(cè)壁上形成間隔物25，從而形 成具有期望尺寸的觸點(diǎn)孔。接下來，形成埋入到位線觸點(diǎn)孔中的位線觸點(diǎn)材料層26。在該情況下，位線觸點(diǎn)材 料層26可以由例如多晶硅層形成。參考圖9，對位線觸點(diǎn)材料層沈執(zhí)行回蝕或者CMP工序直到絕緣層22露出為止， 從而形成位線觸點(diǎn)27。當(dāng)移除位線觸點(diǎn)材料層沈時(shí)，柵極導(dǎo)電層21受到形成于其上的絕 緣層22保護(hù)從而不會受到損壞。然后，借助清除工序從外圍區(qū)中移除保留在柵極導(dǎo)電層21上的絕緣層22，從而使 柵極導(dǎo)電層21露出。參考圖10，在柵極導(dǎo)電層21、絕緣層22和位線觸點(diǎn)27上依次沉積位線導(dǎo)電層28 和硬掩模層四。在該情況下，位線導(dǎo)電層觀可以由例如阻擋金屬層28a和鎢層28b所構(gòu) 成的層疊結(jié)構(gòu)形成。阻擋金屬層28a例如可以由Ti、TiN、WN或WSiN形成，或者由Ti、TiN、 WN和WSiN所構(gòu)成的任意層疊結(jié)構(gòu)形成。此外，硬掩模層四可以由例如氮化物層^a、ACL 29b和SiON層29c所構(gòu)成的層疊結(jié)構(gòu)形成。接下來，在硬掩模層四上形成用于在單元區(qū)域中限定位線區(qū)域并且在外圍區(qū)中 限定柵極區(qū)域的光阻劑圖案30。參考圖11，使用光阻劑圖案30作為掩模蝕刻硬掩模層四從而形成硬掩模層圖案 (未示出)。隨后，利用該硬掩模層圖案作為掩模在單元區(qū)域中蝕刻位線導(dǎo)電層觀，從而形 成位線圖案31。在外圍區(qū)中蝕刻位線導(dǎo)電層觀和柵極導(dǎo)電層21從而形成柵極圖案32。根據(jù)本發(fā)明的實(shí)施例，即使在形成存儲節(jié)點(diǎn)觸點(diǎn)的后續(xù)工序中也不在接面區(qū)域的 硅基板11上形成氮化物層，從而可以容易地保證觸點(diǎn)孔底部的臨界尺寸(CD)。雖然已經(jīng)參考上述實(shí)施例描述了本發(fā)明，但是應(yīng)該注意，僅出于示例目的披露了上述實(shí)施例，本領(lǐng)域的技術(shù)人員將理解，可以在不脫離所附權(quán)利要求書披露的本發(fā)明的范 圍和精神的情況下進(jìn)行各種修改、添加和替換。因此，本發(fā)明涵蓋落入由所附權(quán)利要求書及 其等同內(nèi)容所限定的范圍內(nèi)的本發(fā)明的各種變型和修改。例如，絕緣層22借助CMP等方法進(jìn)行平坦化以消除絕緣層22的階高。作為另一 種選擇，在根據(jù)本發(fā)明的另一個(gè)實(shí)施例中，如圖12所示，例如，不將絕緣層22平坦化，而是 在絕緣層22上形成旋涂(SOC)層23c而非形成ACL 23a,從而可以將SOC層23c的表面平 坦化。從以上描述可以容易得知，本發(fā)明的實(shí)施例可以避免在制造半導(dǎo)體器件時(shí)由單元 區(qū)域與核心/外圍區(qū)域之間的階高造成的問題，并且簡化了半導(dǎo)體器件的制造工序。本發(fā)明的上述實(shí)施例是示例性的而非限制性的。各種替代及等同的方式都是可行 的。本發(fā)明并不限于本文所述的沉積、蝕刻、拋光和圖案化步驟的類型。本發(fā)明也不限于任 何特定類型的半導(dǎo)體器件。舉例來說，本發(fā)明可以用于動態(tài)隨機(jī)存取存儲器件(DRAM)或非 易失性存儲器件。對本發(fā)明內(nèi)容所作的其它增加、刪減或修改是顯而易見的并且落入所附 權(quán)利要求書的范圍內(nèi)。本申請要求2009年12月9日提交的韓國專利申請No. 10-2009-0121765的優(yōu)先 權(quán)，該韓國專利申請的全部內(nèi)容以引用的方式并入本文。
權(quán)利要求
1.一種制造具有埋入式柵極的半導(dǎo)體器件的方法，包括 在單元區(qū)域中形成埋入式柵極(18)；在外圍區(qū)和所述單元區(qū)域中形成柵極導(dǎo)電層； 使用單元區(qū)域敞開掩模移除所述單元區(qū)域中的所述柵極導(dǎo)電層； 在所述柵極導(dǎo)電層被移除的所述單元區(qū)域中形成位線觸點(diǎn)07)； 在所述單元區(qū)域和所述外圍區(qū)中形成位線導(dǎo)電層08)；以及通過將所述位線導(dǎo)電層08)圖案化而在所述單元區(qū)域中形成位線(31)，并通過將所 述柵極導(dǎo)電層圖案化而在所述外圍區(qū)中形成柵極(32)。
2.根據(jù)權(quán)利要求1所述的方法，其中，在所述單元區(qū)域中形成所述埋入式柵極的步驟包括 在基板(11)上形成墊氮化物層(12)；通過蝕刻所述墊氮化物層(1 和所述基板(11)來形成用于限定有源區(qū)的器件隔離層 (13)；在所述墊氮化物層(1 和所述器件隔離層(1 上形成硬掩模層(14)； 通過蝕刻所述硬掩模層(14)和所述墊氮化物層(1 來形成硬掩模圖案，所述硬掩模 圖案用于形成柵極區(qū)域；通過使用所述硬掩模圖案作為掩模蝕刻所述基板來形成溝槽；以及 形成埋入到所述溝槽的至少一部分中的導(dǎo)電層(18)。
3.根據(jù)權(quán)利要求2所述的方法，還包括在形成所述器件隔離層之后，通過使雜質(zhì)穿過所述墊氮化物層注入到所述有源區(qū)中來 形成阱。
4.根據(jù)權(quán)利要求2所述的方法，其中，所述硬掩模層(14)構(gòu)造成由非晶碳層(14a)和氮氧化硅層(14b)構(gòu)成的層疊結(jié)構(gòu)形式。
5.根據(jù)權(quán)利要求2所述的方法，還包括在所述溝槽和所述墊氮化物層(1 上形成密封層(19)，從而將所述導(dǎo)電層(18)完全 埋入；以及移除所述密封層(19)和所述墊氮化物層(12)，從而使所述密封層(19)僅保留在所述 導(dǎo)電層(18)上。
6.根據(jù)權(quán)利要求1所述的方法，其中，在所述單元區(qū)域中形成所述位線觸點(diǎn)(XT)的步驟包括在所述柵極導(dǎo)電層被移除的所述單元區(qū)域中并且在所述柵極導(dǎo)電層上形成 絕緣層(22)；以所述絕緣層0 保留在所述柵極導(dǎo)電層上的方式將所述絕緣層0 平坦化； 在平坦化后的所述絕緣層上形成硬掩模層03)；選擇性地蝕刻所述絕緣層0 和所述單元區(qū)域中的所述硬掩模層(23)，從而形成使 所述基板(11)露出的位線觸點(diǎn)孔；以及將位線觸點(diǎn)材料06)埋入到所述位線觸點(diǎn)孔中。
7.根據(jù)權(quán)利要求6所述的方法，其中，所述硬掩模層03)構(gòu)造成由非晶碳層(23a)和氮氧化硅層(23b)構(gòu)成的層疊結(jié)構(gòu)形式。
8.根據(jù)權(quán)利要求6所述的方法，還包括在形成所述位線觸點(diǎn)(XT)之后，清除保留在所述柵極導(dǎo)電層上的所述絕緣層 (22)。
9.根據(jù)權(quán)利要求6所述的方法，其中， 形成所述位線觸點(diǎn)孔的步驟包括形成直徑比目標(biāo)尺寸大的第一位線觸點(diǎn)孔；以及 在所述第一位線觸點(diǎn)孔的內(nèi)側(cè)壁上形成間隔物。
10.根據(jù)權(quán)利要求1所述的方法，其中，在所述單元區(qū)域中形成所述位線觸點(diǎn)的步驟包括在所述柵極導(dǎo)電層被移除的所述單元區(qū)域中并且在所述柵極導(dǎo)電層上形成 絕緣層(22)；在所述絕緣層0 上形成旋涂層03c)；選擇性地蝕刻所述絕緣層0 和所述單元區(qū)域中的所述旋涂層03c)，從而形成使所 述基板(11)露出的位線觸點(diǎn)孔；以及將位線觸點(diǎn)材料06)埋入到所述位線觸點(diǎn)孔中。
11.根據(jù)權(quán)利要求10所述的方法，還包括在形成所述位線觸點(diǎn)(XT)之后，清除保留在所述柵極導(dǎo)電層上的所述絕緣層 (22)。
12.根據(jù)權(quán)利要求10所述的方法，其中， 形成所述位線觸點(diǎn)孔的步驟包括形成直徑比目標(biāo)尺寸大的第一位線觸點(diǎn)孔；以及 在所述第一位線觸點(diǎn)孔的內(nèi)側(cè)壁上形成間隔物。
13.根據(jù)權(quán)利要求1所述的方法，其中，所述位線導(dǎo)電層08)構(gòu)造成由阻擋金屬層08a)和鎢層08b)構(gòu)成的層疊結(jié)構(gòu)形式。
14.根據(jù)權(quán)利要求13所述的方法，其中，所述阻擋金屬層由鈦層、氮化鈦層、WN、WSiN、或者它們的層疊結(jié)構(gòu)形成。
全文摘要
本發(fā)明提供一種制造具有埋入式柵極的半導(dǎo)體器件的方法。在單元區(qū)域中形成位線觸點(diǎn)(27)之前，首先在外圍區(qū)中形成柵極導(dǎo)電層(21)，從而簡化制造工序并且不會遇到由單元區(qū)域與核心/外圍區(qū)域之間的階高造成的問題。
文檔編號H01L21/82GK102097375SQ201010001269
公開日2011年6月15日 申請日期2010年1月19日 優(yōu)先權(quán)日2009年12月9日
發(fā)明者金永得 申請人:海力士半導(dǎo)體有限公司