專利名稱：具有無源柵極的晶體管及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明的實施例一般來說涉及電子裝置，且更具體來說在某些實施例中涉及非對稱鰭狀晶體管。
背景技術(shù)：
在許多類型的電子裝置中，晶體管用于選擇性地傳導(dǎo)電流。晶體管通常包括源極、 漏極及柵極。柵極控制在源極與漏極之間流動的電流。晶體管的特征通常在于閾值柵極電壓，低于所述閾值柵極電壓，晶體管被視為處于關(guān)斷狀態(tài)中，而高于所述閾值柵極電壓，晶體管被視為處于接通狀態(tài)中。因此，為在晶體管關(guān)斷時阻止電流的流動，晶體管的柵極電壓保持低于閾值電壓。然而，一些晶體管以相反方式起作用-在次閾值柵極電壓下傳導(dǎo)電流且在較高柵極電壓下阻礙電流。當晶體管處于關(guān)斷狀態(tài)中時，仍可泄漏一些電流。晶體管內(nèi)的電場可形成導(dǎo)電路徑，電流經(jīng)由所述導(dǎo)電路徑逸出。通常，當晶體管關(guān)斷時，柵極電壓不同于漏極電壓。此電壓差可形成相對強的電場，因為柵極的一部分經(jīng)常接近漏極的一部分安置。所得電場可致使電荷載子在柵極與晶體管形成于其上的襯底之間流動，此即稱作“柵極誘導(dǎo)的漏極泄漏”(GIDL)的現(xiàn)象。


圖1到25圖解說明根據(jù)本發(fā)明實施例的用于形成晶體管陣列的工藝的實例；圖沈到33圖解說明根據(jù)本發(fā)明實施例的用于形成晶體管陣列的工藝的第二實例；及圖34到45圖解說明根據(jù)本發(fā)明實施例的用于形成晶體管陣列的工藝的第三實例。
具體實施例方式圖1圖解說明用于形成晶體管陣列的工藝的實施例中的第一步驟。所述工藝可以獲得襯底110開始。襯底110可包括半導(dǎo)電材料，例如單晶硅或多晶硅、砷化鎵、磷化銦或具有半導(dǎo)體性質(zhì)的其它材料。或者或另外，襯底110可包括電子裝置可構(gòu)造于其上的非半導(dǎo)體主體，例如，例如塑料或陶瓷工作表面的主體。術(shù)語“襯底”涵蓋各種制造階段中的這些結(jié)構(gòu)，包含未經(jīng)處理的整個晶片、經(jīng)部分處理的整個晶片、經(jīng)完全處理的整個晶片、經(jīng)切割晶片的一部分或經(jīng)封裝電子裝置中的經(jīng)切割晶片的一部分。襯底110可包括上部經(jīng)摻雜區(qū)112及下部經(jīng)摻雜區(qū)114。上部經(jīng)摻雜區(qū)112的深度在襯底110的實質(zhì)區(qū)域上可大體均勻，且可不同于下部經(jīng)摻雜區(qū)114地對上部經(jīng)摻雜區(qū)112 進行摻雜。舉例來說，上部經(jīng)摻雜區(qū)112可包含η+材料且下部經(jīng)摻雜區(qū)114可包含ρ-材料，或反之亦然。接下來，可在襯底110上形成數(shù)個膜，如圖2所圖解說明。可在上部經(jīng)摻雜區(qū)112上形成墊氧化物116。墊氧化物116可具有小于約300 A的厚度，例如，小于或等于約80 A 可適用?？山柚鞣N技術(shù)形成墊氧化物116。舉例來說，可通過將襯底110暴露于氧氣來生長墊氧化物116(例如，在擴散爐中)，或可借助原子層沉積(ALD)、化學(xué)氣相沉積(CVD)或其它工藝來沉積墊氧化物116?？山柚?舉例來說)CVD在墊氧化物116上形成終止主體 (例如，一層)118。終止主體118可包括氮化物(例如氮化硅)，且其可具有小于約300 A 的厚度，例如，約95 A可適用，但像本文中所描述的其它結(jié)構(gòu)一樣，終止主體118并不限于這些尺寸或材料?？稍诮K止主體118上形成犧牲主體120。犧牲主體120可由多晶硅制成且其可具有在約500 A與約2000 A之間的厚度，例如，約1000 A可適用?？山柚鶦VD或其它適當工藝形成犧牲主體120?？稍跔奚黧w120上形成下部遮蔽主體122。下部遮蔽主體 122可由氧化物制成且其可具有在約500 A與約2000 A之間的厚度，例如，約1000 A可適用?？山柚鶦VD、旋涂電介質(zhì)工藝或其它工藝形成下部遮蔽主體122。最終，可在下部遮蔽主體122上形成上部遮蔽主體124。上部遮蔽主體IM可由借助CVD或其它工藝形成的碳或其它材料制成，且其可具有在約1000 A與約3000 A之間的厚度，例如，約2000 A可適用。接下來，可形成列掩模126，如圖3所圖解說明。(術(shù)語“列”并非是指襯底110上除不同于隨后引入的行延伸的方向的方向以外的任一特定水平方向。)列掩模1 可包含線圖案，其界定具有寬度128的已遮蔽區(qū)及具有寬度130的已暴露區(qū)。寬度1 及130可彼此大體相等且各自大體等于被稱作“F”的光刻分辨率限度(例如，光學(xué)光刻分辨率限度或最小特征大小)。列掩模126可具有大體等于2F的間距132 (例如，圖案越過其重復(fù)的距離)。由列掩模126形成的線可大體筆直、彼此大體平行且可大體沿Y方向延伸。這些線在Y方向上可大體連續(xù)且大體均勻。在其它實施例中，由列掩模126形成的線可具有其它形狀，例如，其可波動(例如，上下、左右或兩者均有)，其可在Y方向上寬度不同，或其可由多個較短區(qū)段形成。在形成列掩模1 之后，可形成列硬掩模134，如圖4所圖解說明。可通過大體各向異性地蝕刻(例如，借助定向等離子蝕刻)上部遮蔽主體IM的安置于未被列掩模1 覆蓋的區(qū)下方的部分及下部遮蔽主體122的安置于未被列掩模1 覆蓋的區(qū)下方的部分而形成列硬掩模134。在一些實施例中，所述蝕刻可終止于犧牲主體120上或犧牲主體120中。接下來，可移除列掩模126，并可在列硬掩模134的側(cè)壁上形成列間隔件136，如圖 5所圖解說明。列間隔件136可通過以下步驟形成沉積大體保形膜(例如，在垂直結(jié)構(gòu)與水平結(jié)構(gòu)兩者上均具有大體均勻厚度的膜)，且然后各向異性地蝕刻所述膜以將其從水平表面移除，從而將抵靠大體垂直表面安置的材料留在襯底110上。列間隔件136可由氧化物制成，且其可具有小于IOOnm(例如，小于或等于約36nm)的寬度138。列間隔件136可使由列硬掩模134暴露的區(qū)變窄為小于或等于約F的寬度140，例如，等于或小于約3/4F、 1/2F 或 1/4F。接下來，如圖6所圖解說明，可形成列隔離溝槽142。可通過各向異性地蝕刻列間隔件136之間的已暴露區(qū)形成列隔離溝槽142。列隔離溝槽142可具有對應(yīng)于(例如，大體等于或與其成比例)寬度140的寬度141。列隔離溝槽142可大體沿Y方向延伸且可彼此大體平行且大體筆直。列隔離溝槽142的橫截面形狀在Y方向上可大體均勻。在一些實施例中，列隔離溝槽142可具有在約500 A與約5000 A之間(例如，約2500 A)的深度144。在形成列隔離溝槽142之后，可用電介質(zhì)146部分地或完全地填充列隔離溝槽142，如圖7所圖解說明。電介質(zhì)146可由各種材料(例如氧化物)制成，且可用各種襯里膜(未顯示)給電介質(zhì)146加襯里，例如氧化物襯里及氮化物襯里?？砂鲆r里以增強特性或防止電介質(zhì)146與下伏材料在下游處理期間的不期望的交互。應(yīng)了解，可通過任何常規(guī)技術(shù)安置或生長所述襯里?？山柚鞣N工藝(例如高密度等離子CVD工藝)形成電介質(zhì)146。在一些實施例中，在形成電介質(zhì)146之前，可向列隔離溝槽142的底部植入或擴散摻雜劑(未顯示)，所述摻雜劑經(jīng)選擇以進一步電隔離列隔離溝槽142的相對側(cè)上的結(jié)構(gòu)。接下來，可平面化襯底110，如圖8所圖解說明。平面化襯底110可包括蝕刻襯底 110或借助化學(xué)機械平面化(CMP)對所述襯底進行拋光。平面化可包括移除上部遮蔽主體 124及下部遮蔽主體122兩者，且平面化可終止于犧牲主體120上或犧牲主體120中。另外，可移除電介質(zhì)146的上部部分。接下來，可部分地或完全地移除犧牲主體120，如圖9所圖解說明。移除犧牲主體 120可包括借助選擇性地蝕刻犧牲主體120的蝕刻(即，借助對犧牲主體120具有選擇性的蝕刻)來濕式蝕刻或干式蝕刻襯底110而不移除已暴露電介質(zhì)146的實質(zhì)部分。如果蝕刻移除材料而不移除實質(zhì)量的暴露于襯底上的其它類型的材料，那么稱所述蝕刻對所述材料“具有選擇性”。在移除犧牲主體120之后，由電介質(zhì)146形成的大體垂直突出部148可從襯底110延伸。接下來，可在電介質(zhì)146的大體垂直突出部148的側(cè)壁上形成第二列間隔件150， 如圖10所圖解說明。如同先前所描述的列間隔件136 —樣，可通過以下步驟形成第二列間隔件150 在襯底110上沉積大體保形膜且各向異性地蝕刻所述膜直到將所述膜從水平表面大體移除為止，從而將垂直表面上的材料留在襯底110上。第二列間隔件150可由與電介質(zhì)146相同的材料(例如，氧化物)制成，或其可由不同材料制成。第二列間隔件150可具有小于或等于IOOnm的寬度151，例如，小于或等于約36nm。間隔件150可界定鄰近間隔件150之間的寬度154，寬度154小于或等于約1F、3/4F、1/2F或1/4F。在形成第二群組的列間隔件150之后，可形成裝置內(nèi)溝槽152，如圖11所圖解說明?？赏ㄟ^各向異性地蝕刻第二列間隔件150之間的已暴露區(qū)形成裝置內(nèi)溝槽152。裝置內(nèi)溝槽152可彼此大致平行且平行于列隔離溝槽142，且其可大體沿Y方向延伸。裝置內(nèi)溝槽152可具有不僅小于列隔離溝槽142的深度144(圖6)且又大于上部經(jīng)摻雜區(qū)112的深度的深度154。接下來，可形成電介質(zhì)156，如圖12所圖解說明。電介質(zhì)156可形成有產(chǎn)生覆蓋層158的厚度，從而增加填充裝置內(nèi)溝槽152的可能性。舉例來說，電介質(zhì)156可具有小于約800 A的厚度，例如，小于或等于約400 A。電介質(zhì)156可包括或主要由四乙酯原硅烷 (TEOS)(例如，由CVD TE0S)或其它適當電介質(zhì)材料形成。在形成電介質(zhì)156之后，可通過加熱襯底110以從電介質(zhì)156驅(qū)出揮發(fā)性化合物來使電介質(zhì)156致密化。在形成電介質(zhì)156之后，可平面化襯底110，如圖13所圖解說明。 可借助CMP、回蝕工藝(例如，通過沉積犧牲平面化材料，且然后蝕刻穿過所述犧牲平面化材料并蝕刻到下伏結(jié)構(gòu)中)或其它適當工藝平面化襯底110。終止主體118(圖2)可用作平面化終止件，從而阻止從上部經(jīng)摻雜區(qū)112及墊氧化物116移除材料。在平面化之后，可移除來自終止主體118的保留在襯底110上的材料(例如，借助終止于墊氧化物116中或
6上部經(jīng)摻雜區(qū)112中的濕式蝕刻)。接下來，可形成行掩模160，如圖14所圖解說明。行掩模160可大致垂直于列掩模126(圖4)?？山柚庵驴刮g劑來形成行掩模160或其可為硬掩模，舉例來說，且可通過光學(xué)光刻或其它光刻工藝(例如，納米壓印光刻或電子束光刻)來圖案化行掩模160。舉例來說，可通過圖案化形成于襯底110上的無定形碳的主體來形成行掩模160。所述無定形碳可形成有小于約3000 A的厚度(例如，小于或等于約2000 A的厚度)。行掩模160可界定具有寬度162的已遮蔽區(qū)及具有寬度164的已暴露區(qū)。已遮蔽寬度162可大于已暴露寬度 164，舉例來說，大出多于約F、3/4F或1/2F。在一些實施例中，可借助次光學(xué)光刻工藝(例如，側(cè)壁間隔件工藝、抗蝕劑回流工藝、濕式蝕刻底切工藝或其它線寬度薄化工藝)來形成行掩模160。行掩模160可界定具有間距166的線圖案。在其它實施例中，所述圖案可被其它結(jié)構(gòu)中斷。由行掩模160形成的線可大致筆直、彼此大致平行且可沿大約X方向水平延伸且沿大約Z方向垂直延伸。在其它實施例中，行掩模160的已遮蔽區(qū)可在寬度上變化，側(cè)到側(cè)波動或上下波動，或其可被分段。接下來，可形成淺行溝槽168，如圖15所圖解說明。淺行溝槽168相對于隨后描述的深行溝槽(圖17)為淺的。可借助以近似相同的速率蝕刻上部經(jīng)摻雜區(qū)112、下部經(jīng)摻雜區(qū)114、電介質(zhì)146及電介質(zhì)156的干式蝕刻形成淺行溝槽168。淺行溝槽168可具有深度 170，所述深度大于裝置內(nèi)溝槽152(圖11)的深度且小于列隔離溝槽142(圖11)的深度。 舉例來說，深度170可小于約3000 A,例如，等于或小于約1400人。在形成淺行溝槽168之后，可形成另一行掩模172，如圖16所圖解說明。行掩模 172可為借助光學(xué)光刻或其它光刻技術(shù)形成的軟掩?；蛴惭谀！Ｐ醒谀?72可界定已暴露寬度174及已遮蔽寬度176。寬度174及176可分別近似等于寬度164及162(圖14)。行掩模172可部分地或大致完全地安置于淺行溝槽168 (圖15)上方，從而延伸到淺行溝槽 168中且重疊淺行溝槽168(圖15)。行掩模172可在X方向上大致平行于行掩模160(圖 14)延伸且可具有大致均勻的寬度。在其它實施例中，行掩模172可側(cè)到側(cè)波動，上下波動， 在寬度上變化，或被分段。行掩模172可形成以間距178重復(fù)的圖案，或所述圖案可被其它結(jié)構(gòu)中斷。接下來，可形成深行溝槽180，如圖17所圖解說明?？山柚源篌w相同的速率蝕刻上部經(jīng)摻雜區(qū)112、下部經(jīng)摻雜區(qū)114、電介質(zhì)146及電介質(zhì)156的干式蝕刻形成深行溝槽180。深行掩模180可具有深度182，所述深度大于裝置內(nèi)溝槽152(圖11)的深度、大于淺行溝槽168(圖15)的深度170且小于列隔離溝槽142(圖11)的深度。舉例來說，深度 182可小于約4000 A例如，等于或小于約1800 A。在形成深行溝槽180之后，可移除行掩模172，從而留下圖18所圖解說明的結(jié)構(gòu)。 可借助燃燒或其它適當工藝移除行掩模172。所得襯底110可包括淺行溝槽168中以使淺行溝槽168與深行溝槽180交替的圖案定位于每一對深行溝槽180之間的一者。深行溝槽 180可比淺行溝槽168深大于或等于約100 A>400 A或800 A的深度184。淺行溝槽168及深行溝槽180可界定鰭狀行186，所述鰭狀行在Z方向上從襯底110大致垂直地升起且在X 方向上大致水平地延伸?？稍谛袦喜?68及180中形成柵極電介質(zhì)188，如圖19所圖解說明?？沙练e、生長或以其它方式形成柵極電介質(zhì)188，且柵極電介質(zhì)188可大致或完全覆蓋上部經(jīng)摻雜區(qū)112
7及下部經(jīng)摻雜區(qū)114的已暴露部分。柵極電介質(zhì)188可包含各種電介質(zhì)材料，例如氧化物 (例如，二氧化硅)、氧氮化物或像二氧化鉿、二氧化鋯及二氧化鈦的高介電常數(shù)材料。柵極電介質(zhì)188可具有小于約60 A的厚度，例如，等于或小于約40 A的厚度。接下來，可形成柵極材料190及保護材料192，如圖20所圖解說明。柵極材料190 可包括導(dǎo)電材料，例如經(jīng)摻雜的多晶硅或一種或一種以上金屬(例如，Ti、TiN或Ru)。保護材料192可包括形成于柵極材料190上的高縱橫比工藝(HARP)氧化物。柵極材料190可小于約400 A厚(例如，小于或等于約250 A厚)，且保護材料192可小于200 A厚(例如， 等于或小于約150 A)。這些材料190及192可大體保形地形成于襯底110上。如圖21所圖解說明，可各向異性地蝕刻保護材料192以形成側(cè)壁間隔件?？山柚篌w對保護材料192具有選擇性的干式蝕刻來蝕刻保護材料192。在蝕刻之后，可暴露柵極材料190的安置于水平表面上的部分。舉例來說，可暴露接近鰭狀行186的頂部以及淺行溝槽168及深行溝槽180的底部兩者安置的柵極材料190。在其它實施例中，接近深行溝槽 180的底部的保護材料192的一部分或大致全部保留在襯底110上。接下來，可蝕刻柵極材料190，如圖22所圖解說明?？筛墒轿g刻或濕式蝕刻柵極材料190的已暴露部分，例如，借助SCl蝕刻達小于約10分鐘(例如，等于或小于約5分鐘)。 可蝕刻柵極材料190直到安置于鰭狀行186的任一側(cè)上的柵極材料190被分離，從而在鰭狀行186的側(cè)上留下導(dǎo)電側(cè)壁間隔件?？梢瞥龞艠O材料190的接近淺行溝槽168及深行溝槽180的底部安置的部分，或可將所述部分留在襯底110上。為形成單獨間隔件而蝕刻柵極材料190可形成每一鰭狀行186的一個側(cè)上的無源柵極194的前體及每一鰭狀行186的另一側(cè)上的有源柵極196。術(shù)語“有源”是指與經(jīng)選擇性地通電以接通晶體管的組件相關(guān)的結(jié)構(gòu)，且術(shù)語“無源”是指與當晶體管接通及當晶體管關(guān)斷兩者時均以大體相同電壓通電的組件相關(guān)的結(jié)構(gòu)。無源柵極194的前體可形成于深行溝槽180中，且有源柵極196可形成于淺行溝槽168中。鄰近鰭狀行186及其相關(guān)聯(lián)柵極 196及194可關(guān)于每一深行溝槽180大致反射對稱，使得無源柵極194的前體安置于鰭狀行 186的鄰近側(cè)上且有源柵極196安置于鄰近鰭狀行186的遠側(cè)上，或反之亦然。接下來，可在襯底110上形成行掩模198，如圖23所圖解說明。行掩模198可為借助光學(xué)光刻或其它光刻技術(shù)圖案化的軟掩?；蛴惭谀！Ｐ醒谀?98可與淺行溝槽168(圖 22)大致對準且安置于其中且可重疊鰭狀行186的頂部的一部分。行掩模198還可包括由未經(jīng)顯影的光致抗蝕劑形成的凹入部分200。舉例來說，可借助正性光致抗蝕劑(即，當暴露于光時硬化的抗蝕劑)形成行掩模198，且深行溝槽180中的凹入部分200可不接收足夠光來對行掩模198的所述部分進行顯影，因為光并不穿透到深行溝槽180的底部。因此，所述光致抗蝕劑的一部分可保留在深行溝槽180的底部中。接下來，可使無源柵極194的前體凹入以形成無源柵極197，如圖M所圖解說明。 可借助對無源柵極197具有大體選擇性的蝕刻使無源柵極197凹入。舉例來說，可借助濕式蝕刻(例如上文所描述的SCl蝕刻)使無源柵極197凹入?？墒篃o源柵極197凹入到上部經(jīng)摻雜區(qū)112下面一距離202。距離202可大于或等于約50 A、100 A、300A或500 A。無源柵極197在凹入之后可重疊裝置內(nèi)溝槽152的一部分。在使無源柵極197凹入之后，可 (例如)借助燃燒或其它適當工藝移除行掩模198。圖25圖解說明借助上述工藝形成的晶體管204的實施例。晶體管204可包括具有較短側(cè)208及較長側(cè)210的非對稱鰭206。多個非對稱鰭206可為先前所描述的鰭狀行 186(圖18)中的每一者的一部分。非對稱鰭206可包括由對應(yīng)于裝置內(nèi)溝槽152(圖11) 的凹槽216分離的一對支腿212及214。支腿212及214的遠端部分可由上部經(jīng)摻雜區(qū)112 形成，且支腿212及214的下部部分可由下部經(jīng)摻雜區(qū)214形成。有源柵極196可接近非對稱鰭206的較短側(cè)208安置，從而重疊上部經(jīng)摻雜區(qū)212及下部經(jīng)摻雜區(qū)214兩者，包括下部經(jīng)摻雜區(qū)214的在支腿212與214之間的凹槽216下面延伸的一部分。無源柵極197 可接近非對稱鰭206的較長側(cè)210安置。無源柵極197可與凹槽216而不重疊上部經(jīng)摻雜區(qū) 112。在操作中，晶體管204可控制在支腿212與214之間流動的電流?？筛鶕?jù)有源柵極196的電壓VeA控制所述電流。施加到有源柵極196的電壓VeA的范圍可分為兩個類別 高于晶體管204的閾值電壓的電壓及低于所述閾值電壓的電壓。當VeA高于所述閾值電壓時，從有源柵極196發(fā)出的電場可在下部經(jīng)摻雜區(qū)212中建立導(dǎo)電溝道，所述導(dǎo)電溝道在支腿212與214之間延伸。在其它實施例中，晶體管204可響應(yīng)于小于所述閾值電壓的VeA而接通。所得導(dǎo)電溝道沿一個支腿212或214大體垂直向下延伸、在凹槽216下方大體水平延伸且然后沿另一支腿212或214大體垂直向上延伸返回。施加到支腿212及214的電壓 Vs與電壓Vd的差可驅(qū)動電流通過所述溝道，且所述電流可沿任一方向流動，此取決于Vs及 Vd的相對值。所述溝道可安置于較短側(cè)208而非接近無源柵極197定位的較長側(cè)210上。無源柵極197可調(diào)整晶體管204的閾值電壓。舉例來說，在當有源柵極196升高到高于閾值電壓時接通的晶體管中，無源柵極197可處于低于所述閾值電壓的電壓，例如， 小于下部經(jīng)摻雜區(qū)214的電壓的電壓。從無源柵極197發(fā)出的電場可降低關(guān)于有源柵極 196的閾值電壓，據(jù)信此使GIDL減少。舉例來說，當晶體管204關(guān)斷時，所述無源柵極可在約-3V與約OV之間，且所述有源柵極可在約OV與約IOOmV之間。、與乂。之間的電壓差可為約2. 5V或更小。當晶體管接通時(例如，當從耦合到支腿212或214的存儲器裝置讀取或向耦合到支腿212或214的存儲器裝置寫入時)，無源柵極197的電壓可保持靜態(tài)。大致所有無源柵極197(圖的電壓可連接到在晶體管204的操作期間保持大體恒定的共用電壓源。在其它實施例中，晶體管204可響應(yīng)于VeA降低到低于閾值電壓而接通。在這些實施例中，Vep可為正，借此當晶體管204關(guān)斷時使閾值電壓升高且使GIDL減少。圖沈到33圖解說明用于形成晶體管陣列的工藝的另一實施例。如圖沈所圖解說明，所述工藝可包括獲得(例如，制造或向制造廠訂購來制造)借助上文參照圖1到13 所描述的步驟形成的襯底218。在獲得襯底218之后，所述工藝可包括在襯底218上形成行掩模220，如圖沈所圖解說明。行掩模220可為借助光學(xué)光刻或其它光刻技術(shù)形成的硬掩模或軟掩模。舉例來說，行掩模220可為借助次光學(xué)光刻技術(shù)(例如側(cè)壁間隔件工藝、抗蝕劑回流工藝或濕式蝕刻底切工藝)形成的掩模。行掩模220可包括具有寬度222的已遮蔽區(qū)及具有寬度224的已暴露區(qū)。已遮蔽寬度222可約等于或小于F、1/2F或3/4F。所述已遮蔽區(qū)及已暴露區(qū)可以周期2 重復(fù)，或所述圖案可被其它結(jié)構(gòu)中斷。行掩模220可大致沿X方向、大致垂直于電介質(zhì)146延伸。行掩模220可大致筆直，具有大致均勻的寬度222及224，且大體平行。 在其它實施例中，行掩模220可側(cè)到側(cè)波動，可上下波動，可在寬度222及2 上變化，或可被分段。 接下來，如圖27所圖解說明，可形成行溝槽228?？山柚源笾骂愃频乃俾饰g刻已暴露材料的濕式蝕刻或干式蝕刻形成行溝槽228。行溝槽228的深度可比裝置內(nèi)溝槽152 深，且不像列隔離溝槽142 —樣深。所述蝕刻可形成鰭狀行230，鰭狀行230大致在X方向上延伸且大致在Y方向上從襯底218升起。 在形成行溝槽2 之后，可形成柵極電介質(zhì)232，如圖觀所圖解說明?？山柚鞣N工藝及材料(例如上文參照圖19所描述的那些工藝及材料)形成柵極電介質(zhì)232。接下來，可在襯底218上形成柵極材料234及保護材料236，如圖四所圖解說明， 且可形成無源柵極238及有源柵極M0，如圖30所圖解說明?？山柚愃朴谏衔膮⒄請D20 到22所描述的材料及工藝的材料及工藝形成這些材料234與236及結(jié)構(gòu)238與M0。在形成有源柵極238及無源柵極240之后，可在襯底218上形成有源柵極掩模 M2，如圖31所圖解說明。有源柵極掩模242可為借助光學(xué)光刻或其它光刻技術(shù)形成的軟掩?；蛴惭谀?。有源柵極掩模242可覆蓋有源柵極238的一部分或大致全部，同時使無源柵極240的一部分或大致全部被暴露。接下來，可使無源柵極240凹入，如圖32所圖解說明?？山柚墒轿g刻或濕式蝕刻使無源柵極240凹入。可使無源柵極240的頂部凹入到上部經(jīng)摻雜區(qū)112下面，或可使無源柵極240凹入到有源柵極238的頂部下面且隨后處理(例如，清潔步驟)可進一步使無源柵極MO凹入到上部經(jīng)摻雜區(qū)112下面。最終，可移除有源柵極掩模M2，如圖33所圖解說明。可通過燃燒或其它工藝移除有源柵極掩模M2。在移除有源柵極掩模242之后，襯底218可包括類似于上文針對圖M及25所描述的晶體管204的多個晶體管M4。晶體管圖3 及晶體管204(圖24)可具有差別。舉例來說，在此實施例中，鰭狀行230中的每一者可沿大體相同方向定向，其中有源柵極238面向鄰近鰭狀行230上的無源柵極MO，而先前實施例可包括沿不同交替方向定向的鰭狀行186(圖23)。在操作中，如同先前所描述的晶體管204(圖2 —樣，無源柵極240可調(diào)整晶體管M4的閾值電壓，且有源柵極238可控制通過晶體管244的電流?？烧{(diào)整所述閾值電壓以使GIDL減少。圖34到45圖解說明用于形成晶體管陣列的工藝的另一實例。如圖34所圖解說明，所述工藝可包括獲得襯底M6，像上文借助圖1到13所圖解說明的步驟所生產(chǎn)的襯底。在獲得襯底246之后，所述工藝可包括形成犧牲主體248，如圖34所描繪。犧牲主體248可包括具有在約550 A與約2450 A之間的組合厚度的一個或多個膜，例如，犧牲主體248可為具有約1500 A的厚度的氧化物膜。在其它實施例中，根據(jù)本技術(shù)的包括犧牲主體對8的各種實施例，其它材料(例如氮化物膜)或其它厚度的材料可用作犧牲主體M8。接下來，可形成行掩模250，如圖35所圖解說明。行掩模250可為借助光學(xué)光刻或其它光刻技術(shù)形成的硬掩模或軟掩模。舉例來說，行掩模250可為借助次光學(xué)光刻技術(shù) (例如上文所描述的那些技術(shù)中的一者或多者)形成的掩模。行掩模250可包括具有寬度 252的已遮蔽區(qū)及具有寬度254的已暴露區(qū)。已遮蔽寬度252可約等于或小于F、1/2F或 3/4F。所述已遮蔽區(qū)及已暴露區(qū)可以周期256重復(fù)，或所述圖案化可被其它結(jié)構(gòu)中斷。行掩模250可大致在X方向上、大致垂直于電介質(zhì)146(圖8)延伸。行掩模250可大致筆直， 具有大致均勻的寬度252及254，且大體平行。在其它實施例中，行掩模250可側(cè)到側(cè)波動， 可上下波動，可在寬度252及2M上變化，或可被分段。接下來，可形成無源柵極溝槽258，如圖36所描繪。舉例來說，可借助各向異性干式蝕刻從襯底246蝕刻無源柵極溝槽258。在垂直于X方向的橫截面中，無源柵極溝槽258 可為大體矩形或梯形?；蛘撸瑹o源壁溝槽可具有帶有某一其它形狀的橫截面。在一個實施例中，無源柵極溝槽258可比裝置內(nèi)溝槽152深且比列隔離溝槽142(圖11)淺。無源柵極溝槽258的側(cè)壁形成無源壁沈0，所述無源壁可各自形成隨后形成的鰭的第一壁或側(cè)。在形成無源柵極溝槽258之后，可形成無源柵極電介質(zhì)沈2，如圖37所圖解說明。 可借助各種工藝及電介質(zhì)材料(例如上文參照圖19所描述的那些工藝及電介質(zhì)材料)形成無源柵極電介質(zhì)262。接下來，可構(gòu)造無源柵極沈4，如圖38所描繪。無源柵極264可至少部分地或大致完全地安置于無源柵極溝槽258中。舉例來說，無源柵極264可包括導(dǎo)電材料，例如ρ-加上經(jīng)摻雜多晶硅、導(dǎo)電金屬或或其它適當功函數(shù)材料?？沙练e所述導(dǎo)電材料且然后對其進行回蝕，借此使所述導(dǎo)電材料凹入到襯底246及犧牲主體248的表面下面。可使無源柵極 264凹入到上部經(jīng)摻雜區(qū)112下面，以使得無源柵極264與下部經(jīng)摻雜區(qū)114而不重疊上部經(jīng)摻雜區(qū)112。舉例來說，可使無源柵極洸4凹入到上部經(jīng)摻雜區(qū)112下面一距離洸6，所述距離大于或等于約100 A,200 A或500 A。接下來，可在無源柵極264上面形成保護插塞沈8，如圖39所描繪。保護插塞268 可包括氮化硅或其它適當材料?？沙练e保護插塞268并對其進行回蝕或回拋光直到其與犧牲主體248的表面大體在同一平面內(nèi)或凹入到犧牲主體248的表面下面。保護插塞268可充當用于在保護插塞沈8的任一側(cè)上形成自對準的鰭的參考結(jié)構(gòu)。在形成保護插塞268之后，可移除犧牲主體M8，如圖40所圖解說明?？山柚鷮奚黧w248具有選擇性的濕式蝕刻或干式蝕刻移除犧牲主體M8。在此階段處，保護插塞 268可在襯底M6的表面上面突出。隨后，可形成鰭掩模間隔件270，如圖41所描繪。鰭掩模間隔件270可包括具有經(jīng)選擇以大體確定隨后形成的鰭的寬度的厚度的氧化物或其它適當材料。為使鰭掩模間隔件270成形，其組件材料或若干組件材料可保形地沉積于保護插塞268上方且借助(舉例來說)各向異性蝕刻對其進行間隔件回蝕。在所述間隔件回蝕之后，鰭掩模間隔件270的寬度可大體確定鰭寬度。接下來，使用鰭掩模間隔件270作為自對準的硬掩模，可各向異性地蝕刻或以其它方式形成有源柵極溝槽272，如圖42所描繪。有源柵極溝槽272可不與無源柵極溝槽 258 (圖36)同時形成，例如，在無源柵極溝槽258之后形成，且在一些實施例中，在無源柵極 250之后形成。有源柵極溝槽272可沿X方向延伸、大致平行于無源柵極溝槽258 (現(xiàn)至少部分地填充有用以形成無源柵極264的導(dǎo)電材料)且插入于其之間地延伸。有源柵極溝槽272的側(cè)壁可形成鰭274的有源壁278。有源柵極溝槽272可比無源柵極溝槽258 (圖36)深、與無源柵極溝槽258 —樣深或不如無源柵極溝槽258深。鰭掩模間隔件270可促進具有鰭寬度276的鰭274的形成，鰭寬度276小于用于
11圖案化襯底246上的其它特征的設(shè)備的分辨率限度。舉例來說，鰭寬度276可小于193納米光刻工藝或157納米光刻工藝的分辨率限度，所述兩種工藝中的任一者可包括浸潤式光刻步驟或雙重圖案化。舉例來說，鰭寬度276可小于900 A、800 A>700 A、600 A、500 A、 400 A >350 A >300 A >250 A >200 A J 50 A 或100 A。在制造期間，無源柵極264可以機械方式支撐鰭274。舉例來說，在一些實施例中， 在移動及/或浸潤于液體中期間，鰭274內(nèi)的應(yīng)力可由于無源柵極264限制鰭274的移動而為有限的。因此，在一些實施例中，可制造極薄、高縱橫比的鰭274。舉例來說，鰭274的縱橫比(即，鰭高度280與鰭寬度276的比率)可大于20 1、15 UlO 1、9 1、8 1、 7 1、6 1、5 1、4 1或3 1。然而，應(yīng)注意，本技術(shù)不限于具有無源柵極的實施例、 其中鰭274被支撐的實施例或具有薄、高縱橫比的鰭的實施例。此外，由于可在保護插塞沈8的側(cè)上形成鰭掩模間隔件270，因此鰭掩模間隔件 270可與無源柵極沈4自對準。在其它實施例中，可根據(jù)本技術(shù)的實施例采用其它自對準、 次光學(xué)光刻、直接圖案化或直接對準技術(shù)。鰭274可具有沿其在y方向上的長度的至少實質(zhì)部分延伸(例如，通過一個、兩個、五個或更多晶體管長度)的大體均勻橫截面，例如大體矩形橫截面、大體梯形橫截面或其它橫截面形狀。當然，在一些實施例中，所述鰭橫截面可沿鰭在y方向上的長度而變化。 舉例來說，鰭寬度276可變化或鰭高度280可變化。鰭寬度276可在Z方向上大體均勻，或鰭寬度276可沿鰭高度280變窄或擴展。在一些實施例中，有源壁262及無源壁沈0(圖 38)可在Z方向上沿鰭高度280朝向或遠離彼此大體傾斜或彎曲(即，鰭寬度276可逐漸變小)。接下來，可在有源溝槽260中形成有源柵極電介質(zhì)觀2，如圖43所描繪?？山柚鞣N工藝及電介質(zhì)材料(例如上文參照圖19所描述的那些工藝及電介質(zhì)材料)形成有源柵極電介質(zhì)觀2。在形成有源柵極電介質(zhì)282之后，可形成有源柵極284，如圖44所圖解說明?？赏ㄟ^以下步驟形成有源柵極觀4 毯覆沉積導(dǎo)電材料(例如，氮化鈦、經(jīng)摻雜的多晶硅或其它導(dǎo)電材料)并對所述材料進行間隔件蝕刻以形成有源柵極觀4。所述有源柵極可緊挨有源壁278(圖42)安置且可在X方向上大致平行于鰭274(圖42)延伸。在其它實施例中，可借助上文參照圖20到22所描述的步驟形成有源柵極觀4。接下來，可移除保護插塞268及鰭掩模間隔件270 (圖41)以暴露晶體管286陣列， 如圖45所圖解說明?？山柚鷮@些材料具有選擇性的蝕刻、借助CMP或借助其它工藝移除保護插塞268及鰭掩模間隔件270。兩個晶體管286安置于無源柵極沈4的每一側(cè)上，且無源柵極264在晶體管286行之間延伸?？梢灶愃朴谏衔尼槍D25所描述的晶體管204 的方式操作晶體管觀6。通過晶體管觀6的電流由有源柵極觀4的斷面部分所顯示的箭頭 288圖解說明。類似地，可加偏壓于無源柵極沈4以調(diào)整晶體管觀6的閾值電壓且使GIDL 減少，如上文所描述。在一些實施例中，晶體管觀6(或先前所描述的晶體管204或M4)可用于存取電容器、浮動?xùn)艠O或其它易失性或非易失性存儲器組件。舉例來說，數(shù)字線可連接到晶體管 286的一個支腿，且電容器可連接到另一支腿，或反之亦然。在此實施例中，有源柵極觀4 可用作字線。在操作中，此實施例可通過接通晶體管286存取存儲器組件。舉例來說，有源柵極284可連接到電壓源且所述數(shù)字線耦合到感測放大器，或反之亦然。或者，晶體管286 可用于某一其它類型的電子裝置中。舉例來說，晶體管286可用于微處理器、數(shù)字信號處理器、可編程存儲器裝置或?qū)Ｓ眉呻娐?僅舉幾例)中。 盡管易于對本發(fā)明作出各種修改及替代形式，但具體實施例已以實例方式顯示于所述圖式中且已詳細地描述于本文中。然而，應(yīng)理解，并不打算將本發(fā)明限定于所揭示的特定形式。相反，本發(fā)明將涵蓋歸屬于以上所附權(quán)利要求書所界定的本發(fā)明精神及范圍內(nèi)的所有修改、等效內(nèi)容及替代方案。
權(quán)利要求
1.一種裝置，其包含 晶體管，其包含 源極；漏極；溝道區(qū)，其在所述源極與所述漏極之間延伸； 柵極，其接近所述溝道區(qū)安置；及導(dǎo)電部件，其在所述溝道區(qū)對面與所述柵極相對地安置，其中所述導(dǎo)電部件不重疊所述源極、所述漏極或所述源極與所述漏極兩者。
2.根據(jù)權(quán)利要求1所述的裝置，其中所述導(dǎo)電部件不重疊所述源極或所述漏極。
3.根據(jù)權(quán)利要求1所述的裝置，其中所述源極及所述漏極大體安置在所述溝道上面。
4.根據(jù)權(quán)利要求3所述的裝置，其中所述導(dǎo)電部件在所述源極與所述漏極下面留有空間。
5.根據(jù)權(quán)利要求1所述的裝置，其中所述導(dǎo)電部件通過電介質(zhì)與所述溝道隔離。
6.根據(jù)權(quán)利要求1所述的裝置，其中所述晶體管包含 從襯底大體垂直升起的第一支腿；及從所述襯底大體垂直升起的第二支腿。
7.根據(jù)權(quán)利要求6所述的裝置，其中所述源極接近所述第一支腿的遠端部分安置且所述漏極接近所述第二支腿的遠端部分安置。
8.根據(jù)權(quán)利要求1所述的裝置，其中所述導(dǎo)電部件及所述柵極由晶體管行共享。
9.根據(jù)權(quán)利要求8所述的裝置，其中所述導(dǎo)電部件耦合到由其它晶體管行共享的其它導(dǎo)電部件。
10.根據(jù)權(quán)利要求8所述的裝置，其中所述柵極不耦合到由其它晶體管行共享的柵極。
11.一種方法，其包含在半導(dǎo)電材料中形成上部經(jīng)摻雜區(qū)；由所述半導(dǎo)電材料形成部件，其中所述部件從襯底大體垂直升起； 接近所述部件形成有源柵極；及接近所述部件形成無源柵極，其中所述無源柵極安置在所述上部經(jīng)摻雜區(qū)下面。
12.根據(jù)權(quán)利要求11所述的方法，其中形成所述部件包含形成鰭。
13.根據(jù)權(quán)利要求12所述的方法，其中形成所述鰭包含形成一對支腿。
14.根據(jù)權(quán)利要求11所述的方法，其中由在此相同步驟或若干相同步驟期間沉積的相同材料或若干相同材料形成所述有源柵極及所述無源柵極。
15.根據(jù)權(quán)利要求11所述的方法，其中形成所述部件包含 在所述部件的一側(cè)上形成第一溝槽；在所述第一溝槽上方形成第一掩模；及在所述部件的相對側(cè)上形成第二溝槽，其中所述第二溝槽比所述第一溝槽深。
16.根據(jù)權(quán)利要求15所述的方法，其中形成所述無源柵極包含 在所述有源柵極及所述第一溝槽上方形成第二掩模；及使所述無源柵極凹入到所述上部經(jīng)摻雜區(qū)下面。
17.根據(jù)權(quán)利要求16所述的方法，其中在使所述無源柵極凹入時接近所述第二溝槽的底部安置所述第二掩模的一部分。
18.根據(jù)權(quán)利要求11所述的方法，其中形成所述無源柵極包含 形成覆蓋所述有源柵極的掩模；及蝕刻所述無源柵極。
19.根據(jù)權(quán)利要求11所述的方法，其中在所述部件的第二側(cè)之前形成所述部件的第一側(cè)。
20.根據(jù)權(quán)利要求19所述的方法，其中在形成所述部件的所述第二側(cè)之前接近所述部件的所述第一側(cè)形成所述無源柵極。
21.根據(jù)權(quán)利要求19所述的方法，其中在所述有源柵極之前形成所述無源柵極。
22.一種裝置，其包含 晶體管陣列，所述陣列包含 多個晶體管行，每一行包含 多個鰭，其具有經(jīng)摻雜遠端部分；第一柵極，其沿所述多個鰭的第一側(cè)延伸；及第二柵極，其沿所述多個鰭的第二側(cè)延伸，其中所述第二柵極不重疊所述經(jīng)摻雜遠端部分。
23.根據(jù)權(quán)利要求22所述的裝置，其中所述多個鰭中的每一鰭包含兩個支腿。
24.根據(jù)權(quán)利要求22所述的裝置，其中所述第一柵極不重疊所述經(jīng)摻雜遠端部分。
25.根據(jù)權(quán)利要求22所述的裝置，其中所述多個晶體管行中的所述晶體管行與鄰近晶體管行反射對稱。
26.根據(jù)權(quán)利要求22所述的裝置，其中所述多個晶體管行中的所述晶體管行與鄰近晶體管行旋轉(zhuǎn)對稱。
27.根據(jù)權(quán)利要求22所述的裝置，其中所述第二柵極在所述多個晶體管行之中的鄰近晶體管行之間延伸。
28.一種方法，其包含通過將接通電壓施加到晶體管的柵極來接通所述晶體管； 通過將關(guān)斷電壓施加到所述柵極來關(guān)斷所述晶體管；及通過將泄漏減少電壓施加到接近所述晶體管安置的導(dǎo)電部件來使所述晶體管的閾值電壓移位成較靠近所述接通電壓，其中所述泄漏減少電壓不在所述晶體管的源極與漏極之間形成導(dǎo)電溝道。
29.根據(jù)權(quán)利要求觀所述的方法，其中當接通所述晶體管時及當關(guān)斷所述晶體管時將所述泄漏減少電壓施加到所述導(dǎo)電部件。
30.根據(jù)權(quán)利要求觀所述的方法，其中保持所述泄漏減少電壓在操作期間大體恒定。
31.根據(jù)權(quán)利要求觀所述的方法，其中所述接通電壓高于所述關(guān)斷電壓。
32.根據(jù)權(quán)利要求31所述的方法，其中所述泄漏減少電壓小于所述關(guān)斷電壓。
33.根據(jù)權(quán)利要求觀所述的方法，其中所述關(guān)斷電壓高于所述接通電壓。
34.根據(jù)權(quán)利要求33所述的方法，其中所述泄漏減少電壓大于所述關(guān)斷電壓。
全文摘要
本發(fā)明揭示一種具有晶體管(204、244、286)的裝置，所述晶體管包括源極、漏極、在所述源極與所述漏極之間延伸的溝道區(qū)、接近所述溝道區(qū)安置的柵極(196、238、284)及在所述溝道區(qū)對面與所述柵極(196、238、284)相對地安置的導(dǎo)電部件(197、240、264)。所述導(dǎo)電部件(197、240、264)可不重疊所述源極、所述漏極或所述源極與所述漏極兩者。
文檔編號H01L29/78GK102160158SQ200980136187
公開日2011年8月17日 申請日期2009年8月21日 優(yōu)先權(quán)日2008年9月15日
發(fā)明者沃納·云林 申請人:美光科技公司