專利名稱：具有嵌入的芯片驅(qū)動(dòng)部的oled裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及具有半導(dǎo)體驅(qū)動(dòng)元件的電致發(fā)光顯示器。
背景技術(shù)：
按照最簡(jiǎn)單的形式，有機(jī)電致發(fā)光(EL)裝置包括設(shè)置在作為用于空穴注入的陽(yáng)極的第一電極與作為用于電子注入的陰極的第二電極之間的有機(jī)電致發(fā)光介質(zhì)。有機(jī)電致發(fā)光介質(zhì)支持空穴與電子的再結(jié)合，空穴與電子的再結(jié)合導(dǎo)致發(fā)光。這些裝置還被統(tǒng)稱為有機(jī)發(fā)光二極管或0LED。美國(guó)專利No. 4，356，4 中描述了基本的有機(jī)EL元件。為了構(gòu)造用作諸如電視機(jī)、計(jì)算機(jī)監(jiān)視器、蜂窩電話顯示器或數(shù)字相機(jī)顯示器的顯示器的像素化的OLED顯示裝置，單獨(dú)的有機(jī)EL元件可以設(shè)置為矩陣圖案中的像素?？梢允惯@些像素全部發(fā)射相同的顏色，由此產(chǎn)生單色顯示，或者可以使它們產(chǎn)生多種顏色，諸如三像素紅、綠和藍(lán)(RGB)顯示器。還可以利用有源矩陣(AM)驅(qū)動(dòng)電路來制造OLED顯示裝置，以生產(chǎn)高性能顯示器。美國(guó)專利No. 5，550，066中公開了這種AM OLED顯示裝置的示例。通常通過在基板上形成薄膜晶體管(TFT)并在TFT上形成有機(jī)電致發(fā)光介質(zhì)來實(shí)現(xiàn)有源矩陣電路。這些TFT由諸如非晶硅或多晶硅的半導(dǎo)體的薄層(通常為100nm-400nm)組成。但是，這些薄膜半導(dǎo)體的特性通常不足以構(gòu)造高質(zhì)量的OLED顯示器。例如，非晶硅是不穩(wěn)定的，因?yàn)榉蔷Ч璧拈撝惦妷?Vth)和載流子移動(dòng)性隨著使用時(shí)期的延長(zhǎng)而發(fā)生偏移。多晶硅通常由于結(jié)晶工藝而導(dǎo)致閾值電壓(Vth)和載流子移動(dòng)性在整個(gè)基板上具有較大程度的可變性。由于OLED裝置通過電流注入進(jìn)行操作，所以TFT中的可變性可導(dǎo)致OLED像素的亮度的可變性并使顯示器的視覺質(zhì)量下降。已經(jīng)提出諸如在各個(gè)像素中添加附加的TFT 電路的新的補(bǔ)償圖案，以補(bǔ)償TFT的可變性，但是這種補(bǔ)償增加了復(fù)雜性，這將對(duì)產(chǎn)量、成本或減小OLED的發(fā)光面積產(chǎn)生負(fù)面影響。此外，隨著薄膜晶體管制造工藝被應(yīng)用于諸如用于大的平板電視應(yīng)用的較大的基板，可變性和工藝成本增加。避免薄膜晶體管的這些問題的一種方法是在半導(dǎo)體基板中制造常規(guī)的晶體管并接著將這些晶體管轉(zhuǎn)移到顯示器基板上。Matsumura等在美國(guó)專利申請(qǐng)公開 NO. 2006/0055864A1中教導(dǎo)了一種顯示器的組裝方法，該方法使用在顯示器內(nèi)附接的半導(dǎo)體集成電路(IC)來控制像素元件，其中IC中的嵌入的晶體管替代由現(xiàn)有技術(shù)的顯示器的TFT執(zhí)行的正常功能。Matsumura教導(dǎo)應(yīng)當(dāng)例如通過拋光將半導(dǎo)體基板變薄為20微米至100微米之間的厚度。接著基板被切成包含集成電路的更小的片，下文稱為“小芯片 (chiplets) ”。Matsumura教導(dǎo)例如通過蝕刻、噴沙、激光束加工或切片的切割半導(dǎo)體基板的方法。Matsumura還教導(dǎo)一種拾取(pick up)方法，其中使用具有與希望的間距相對(duì)應(yīng)的真空孔的真空吸盤系統(tǒng)來選擇性地拾取這些小芯片。接著這些小芯片被轉(zhuǎn)移到顯示器基板， 在顯示器基板處它們被嵌套(nest)在厚的熱塑性樹脂中。但是，Matsumura所教導(dǎo)的工藝具有多個(gè)缺點(diǎn)。首先，半導(dǎo)體基板通常厚度為500 微米至700微米。難以按照該方式使基板變薄，并且晶體基板在低厚度時(shí)非常易碎并容易破裂。因此，小芯片很厚，根據(jù)Matsumura的教導(dǎo)為至少20微米。希望小芯片具有小于20微米的厚度，并且優(yōu)選地小于10微米。還希望在小芯片中包括多個(gè)金屬布線層，因而小芯片的半導(dǎo)體部分的厚度必須比小芯片的總厚度薄得多。Matsumura的厚的小芯片導(dǎo)致整個(gè)基板的很多的(substantial)表面狀況(topography)，這使得金屬層在小芯片上的后續(xù)的沉積和構(gòu)圖困難。例如，Matsumura描述凹狀變形作為一種不利的結(jié)果。更薄的小芯片將減少這些表面狀況問題并便于小芯片上的后續(xù)層的形成。Matsumura教導(dǎo)的工藝的另一缺點(diǎn)在于小芯片的表面面積必須足夠大，以利用真空孔夾具(fixture)進(jìn)行拾取。結(jié)果，小芯片必須具有比真空孔的最小尺寸大的長(zhǎng)度和寬度。希望小芯片的表面面積小，以實(shí)現(xiàn)高分辨率顯示器，并使得可以在單個(gè)基板上生產(chǎn)很多小芯片，由此實(shí)現(xiàn)低的單位生產(chǎn)成本。還希望使小芯片的形狀在像素之間適配而不阻擋發(fā)光。因此，小芯片應(yīng)該具有比其它尺寸(dimension)窄的長(zhǎng)度或?qū)挾?，使得它可以放置在像素的行或列之間的間隔中。Kimura在美國(guó)專利No. 7，169，652中教導(dǎo)了轉(zhuǎn)移晶體管電路的工藝。在該工藝中， 薄膜晶體管被形成在剝離層上的“轉(zhuǎn)移初始基板”上并布線為電路。接著這些電路被翻轉(zhuǎn)并附接到顯示器基板。通過剝離層的光照射從轉(zhuǎn)移初始基板釋放這些電路。該結(jié)構(gòu)可被稱為“墊向下(pad-down)”構(gòu)造。因?yàn)镵imura的工藝要求電路在墊向下構(gòu)造中翻轉(zhuǎn)，所以通過電路與基板之間的導(dǎo)電粘合層的“局部形成”來實(shí)現(xiàn)顯示器基板上形成的電路與布線之間的電連接。Kimura的工藝具有多個(gè)缺點(diǎn)，首先，由于必須在釋放層上形成半導(dǎo)體的薄膜層，所以難以實(shí)現(xiàn)高質(zhì)量的半導(dǎo)體。希望使用高質(zhì)量的晶體半導(dǎo)體(諸如晶體硅晶片)來實(shí)現(xiàn)最佳的晶體管性能。第二，該方法要求在形成導(dǎo)電粘合劑中的隔離珠方面的附加成本。第三， 難以通過對(duì)準(zhǔn)導(dǎo)電粘合劑的小珠來實(shí)現(xiàn)高產(chǎn)量的良好質(zhì)量的電連接。因此，希望避免對(duì)于經(jīng)構(gòu)圖的導(dǎo)電粘合劑的需要。

發(fā)明內(nèi)容
本發(fā)明的目的是提供一種生產(chǎn)具有小芯片驅(qū)動(dòng)元件的電致發(fā)光OLED顯示器的經(jīng)改進(jìn)的方法，其中小芯片在尺寸方面減小進(jìn)而在成本方面減小。本發(fā)明的另一目的是減小具有小芯片驅(qū)動(dòng)元件的顯示器的厚度。本發(fā)明的另一目的是提供超薄小芯片驅(qū)動(dòng)元件，該超薄小芯片驅(qū)動(dòng)元件利用薄膜金屬沉積工藝來與OLED像素元件互連。通過電致發(fā)光裝置來實(shí)現(xiàn)該目的，該電致發(fā)光裝置具有按照基板上布置的行和列來設(shè)置的多個(gè)電流驅(qū)動(dòng)像素，使得當(dāng)向像素提供電流時(shí)像素發(fā)光，該電致發(fā)光裝置包括(a)各個(gè)像素，其具有第一電極和第二電極以及設(shè)置在第一電極與第二電極之間的電流響應(yīng)電致發(fā)光介質(zhì)；(b)至少一個(gè)小芯片，其具有小于20微米的厚度，并包括用于控制至少四個(gè)像素的操作的晶體管驅(qū)動(dòng)電路，該小芯片安裝在基板上并具有多個(gè)連接墊(pad)；(c)平面化層，其被設(shè)置在所述小芯片的至少一部分上；(d)第一導(dǎo)電層，其被設(shè)置在所述平面化層上，并連接到所述小芯片的所述多個(gè)連接墊中的至少一個(gè)；以及(e)用于通過所述第一導(dǎo)電層和所述小芯片的所述多個(gè)連接墊中的至少一個(gè)來提供電信號(hào)以使得所述小芯片的所述晶體管驅(qū)動(dòng)電路控制至所述四個(gè)像素的電流的裝置。


圖1是根據(jù)本發(fā)明的OLED顯示器的四個(gè)像素的布局圖；圖2A是在沒有濾色器的像素中沿圖1的裝置的線X-X’的截面圖；圖2B是在使用濾色器的像素中沿圖1的裝置的線U-U，的截面圖；圖3A是根據(jù)本發(fā)明的集成電路小芯片的電路示意圖；圖;3B是根據(jù)本發(fā)明的另選實(shí)施方式的集成電路小芯片的電路示意圖；圖4是示出形成具有小芯片驅(qū)動(dòng)電路的OLED顯示器的工藝的框圖；圖5示出在拾取小芯片之前包含小芯片的晶片的布局圖；圖6A和圖6B分別是沿圖5的線Y-Y，和Ζ-Ζ，的截面圖；圖7是根據(jù)本發(fā)明的小芯片的詳細(xì)的截面圖；圖8是用于拾取和轉(zhuǎn)移小芯片的印模(stamp)的平面圖；圖9是在半導(dǎo)體基板上的小芯片上方的小芯片印模的平面圖；以及圖10示出靜電損害防止電路圖。由于諸如層厚度的一些裝置特征尺寸經(jīng)常在亞微米的范圍中，所以為了視覺化的方便，按比例而不是按照尺寸精度繪制這些圖。
具體實(shí)施例方式圖1示出根據(jù)本發(fā)明的OLED顯示裝置的四個(gè)像素O0a、20b、20c和20d)的組的布局圖。這四個(gè)像素中的每一個(gè)可以被設(shè)置為發(fā)出不同的顏色，諸如紅色、綠色、藍(lán)色和白色(RGBW)。圖1表示完整顯示器的一部分，其中完整顯示器由按照多個(gè)行和列設(shè)置的這些像素組的陣列構(gòu)成。例如，現(xiàn)代電視機(jī)將被構(gòu)造為具有1920行和1080列的這樣的像素組。小芯片120被設(shè)置為控制到像素20a、20b、20c和20d的電流。小芯片是單獨(dú)制造的集成電路，其被安裝并嵌入在顯示裝置中。與常規(guī)的微芯片(或芯片(chip))很類似，小芯片是由基板制成的，并包含集成的晶體管以及絕緣體層和導(dǎo)體層，在半導(dǎo)體制造設(shè)備(或制造(fab))中使用光刻(photolithographic)方法來沉積絕緣體層和導(dǎo)體層并接著對(duì)這些絕緣體層和導(dǎo)體層進(jìn)行構(gòu)圖。如將在下面更詳細(xì)地描述的，小芯片中的這些晶體管被設(shè)置在晶體管驅(qū)動(dòng)電路中，以驅(qū)動(dòng)到顯示器的像素的電流。小芯片小于傳統(tǒng)的微芯片并且不同于傳統(tǒng)的微芯片，不通過引線鍵合(wire bonding)或倒裝芯片安裝(flip-chip bonding)來進(jìn)行到小芯片的電連接。相反，在將各個(gè)小芯片安裝到顯示器基板上后，繼續(xù)進(jìn)行導(dǎo)電層和絕緣體層的沉積和光刻構(gòu)圖。因此，例如通過使用尺寸為2微米至15微米的通孔(via)，可以使這些連接較小。隨著小芯片和到小芯片的連接小得足以設(shè)置在一個(gè)或更多個(gè)像素的區(qū)域內(nèi)，根據(jù)顯示器尺寸和分辨率，該一個(gè)或更多個(gè)像素的區(qū)域在尺寸方面范圍從大約50微米到500微米。下面將描述與小芯片及其制造和安裝工藝相關(guān)的其它細(xì)節(jié)。各個(gè)像素設(shè)置有下電極，諸如像素20a中的下電極161a。像素20a的發(fā)射區(qū)域由在下電極上形成的絕緣體中的開口 163a限定。該裝置包括第一導(dǎo)電層中形成的多個(gè)導(dǎo)電元件，這些導(dǎo)電元件被設(shè)置為便于對(duì)小芯片的晶體管驅(qū)動(dòng)電路提供電信號(hào)，以使得該小芯片能夠控制到像素的電流。小芯片120通過導(dǎo)體133a控制到像素20a的電流。例如，導(dǎo)體 133a通過通孔143a連接到小芯片120，并還通過通孔153a連接到下電極161a。該裝置還包括一系列信號(hào)線(包括電力線、數(shù)據(jù)線和選擇線)，該一系列信號(hào)線形成在第一導(dǎo)電層中并將電信號(hào)從顯示器的邊緣傳送到小芯片。電力線是提供電流源以操作有機(jī)電致發(fā)光元件的信號(hào)線。數(shù)據(jù)線是發(fā)送亮度信息以調(diào)節(jié)各個(gè)像素的亮度的信號(hào)線。選擇線是選擇性地確定顯示器的哪些行將要從數(shù)據(jù)線接收亮度信息的線。同樣，選擇線和數(shù)據(jù)線按照正交方式安排路線(routing)。通過電力線131將電力提供給小芯片120。提供兩個(gè)通孔以在電力線和小芯片120 之間進(jìn)行連接。數(shù)據(jù)線135按照列方向設(shè)置，其用于將包含亮度信息的數(shù)據(jù)信號(hào)發(fā)送到像素20a和像素20b的小芯片120。類似地，數(shù)據(jù)線136按照列方向設(shè)置，其用于將包含亮度信息的數(shù)據(jù)信號(hào)發(fā)送到像素20b和像素20d的小芯片120。在下面更詳細(xì)地討論的另選實(shí)施方式中，數(shù)據(jù)線135和136以及電力線131可以僅通過各條線的單個(gè)通孔連接到小芯片 120。選擇線段137a按照行方向設(shè)置，其用于向像素20a和像素20b的小芯片120發(fā)送行選擇信號(hào)。行選擇信號(hào)用于指示特定行的像素并且與用于提供亮度信息的數(shù)據(jù)信號(hào)同步。 因而，行選擇信號(hào)和數(shù)據(jù)信號(hào)按照正交方向提供。小芯片120通過集成電路上的內(nèi)部貫通 (pass-thru)連接將行選擇信號(hào)從選擇線段137a發(fā)送到選擇線段137b。選擇線段137b接著將行選擇信號(hào)發(fā)送到同一行中設(shè)置的后續(xù)的小芯片。類似地，選擇線段138a按照行方向設(shè)置，其用于將行選擇信號(hào)發(fā)送到像素20c和像素20d的小芯片120。小芯片120通過集成電路上的另一內(nèi)部貫通連接將行選擇信號(hào)從選擇線段138a發(fā)送到選擇線段138b。選擇線段137a和137b —起用于形成單個(gè)不連續(xù)的選擇線。選擇線段之間的連接通過小芯片中的貫通連接來提供。盡管僅示出兩個(gè)線段，但選擇線可以包含一系列的許多這種段。選擇線段138a和138b類似地一起用于形成單個(gè)不連續(xù)的選擇線。在本發(fā)明的優(yōu)選實(shí)施方式中， 所有的選擇線段和數(shù)據(jù)線由單個(gè)金屬層形成。隨后通過經(jīng)由小芯片上的貫通連接對(duì)行選擇信號(hào)或數(shù)據(jù)信號(hào)或者這二者安排路線來實(shí)現(xiàn)整個(gè)正交陣列的連通(communication)。圖2A示出沿線X-X’的圖1的OLED顯示裝置的截面圖，其中像素20a是白色像素， 因而不需要濾色器?？梢钥闯?，在顯示器基板100上構(gòu)造該裝置。在顯示器基板100上設(shè)置粘合層111。針對(duì)粘合層111的一種優(yōu)選材料是通過旋涂至大約0. 5微米到10微米的厚度所形成的苯并環(huán)丁烯(BCB)。小芯片120被設(shè)置在粘合層111中。該小芯片具有優(yōu)選地小于20微米并且更優(yōu)選地小于10微米的厚度(H)。設(shè)置平面化層112，以減少小芯片120 周圍的表面狀況，并便于后續(xù)導(dǎo)電層的連續(xù)形成。平面化層112優(yōu)選地以大于小芯片120 的厚度(H)的厚度形成。平面化層112的有用材料是通過旋涂形成的苯并環(huán)丁烯(BCB)。 特別有利的是針對(duì)粘合層111和平面化層112使用相同的材料，以減小可在這兩個(gè)層的界面處造成光反射的折射率的差別。因此，通過使用相同的材料，粘合層111與平面化層112 的折射率是相同的。通孔143a在平面化層112和小芯片120上的可選的絕緣體子層121 中開口，以提供到連接墊353a的通路。該通孔的形成可以利用光刻技術(shù)進(jìn)行，并在針對(duì)平面化層112使用感光(Photoimagble)BCB化合物時(shí)變得便利。小芯片120安裝在基板100 上，使得諸如連接墊353a的連接墊面朝上。該結(jié)構(gòu)可以稱為“墊向上(pad-up)”構(gòu)造。具體地說，小芯片中的晶體管電路(未示出)被布置在連接墊與基板100之間。該結(jié)構(gòu)的有利之處在于其提供了到針對(duì)后續(xù)布線層的連接墊的方便的通路。在平面化層112上形成導(dǎo)體層(或布線層)。接著使用常規(guī)的光刻技術(shù)將該導(dǎo)體層構(gòu)圖為選擇線、數(shù)據(jù)線和電力線，以及小芯片與陽(yáng)極之間的連接(例如，導(dǎo)體133a)。接著可以經(jīng)由諸如通孔143a的通孔來方便地進(jìn)行導(dǎo)體層與小芯片120之間的電連接。這實(shí)現(xiàn)了高質(zhì)量、可靠的電連接。由于到像素的電流由布線層提供，所以優(yōu)選的是，該布線層被構(gòu)造為具有低電阻。在這方面，針對(duì)該布線層優(yōu)選的材料包括被形成為大約200nm至500nm的厚度的鋁或鋁合金。在該布線層上形成絕緣體層113。諸如通孔153a的通孔提供從上方到該布線層的連接。下電極161a被設(shè)置在絕緣體層113上。在該底部發(fā)射極結(jié)構(gòu)中，使下電極161a至少部分地透明。有用的材料包括透明導(dǎo)電氧化物，諸如銦錫氧化物(ITO)或摻雜鋁的氧化鋅(AZO)等。還可以使用諸如小于25nm的鋁、銀等的薄金屬。在下電極161a的邊緣上形成絕緣體層114。該絕緣體層114例如可以由經(jīng)光構(gòu)圖的聚合物構(gòu)成，并用于防止下電極161a的邊緣處的高電場(chǎng)。美國(guó)專利No. 6，246, 179中描述了針對(duì)該目的的類似的絕緣體層。開口 163a設(shè)置在該絕緣體層中，以提供對(duì)下電極161a的接觸。在下電極161a上形成有機(jī)電致發(fā)光介質(zhì)165。存在本領(lǐng)域公知的許多不同的有機(jī)電致發(fā)光介質(zhì)結(jié)構(gòu)，這些有機(jī)電致發(fā)光介質(zhì)結(jié)構(gòu)可以由本領(lǐng)域技術(shù)人員成功地應(yīng)用于本發(fā)明。盡管有機(jī)電致發(fā)光介質(zhì)165被示為單個(gè)層，但是它優(yōu)選地包括多個(gè)子層，諸如空穴傳輸子層和電子傳輸子層。有機(jī)電致發(fā)光介質(zhì)165可以包括另外的子層，諸如空穴注入子層、電子注入子層或?qū)ｉT的光發(fā)射子層。針對(duì)有機(jī)電致發(fā)光介質(zhì)165，優(yōu)選地使用在由所有不同顏色的像素使用的所有各種波長(zhǎng)上發(fā)光的公共寬帶(或白色)光源，以避免對(duì)發(fā)光單元之間的有機(jī)電致發(fā)光介質(zhì)進(jìn)行構(gòu)圖的需要。通過將濾色元件與發(fā)光元件對(duì)準(zhǔn)來實(shí)現(xiàn)彩色像素。例如美國(guó)專利No. 6，696，177中描述了發(fā)射寬帶或白色光的有機(jī)EL介質(zhì)層的一些示例。但是，在各個(gè)像素具有針對(duì)各個(gè)像素單獨(dú)構(gòu)圖的一個(gè)或更多個(gè)有機(jī)電致發(fā)光介質(zhì)子層時(shí)，也可以使本發(fā)明有效。有機(jī)EL介質(zhì)由多個(gè)子層構(gòu)成，諸如空穴注入子層、設(shè)置在空穴注入子層上的空穴傳輸子層、設(shè)置在空穴傳輸子層上的光發(fā)射子層、以及設(shè)置在光發(fā)射子層上的電子傳輸子層。具有更少或更多子層的有機(jī)電致發(fā)光介質(zhì)165的另選結(jié)構(gòu)也可以用于成功地實(shí)踐本發(fā)明。在有機(jī)電致發(fā)光介質(zhì)165上形成上電極169。盡管被示為單個(gè)層，但是上電極169 還可以包括多個(gè)子層。多種上電極結(jié)構(gòu)在本領(lǐng)域是公知的，并可由本領(lǐng)域技術(shù)人員應(yīng)用于本發(fā)明。上電極169的一種結(jié)構(gòu)包括厚度大約為0. 5nm并與有機(jī)電致發(fā)光介質(zhì)165接觸以便于電子注入的鋰或氟化鋰的子層，隨后是厚度大約為IOOnm至400nm的鋁的子層。還可以包括其它特征，諸如在制造OLED裝置的技術(shù)中通常使用的防潮封裝(未示出)或干燥劑 (未示出)。下電極161a與上電極169之間通過有機(jī)電致發(fā)光介質(zhì)165的電流導(dǎo)致光發(fā)射 50。圖2B示出沿線U-U，的圖1的OLED顯示裝置的截面圖，其中像素20b具有濾色器。 濾色器190a被設(shè)置在光發(fā)射區(qū)域下面，并可以在如圖所示的粘合層111之前沉積。在另選的實(shí)施方式中，濾色器可以被設(shè)置在粘合層的頂部。針對(duì)RGBW型顯示器，白色像素可以被構(gòu)造為沒有濾色器。濾色器可以通過諸如旋涂的方法來形成，并且其厚度大約為1微米至3 微米。優(yōu)選的是，濾色器可以設(shè)置在平面化層112的下面，使得平面化層用于使濾色器和小芯片120這兩者平面化。優(yōu)選的是，在安裝小芯片之前形成濾色器。由于小芯片相對(duì)較厚， 所以它們的存在可以影響濾色器的適當(dāng)?shù)男?，因此通過在形成濾色器后壓印小芯片來提高裝置的性能和產(chǎn)量。此外，在設(shè)置小芯片之前可以檢查濾色器工藝并丟棄有缺陷的裝置， 以降低浪費(fèi)小芯片的機(jī)會(huì)，由此降低總的生產(chǎn)成本。
圖3A示出根據(jù)本發(fā)明的設(shè)置在各個(gè)小芯片上的集成電路300的示意圖。集成電路 300被設(shè)置為驅(qū)動(dòng)四個(gè)獨(dú)立的OLED像素元件。集成電路300包括四個(gè)選擇晶體管(320a、 320b、320c和320d)、四個(gè)存儲(chǔ)電容器(330a、330b、330c和330d)和四個(gè)驅(qū)動(dòng)晶體管(340a、 340b、340c和340d)。也可以使用具有更多或更少的組件的其它電路來成功地實(shí)踐本發(fā)明。 這些組件連接到按照兩行設(shè)置的多個(gè)連接墊，這些連接墊包括設(shè)置在第一行中的連接墊 !351a、351b、;353a、;353b、354a、;35^i 和 356a 以及設(shè)置在第二行中的連接墊!352a、;352b、353c、 353d,354b,355b和:356b。連接墊!353a、353b、;353c和:353d被設(shè)置為用于連接到各個(gè)像素的有機(jī)發(fā)光二極管元件的下電極(陽(yáng)極)。這些連接墊分別電連接到驅(qū)動(dòng)晶體管340a、340b、 340c和340d。連接墊356a和356b被設(shè)置為用于連接到外部電源線，連接墊356a和356b 通過貫通連接316電連接，并且電連接到全部的驅(qū)動(dòng)晶體管340a、340b、340c和340d。連接墊351a和351b被設(shè)置為用于連接到第一外部選擇線，連接墊351a和351b通過貫通連接 311a電連接，并且電連接到選擇晶體管320a和320b的柵極。連接墊35 和352b被設(shè)置為用于連接到第二外部選擇線，連接墊35 和352b通過貫通連接311b電連接，并且電連接到選擇晶體管320c和320d的柵極。連接墊35 和354b被設(shè)置為用于連接到第一外部數(shù)據(jù)線，連接墊35 和354b通過貫通連接31 電連接，并且電連接到選擇晶體管320a和 320c。連接墊35 和35 被設(shè)置為用于連接到第一外部數(shù)據(jù)線，連接墊35 和35 通過貫通連接314b電連接，并且電連接到選擇晶體管320b和320d。為了外部選擇線對(duì)顯示器的像素的行進(jìn)行尋址以及外部數(shù)據(jù)線對(duì)顯示器的列進(jìn)行尋址，這些線必須按照正交模式設(shè)置。希望這些外部線由單個(gè)金屬層形成以避免附加的制造步驟。這通過經(jīng)由小芯片上的貫通連接對(duì)數(shù)據(jù)信號(hào)或者選擇信號(hào)進(jìn)行路由來實(shí)現(xiàn)。 在所示的情況中，選擇信號(hào)、數(shù)據(jù)信號(hào)和電力信號(hào)全部設(shè)置有貫通連接。外部選擇線是不連續(xù)的，并需要貫通連接來完成連接。但是外部數(shù)據(jù)線和電力線是連續(xù)的。在這種情況下，針對(duì)兩個(gè)數(shù)據(jù)信號(hào)和電力信號(hào)中的每一個(gè)提供具有貫通連接的兩個(gè)連接墊具有備份 (redundancy)的優(yōu)點(diǎn)。也就是說，如果連接墊與外部數(shù)據(jù)線或外部電力線之間的多個(gè)連接中的一個(gè)未完全形成或者不完整，則該裝置將繼續(xù)起作用。在本發(fā)明的另選實(shí)施方式中，可以僅針對(duì)選擇信號(hào)而不針對(duì)數(shù)據(jù)信號(hào)來設(shè)置貫通連接，或者可以僅針對(duì)數(shù)據(jù)信號(hào)而不針對(duì)選擇信號(hào)來設(shè)置貫通連接。還可以可選地去除針對(duì)電力信號(hào)的貫通連接。除了去除貫通連接以外，還可以去除與各個(gè)被去除的貫通連接相關(guān)聯(lián)的兩個(gè)連接墊中的一個(gè)。圖3B中示出一個(gè)這種另選的實(shí)施方式。該另選實(shí)施方式具有減小了電路和連接墊所需要的小芯片的表面面積的優(yōu)點(diǎn)。但是，該另選實(shí)施方式失去了針對(duì)數(shù)據(jù)信號(hào)和電力信號(hào)的備份連接的優(yōu)點(diǎn)。圖1至圖:3B示出小芯片驅(qū)動(dòng)四個(gè)像素的優(yōu)選實(shí)施方式，其中該四個(gè)像素包括發(fā)出紅色、綠色、藍(lán)色和白色光的像素。在另選的實(shí)施方式中，小芯片可以驅(qū)動(dòng)不同數(shù)量的像素， 例如8個(gè)、12個(gè)或16個(gè)。例如，可以構(gòu)造控制16個(gè)像素的小芯片，這16個(gè)像素包括4個(gè)紅色、4個(gè)綠色、4個(gè)藍(lán)色和4個(gè)白色子像素。優(yōu)選的是，小芯片驅(qū)動(dòng)相等數(shù)量的各種不同顏色的子像素，諸如N個(gè)紅色子像素、M個(gè)綠色子像素、P個(gè)藍(lán)色子像素和Q個(gè)白色子像素，其中 N = M = P = Q，使得N為等于或大于2的整數(shù)。該結(jié)構(gòu)提供了優(yōu)點(diǎn)，因?yàn)楦鞣N不同顏色的像素由于不同的顏色效率會(huì)需要不同的驅(qū)動(dòng)電流，所以可以針對(duì)各種不同的顏色來單獨(dú)對(duì)晶體管設(shè)計(jì)(諸如溝道寬度與溝道長(zhǎng)度的溝道比)進(jìn)行優(yōu)化。因而在各個(gè)小芯片驅(qū)動(dòng)相等數(shù)量的各種顏色的像素的顯示器設(shè)計(jì)中存在可以相同地制造所有小芯片的優(yōu)點(diǎn)。這種結(jié)構(gòu)還便于在顯示區(qū)域內(nèi)對(duì)稱地設(shè)置小芯片。 圖4是描述根據(jù)本發(fā)明的用于制造OLED顯示器的工藝步驟的框圖。通過形成集成電路，工藝500開始于步驟510。這些集成電路被設(shè)置為用于驅(qū)動(dòng)OLED顯示器的一個(gè)或更多個(gè)像素的結(jié)構(gòu)。集成電路優(yōu)選利用常規(guī)的公知的集成電路制造技術(shù)由絕緣體上硅型(SOI) 基板形成。優(yōu)選的是，SOI基板包括在絕緣體層上形成的晶體硅層(例如，二氧化硅)，絕緣體層形成在大塊晶體硅晶片上。二氧化硅層通常被稱為“掩埋氧化物”或“BOx”。本領(lǐng)域中存在生產(chǎn)SOI晶片的各種公知的方法。這些方法中的一些包括將具有二氧化硅層的第一硅晶片結(jié)合到第二硅晶片，隨后分離(cleave)第二硅晶片或使第二硅晶片變薄，使得晶體硅薄膜保留在二氧化硅層上。這些SOI晶片可通過商業(yè)手段從各個(gè)供應(yīng)商獲得。并且，用于實(shí)踐本發(fā)明的在SOI基板上形成的集成電路還可以從被稱為芯片制造廠(foundry)的各個(gè)商業(yè)供應(yīng)商處購(gòu)買。出于本發(fā)明的目的，下文將用于形成針對(duì)小芯片的集成電路的該基板稱為“集成電路基板”。在步驟520中，形成釋放蝕刻(release etch)以部分地將小芯片與集成電路基板分離。該步驟還被示出在部分地附接至圖5所示的集成電路基板的小芯片的布局圖中以及圖6A和圖6B的截面圖中。圖6A是沿線Y-Y，的根據(jù)圖5的截面圖，并且圖6B是沿線Z-Z， 的根據(jù)圖5的截面圖。小芯片120由絕緣體上硅型的集成電路基板形成。絕緣體上硅基板由半導(dǎo)體層605組成，半導(dǎo)體層605優(yōu)選地厚度小于10微米并且更優(yōu)選地厚度在0. 05微米至5微米之間，半導(dǎo)體層605通過厚度在0. 1微米至3. 0微米之間的掩埋氧化物與大塊集成電路基板601分離。在小芯片的區(qū)域中，該半導(dǎo)體層包含半導(dǎo)體部分，該半導(dǎo)體部分包括用于形成晶體管的源區(qū)和漏區(qū)的摻雜區(qū)域和阱。在該半導(dǎo)體層上形成電路層670，該電路層670包含小芯片導(dǎo)體子層，諸如用于形成柵極的小芯片導(dǎo)體子層和用于形成晶體管之間的電連接的一個(gè)或更多個(gè)小芯片導(dǎo)體子層。電路層670包括連接墊，諸如在多個(gè)小芯片導(dǎo)體子層中的一個(gè)中形成的連接墊35北、353(1、35如和354b。電路層670和半導(dǎo)體層605還被示出在圖7所示的小芯片120的截面圖中。電路層670還包括多個(gè)絕緣體子層(例如，柵絕緣體子層IM和層間絕緣體子層123、122和 121)。這些絕緣體子層可由諸如二氧化硅或其它公知的絕緣體材料的材料構(gòu)成。該小芯片還包括多個(gè)小芯片導(dǎo)體層。第一小芯片導(dǎo)體層被設(shè)置為形成柵極(例如，柵極127)。半導(dǎo)體層中605中的摻雜區(qū)域(例如，摻雜區(qū)域606d)形成晶體管的與柵極相對(duì)應(yīng)的源和漏。設(shè)置第二小芯片導(dǎo)體層用于形成晶體管之間的連接(例如，貫通連接31 )。連接墊(例如， 連接墊351a和352a)優(yōu)選地形成在第三小芯片導(dǎo)體層中。該優(yōu)選的結(jié)構(gòu)允許第二小芯片導(dǎo)體層中的高效的布線布局，同時(shí)允許第三小芯片導(dǎo)體層中連接墊的密集封裝。但是，在另選的實(shí)施方式中，也可以采用更少或更多的小芯片導(dǎo)體層。電路層670的厚度取決于小芯片導(dǎo)體子層的數(shù)量，并且優(yōu)選地在1微米至15微米之間。小芯片的總厚度(H)則是半導(dǎo)體層605與電路層670的厚度的組合，并且優(yōu)選地小于20微米。返回到圖6A和圖6B，溝槽(例如，溝槽640)形成在各個(gè)小芯片(例如，小芯片 120)的周圍。這些溝槽被蝕刻為穿過半導(dǎo)體層605，露出掩埋氧化物層。錨定區(qū)域(例如， 錨定區(qū)域620)設(shè)置在小芯片之間。如美國(guó)專利申請(qǐng)序號(hào)No. 11/421,6 所述，小芯片通過小的微橋(例如，微橋610)附接到錨定區(qū)域。如美國(guó)專利申請(qǐng)公開No. 2008/0108171所述，在形成溝槽前，諸如光致抗蝕劑的材料的保護(hù)層(未示出)或氮化硅層形成在集成電路上。接著使用諸如氫氟酸(HF)的蝕刻劑來執(zhí)行釋放蝕刻，以去除掩埋氧化物層的設(shè)置在小芯片和微橋下面的部分，留下錨定區(qū)域下的掩埋氧化物部分630。接著可以去除保護(hù)層，露出小芯片連接墊。小芯片120具有寬度(W)和長(zhǎng)度(L)。錨定區(qū)域620具有優(yōu)選地大于W 的寬度(I)，以使得能夠從小芯片下面完全去除掩埋氧化物，同時(shí)不完全蝕刻錨定區(qū)域下面的掩埋氧化物，留下掩埋氧化物部分630。返回到圖4，在步驟530中，將粘合層111施加于顯示器基板100。該粘合劑可以是BCB或如上所述的其它通常的光致抗蝕劑。如美國(guó)專利申請(qǐng)序號(hào)No. 11/145，574所述，在步驟540中利用印模來拾取小芯片。 該印模優(yōu)選地由諸如聚二甲基硅氧烷(PDMS)的適合材料構(gòu)成，并具有形成為柱的下表面。 圖8中示出示例印模800。印模800包含各種凸起的柱(例如，柱810)。柱的間隔預(yù)定為集成電路基板上的小芯片的間隔以及顯示器基板上的像素間隔的幾何倍數(shù)(整數(shù)或整數(shù)比)。例如，圖9中示出使印模與集成電路基板的小芯片對(duì)齊，其中柱在χ方向上對(duì)應(yīng)于每隔1個(gè)小芯片(例如，小芯片120)并在y方向上對(duì)應(yīng)于每隔3個(gè)小芯片。在一次壓印操作中，印模墊上的柱可以拾取多個(gè)小芯片中的一部分。接著可以使用多次壓印操作來利用小芯片組裝(populate)整個(gè)顯示器。這樣具有以下優(yōu)點(diǎn)由于集成電路基板區(qū)域的高利用效率的區(qū)域，集成電路基板區(qū)域可以比顯示器的區(qū)域小得多。在拾取操作中，對(duì)準(zhǔn)印模，使得柱810位于小芯片120上方。接著小芯片快速與絕緣體上硅基板分離。如美國(guó)專利申請(qǐng)序號(hào)No. 11/423，192所述，印模與小芯片之間的粘合力的動(dòng)力控制實(shí)現(xiàn)支撐微橋610的受控的破裂。印模與小芯片之間的范德華力(van de Waals force)使小芯片在微橋斷裂后保持與印模的接觸。該拾取小芯片的方法使得小芯片的面積能夠很小。例如，可以利用該方法方便地拾取長(zhǎng)度或?qū)挾瘸叽鐬?0微米或更小的小芯片。難以利用真空吸取裝置來實(shí)現(xiàn)這些尺寸，因?yàn)檎婵瘴￠_口必須比小芯片尺寸小。該技術(shù)還允許這種小芯片的大型陣列的同時(shí)轉(zhuǎn)移，同時(shí)保持小芯片之間的良好尺寸間隔和對(duì)齊。在步驟550中，具有小芯片的印模與顯示器基板100上的目標(biāo)位置對(duì)齊并下降，使得小芯片120與粘合層111接觸。與粘合劑的結(jié)合比范德華力強(qiáng)，因而小芯片保持在顯示器基板上。接著收回印模，留下小芯片粘合到顯示器基板。接著可以使粘合劑固化?？蛇x地，還可以從不在小芯片下面的區(qū)域中去除粘合劑。在該階段，小芯片被有效地安裝到顯示
器基板。在步驟560中，將平面化層112施加于基板，覆蓋小芯片。BCB層優(yōu)選地厚度大于小芯片，這有利于減少顯示器基板上的整體表面狀況(表面高度的變化)。平面化層被構(gòu)圖以開口出通孔(例如，如上所述，小芯片上方的通孔143a)。在優(yōu)選的實(shí)施方式中，平面化材料本身是光致抗蝕劑材料(例如，感光BCB)，該平面化材料還可以用作使得能夠蝕刻小芯片120上的絕緣子層121以露出金屬連接墊(例如，小芯片中的連接墊353)的掩模。在此階段，小芯片被有效地嵌入在顯示裝置中。在步驟570中，導(dǎo)體層被沉積在平面化層的頂部上，并且隨后金屬層被構(gòu)圖以形成布線。可以使用標(biāo)準(zhǔn)的光刻方法和蝕刻來對(duì)布線進(jìn)行構(gòu)圖。另選地，可以利用諸如銀納米顆粒的噴墨沉積的方法來按照根據(jù)圖案的方式沉積金屬層。在底部發(fā)射OLED顯示器的情況下，需要透明的下電極161a。形成這種經(jīng)構(gòu)圖的電極的一種方法是沉積光致抗蝕劑的另一絕緣體層113并開口出針對(duì)到基礎(chǔ)金屬層的連接而暴露的通孔(例如，153a)。例如通過利用通常的透明導(dǎo)電氧化物(例如，ITO或ΙΖ0) 進(jìn)行濺射來沉積透明的下電極161a。使用標(biāo)準(zhǔn)的蝕刻方法來對(duì)透明的下電極161a進(jìn)行構(gòu)圖。存在另選的透明電極材料，包括諸如PD0T/PSS共聚物的導(dǎo)電聚合物材料。在頂部發(fā)射顯示器的另選的實(shí)施方式中，經(jīng)構(gòu)圖的導(dǎo)體層可以用于形成反射下電極，消除了對(duì)獨(dú)立的導(dǎo)體層與層間絕緣體層113的需要。各個(gè)像素的發(fā)射區(qū)域由絕緣體層114中的開口 163a限定，該絕緣體層114可以由感光材料形成。在步驟580中，形成材料的電致發(fā)光介質(zhì)層165。在優(yōu)選的實(shí)施方式中，這些是小分子材料并且通常的疊層包含用于空穴注入、空穴傳輸、再結(jié)合與光發(fā)射、電子傳輸以及電子注入的多個(gè)層。還可以與連接層一起使用多個(gè)疊層。形成有機(jī)電致發(fā)光介質(zhì)層的優(yōu)選方法是從坩堝或線蒸發(fā)源(linear evaporation source)蒸發(fā)。另選地，這些材料可以是聚合物并通過本領(lǐng)域公知的方法(例如，旋涂或噴墨涂敷)來沉積。在步驟590中，形成上電極169。在優(yōu)選的實(shí)施方式中，該電極不在像素區(qū)域中被構(gòu)圖，但是為連續(xù)的，并且電氣上對(duì)于全部像素是公共的?？梢酝ㄟ^蒸發(fā)或?yàn)R射來沉積上電極。針對(duì)底部發(fā)射結(jié)構(gòu)，優(yōu)選的材料包括鋁、在鋰或氟化鋰上的鋁的疊層或者鎂銀合金。在另選的頂部發(fā)射實(shí)施方式中，可以使用諸如類似ITO的透明導(dǎo)電氧化物的材料或諸如小于 25nm的鋁或銀的薄金屬來將上電極制造為透明的。小芯片中的電路用于調(diào)節(jié)經(jīng)由下電極 161a與上電極169之間的OLED疊層垂直流動(dòng)的電流，按照希望的強(qiáng)度產(chǎn)生光發(fā)射50。圖5示出母晶片上的小芯片120在步驟MO中的拾取之前的平面圖。在步驟520 中進(jìn)行蝕刻以釋放小芯片以后，小芯片通過微橋610保持附接。多行小芯片由錨定區(qū)域620 分離，錨定區(qū)域620保持附接到蝕刻層下面的基板。小芯片的通過圖5中的Y-Y’的截面圖示出在圖6A中，并且小芯片的通過Z-Z’的截面圖示出在圖6B中。掩埋氧化物部分630從小芯片120下面完全被去除，但部分地保留在錨定區(qū)域下面。在完成蝕刻后，微橋620機(jī)械地支撐小芯片。如前面所述并在圖5中進(jìn)一步示出的，各個(gè)小芯片具有按照兩行設(shè)置的連接墊， 包括設(shè)置在第一行中的連接墊:351a、351b、;353a、353b、;35^、35^i和:356a以及設(shè)置在第二行中的連接墊35^i、352b、353c、353d、354b、355b和356b。這些行與長(zhǎng)度(L)方向平行地設(shè)置。希望使寬度(W)小，以便于釋放蝕刻。因此優(yōu)選的是，小芯片被構(gòu)造為具有一行或兩行通孔?？梢岳卯?dāng)前可用的半導(dǎo)體構(gòu)圖技術(shù)來制造小芯片內(nèi)的晶體管和布線電路。例如， 半導(dǎo)體制造設(shè)備可以處理0. 5微米、0. 35微米、0. 1微米、0. 09微米、0. 065微米或更小的特征尺寸。但是墊的尺寸由顯示器基板上形成的金屬化層的對(duì)齊和特征尺寸來確定并且相對(duì)較大。例如，對(duì)齊精度為+/-5微米、尺寸為5微米的線、間隔和通孔將與一邊(S)為15微米并且間距(Pitch)(P)間隔為20微米的小芯片連接墊兼容。因此，在本發(fā)明的本實(shí)施方式中，小芯片的總體尺寸由連接墊的尺寸和布置來決定。希望使小芯片的尺寸小，以使得可以同時(shí)在同一集成電路基板上制造許多小芯片。圖1中示出在顯示器基板上制造的到小芯片的連接。希望使由小芯片和布線覆蓋的顯示器基板的表面區(qū)域小，以使得像素的發(fā)射可用的表面區(qū)域大。為了便于到小芯片的連接同時(shí)將布線的表面區(qū)域保持為較小，小芯片上的連接墊的布置是特別選擇的。例如，與選擇線段(137a、137b、138a和138b)關(guān)聯(lián)的連接墊被設(shè)置在連接墊的各行的端部(頭部和尾部)。這避免了使選擇線段彎曲的需要，從而選擇線段可以制造得較小。在與選擇線段的方向垂直的方向上對(duì)數(shù)據(jù)線135和136進(jìn)行線路安排。在圖1所示的優(yōu)選布置中，數(shù)據(jù)線按照連續(xù)的方式越過小芯片120。同樣，希望設(shè)置小芯片120，使得較短的寬度(W)尺寸與數(shù)據(jù)線的方向平行地對(duì)齊。因此，較長(zhǎng)的長(zhǎng)度(L)方向優(yōu)選地與選擇線平行地對(duì)齊。還優(yōu)選地在與選擇線段的方向垂直并與小芯片120的較短的寬度(W)尺寸平行的方向上按照連續(xù)方式對(duì)電力線131進(jìn)行線路安排。這些布局布置導(dǎo)致信號(hào)線下面的小芯片的較大部分的區(qū)域成為連接墊的區(qū)域，并減少了由信號(hào)線覆蓋的被浪費(fèi)的非連接墊區(qū)域，使得小芯片可以制造得較小，并且由小芯片覆蓋的顯示器基板的表面區(qū)域也可以制造得較小。還優(yōu)選的是，電力線被設(shè)置為如圖所示地在小芯片上居中，以簡(jiǎn)化在電力線的各側(cè)上的到像素的布線。圖10中示出用于防止靜電損害的另選的實(shí)施方式的像素驅(qū)動(dòng)電路。多個(gè)像素驅(qū)動(dòng)電路可以被包含在小芯片上，以驅(qū)動(dòng)多個(gè)像素。像素驅(qū)動(dòng)電路包括驅(qū)動(dòng)晶體管340a、選擇晶體管320a、存儲(chǔ)電容器330a和用于靜電放電(ESD)保護(hù)的二極管321。在所示的結(jié)構(gòu)中，所有晶體管都是p-mos，并且僅需要單個(gè)電力連接墊356a。如果使用CMOS晶體管，則需要另一電力連接，這將在面板中增加額外的布線。電力連接墊356a連接到與晶體管320a 和330a對(duì)應(yīng)的半導(dǎo)體塊的摻雜阱區(qū)，并且還通過連接322連接到小芯片的半導(dǎo)體塊。ESD 二極管321連接到連接墊351a和電力連接墊356a。在小芯片的印刷期間、在顯示器的制造期間以及在操作期間，ESD 二極管321針對(duì)制造小芯片時(shí)的瞬時(shí)電壓為選擇晶體管320a的柵極提供保護(hù)。部件列表
20a白色像素
20b具有濾色器的像素
20c像素
20d像素
50光發(fā)射
100顯示器基板
111粘合層
112平面化層
113絕緣體層
114絕緣體層
120小芯片
121絕緣體子層
122絕緣體子層
123絕緣體子層
124絕緣體子層
127柵極
131電力線
133a導(dǎo)體
135數(shù)據(jù)線136數(shù)據(jù)線137a選擇線段137b選擇線段138a選擇線段138b選擇線段143a 通孔153a 連接墊161a 下電極163a 開口165有機(jī)電致發(fā)光介質(zhì)169上電極190a 濾色器300集成電路311a貫通連接311b貫通連接314a貫通連接314b貫通連接316貫通連接部320a選擇晶體管320b選擇晶體管320c選擇晶體管320d選擇晶體管32IESD 保護(hù)二極管322到阱和小芯片基板的連接330a存儲(chǔ)電容器330b存儲(chǔ)電容器330c存儲(chǔ)電容器330d存儲(chǔ)電容器:340a驅(qū)動(dòng)晶體管!MOb驅(qū)動(dòng)晶體管:340c驅(qū)動(dòng)晶體管!MOd驅(qū)動(dòng)晶體管351a 連接墊:351b 連接墊352a 連接墊352b 連接墊353a 連接墊353b 連接墊
353c連接墊
353d連接墊
354a連接墊
354b連接墊
355a連接墊
355b連接墊
356a連接墊
356b連接墊
500工藝
510步驟
520步驟
530步驟
540步驟
550步驟
560步驟
570步驟
580步驟
590步驟
601集成電路基板塊
605半導(dǎo)體層
606d摻雜區(qū)
610微橋
620錨定區(qū)域
630掩埋氧化物部分
640溝槽
670電路層
800印模
810柱
權(quán)利要求
1.一種電致發(fā)光裝置，該電致發(fā)光裝置具有按照基板上設(shè)置的行和列來布置的多個(gè)電流驅(qū)動(dòng)像素，使得當(dāng)向像素提供電流時(shí)該像素發(fā)光，所述電致發(fā)光裝置包括(a)各個(gè)像素，其具有第一電極和第二電極以及設(shè)置在該第一電極與第二電極之間的電流響應(yīng)電致發(fā)光介質(zhì)；(b)至少一個(gè)小芯片，其具有小于20微米的厚度，并包括用于控制至少四個(gè)像素的操作的晶體管驅(qū)動(dòng)電路，該小芯片安裝在所述基板上并具有多個(gè)連接墊；(c)平面化層，其被設(shè)置在所述小芯片的至少一部分上；(d)第一導(dǎo)電層，其被設(shè)置在所述平面化層上，并連接到所述小芯片的所述多個(gè)連接墊中的至少一個(gè)；以及(e)用于通過所述第一導(dǎo)電層和所述小芯片的所述多個(gè)連接墊中的至少一個(gè)來提供電信號(hào)以使得所述小芯片的所述晶體管驅(qū)動(dòng)電路控制至所述四個(gè)像素的電流的裝置。
2.根據(jù)權(quán)利要求1所述的電致發(fā)光裝置，其中，所述第一電極形成在與所述第一導(dǎo)電層不同的第二導(dǎo)電層中。
3.根據(jù)權(quán)利要求2所述的電致發(fā)光裝置，該電致發(fā)光裝置還包括絕緣體層，該絕緣體層被設(shè)置在所述第一電極的至少一部分與所述第一導(dǎo)電層之間。
4.根據(jù)權(quán)利要求2所述的電致發(fā)光裝置，其中，所述第一電極通過所述第一導(dǎo)電層連接到所述小芯片。
5.根據(jù)權(quán)利要求1所述的電致發(fā)光裝置，其中，所述第一電極形成在所述第一導(dǎo)電層中。
6.根據(jù)權(quán)利要求1所述的電致發(fā)光裝置，其中，所述小芯片通過粘合層附接到所述基板，并且所述粘合層與所述平面化層具有相同的折射率。
7.根據(jù)權(quán)利要求1所述的電致發(fā)光裝置，該電致發(fā)光裝置還包括電源線、一個(gè)或更多個(gè)數(shù)據(jù)信號(hào)線以及一個(gè)或更多個(gè)選擇線，這些線形成在所述第一導(dǎo)電層中，并連接到所述小芯片上的對(duì)應(yīng)的連接墊。
8.根據(jù)權(quán)利要求7所述的電致發(fā)光裝置，其中，所述小芯片還包括電貫通連接，并且其中，所述選擇線或數(shù)據(jù)信號(hào)線是不連續(xù)的，并連接到所述小芯片中的所述電貫通連接。
9.根據(jù)權(quán)利要求1所述的電致發(fā)光裝置，其中，所述小芯片具有寬度和比所述寬度大的長(zhǎng)度，并且所述小芯片的所述多個(gè)連接墊沿所述長(zhǎng)度的方向被布置在第一行和第二行中。
10.根據(jù)權(quán)利要求9所述的電致發(fā)光裝置，該電致發(fā)光裝置還包括信號(hào)線，該信號(hào)線是不連續(xù)的，并連接到所述小芯片的各行連接墊中的第一連接墊和最后連接墊。
11.根據(jù)權(quán)利要求1所述的電致發(fā)光裝置，其中，由所述小芯片控制的所述至少四個(gè)像素各自具有不同的顏色。
12.根據(jù)權(quán)利要求11所述的電致發(fā)光裝置，其中，由所述小芯片控制的所述至少四個(gè)像素是紅色、綠色、藍(lán)色和白色的。
13.根據(jù)權(quán)利要求1所述的電致發(fā)光裝置，其中，各個(gè)小芯片的所述晶體管驅(qū)動(dòng)電路包括第一驅(qū)動(dòng)晶體管，其具有用于控制第一像素的第一溝道比；以及第二驅(qū)動(dòng)晶體管，其具有用于控制第二像素的第二溝道比，其中所述第一像素具有與所述第二像素不同的顏色， 并且所述第一溝道比與所述第二溝道比不同。
14.根據(jù)權(quán)利要求1所述的電致發(fā)光裝置，其中，所述小芯片控制第一顏色的多個(gè)像素 N和與所述第一顏色不同的第二顏色的多個(gè)像素M，其中N與M相同并且為等于或大于2的整數(shù)。
15.根據(jù)權(quán)利要求1所述的電致發(fā)光裝置，其中，所述小芯片具有寬度和比所述寬度大的長(zhǎng)度，并包括與所述小芯片的所述寬度平行布置的電力線。
16.根據(jù)權(quán)利要求15所述的電致發(fā)光裝置，其中，所述電力線被設(shè)置在所述小芯片的中心。
17.—種電致發(fā)光裝置，該電致發(fā)光裝置具有設(shè)置在基板上的多個(gè)電流驅(qū)動(dòng)像素，使得當(dāng)向像素提供電流時(shí)該像素發(fā)光，所述電致發(fā)光裝置包括(a)各個(gè)像素，其具有第一電極和第二電極以及設(shè)置在所述第一電極與所述第二電極之間的電流響應(yīng)電致發(fā)光介質(zhì)；(b)多個(gè)小芯片，各個(gè)小芯片具有小于20微米的厚度，并且各個(gè)小芯片被安裝在所述基板上，用于控制至少四個(gè)像素的操作，其中，各個(gè)小芯片包括(i)半導(dǎo)體層，其具有形成源區(qū)和漏區(qū)的摻雜區(qū)，并具有小于10微米的厚度；( )至少一個(gè)絕緣體層，其在所述半導(dǎo)體層上；(iii)第一小芯片導(dǎo)體層，其被設(shè)置為形成與所述半導(dǎo)體層中的所述源區(qū)和漏區(qū)相對(duì)應(yīng)的柵極，由此形成多個(gè)晶體管；(iv)第二小芯片導(dǎo)體層，其用于提供所述多個(gè)晶體管之間的電連接，以形成驅(qū)動(dòng)電路；以及(ν)多個(gè)連接墊，其電連接到所述驅(qū)動(dòng)電路，用于從所述驅(qū)動(dòng)電路向所述電致發(fā)光顯示器中的對(duì)應(yīng)的像素傳送電流，其中，安裝所述小芯片，使得所述多個(gè)連接墊在所述半導(dǎo)體層上并在所述基板上。
18.根據(jù)權(quán)利要求17所述的小芯片，該小芯片包括(i)半導(dǎo)體層，其具有形成源區(qū)和漏區(qū)的摻雜區(qū)，并具有小于10微米的厚度；( )至少一個(gè)絕緣體層，其在所述半導(dǎo)體層上；(iii)第一小芯片導(dǎo)體層，其被設(shè)置為形成與所述半導(dǎo)體層中的所述源區(qū)和漏區(qū)相對(duì)應(yīng)的柵極，由此形成多個(gè)晶體管；以及(iv)第二小芯片導(dǎo)體層，其用于提供所述多個(gè)晶體管之間的電連接，以形成驅(qū)動(dòng)電路。
19.根據(jù)權(quán)利要求18所述的小芯片，其中，所述多個(gè)連接墊包括第一連接墊，用于連接到所述電源線；以及第二連接墊，用于連接到所述選擇線，并且，所述晶體管包括形成在摻雜阱中的P溝道驅(qū)動(dòng)晶體管，其中所述P溝道驅(qū)動(dòng)晶體管的源區(qū)電連接到所述摻雜阱和所述第一連接墊。
20.根據(jù)權(quán)利要求19所述的小芯片，該小芯片還包括一個(gè)或更多個(gè)二極管，所述一個(gè)或更多個(gè)二極管連接在所述第二連接墊與所述第一連接墊之間。
21.一種用于操作電致發(fā)光元件的小芯片，該小芯片包括(a)半導(dǎo)體層，其具有摻雜阱；(b)第一驅(qū)動(dòng)晶體管，其具有在所述半導(dǎo)體層的所述摻雜阱區(qū)中形成的摻雜源區(qū)和摻雜漏區(qū)；(c)第一連接墊，其用于連接到所述電致發(fā)光元件，并且該第一連接墊電連接到所述第一驅(qū)動(dòng)晶體管的所述摻雜源區(qū)或所述摻雜漏區(qū)中的一個(gè)；(d)連接墊，其用于接收電力，并且該連接墊電連接到摻雜阱區(qū)以及所述第一驅(qū)動(dòng)晶體管的所述摻雜源區(qū)或所述摻雜漏區(qū)中的另一個(gè)。
22.根據(jù)權(quán)利要求1所述的電致發(fā)光裝置，該電致發(fā)光裝置還包括設(shè)置在所述平面化層下面的濾色器。
23.一種制造彩色有機(jī)電致發(fā)光裝置的方法，該方法包括(a)在基板上形成濾色器；(b)在所述基板上安裝小芯片，所述小芯片包括用于控制多個(gè)像素的操作的晶體管驅(qū)動(dòng)電路；(c)在所述小芯片和所述濾色器上形成平面化層；(d)在所述平面化層和所述濾色器上形成電致發(fā)光介質(zhì)；以及(e)將所述小芯片電連接到所述電致發(fā)光介質(zhì)。
24.根據(jù)權(quán)利要求23所述的方法，其中，所述小芯片具有20微米或更小的厚度。
25.根據(jù)權(quán)利要求23所述的方法，其中，在安裝所述小芯片之前，形成所述濾色器。
全文摘要
一種電致發(fā)光裝置，該電致發(fā)光裝置具有按照行和列布置的多個(gè)電流驅(qū)動(dòng)像素，使得當(dāng)向像素提供電流時(shí)該像素發(fā)光，所述電致發(fā)光裝置包括各個(gè)像素，其具有第一電極和第二電極以及設(shè)置在所述第一電極與所述第二電極之間的電流響應(yīng)電致發(fā)光介質(zhì)；至少一個(gè)小芯片，其具有小于20微米的厚度，并包括用于控制至少四個(gè)像素的操作的晶體管驅(qū)動(dòng)電路，所述小芯片安裝在基板上并具有多個(gè)連接墊；平面化層，其被設(shè)置在所述小芯片的至少一部分上；第一導(dǎo)電層，其在所述平面化層上，并連接到所述多個(gè)連接墊中的至少一個(gè)；以及用于通過所述第一導(dǎo)電層和所述小芯片的所述多個(gè)連接墊中的至少一個(gè)來提供電信號(hào)以使得所述小芯片的所述晶體管驅(qū)動(dòng)電路控制到所述四個(gè)像素的電流的裝置。
文檔編號(hào)H01L27/32GK102160181SQ200980135882
公開日2011年8月17日 申請(qǐng)日期2009年7月21日 優(yōu)先權(quán)日2008年8月14日
發(fā)明者克里斯多佛·鮑威爾, 加里·帕雷特, 約翰·威廉·哈默, 艾藤內(nèi)·門納達(dá), 達(dá)斯廷·李·溫特斯 申請(qǐng)人:全球Oled科技有限責(zé)任公司, 塞姆普銳斯公司