專利名稱：用于片上電容器的凸塊底部金屬化的制作方法
技術(shù)領(lǐng)域：
本發(fā)明大體而言是關(guān)于一種半導(dǎo)體處理，更詳而言之，是用于提供片上電容量的 方法及設(shè)備。
背景技術(shù)：
疊接(Cascode)式樣及其他類型的電路，例如那些頻繁地使用在微處理器、 圖形處理器及特殊應(yīng)用集成電路者，典型地需要全電壓(full-voltage)和中值電壓 (midpoint-voltage)電源供應(yīng)軌。在許多常見的半導(dǎo)體晶粒(dice)中，用于抑制電源供應(yīng) 雜訊的片上去耦電容量(on-die decoupling capcitance)典型地從接地軌到該中值電壓 軌、從該中值電壓軌到該全電壓軌、穿過該全電壓軌和該接地軌通過堆疊電容器所形成。許多年來，集成電路的最小的裝置尺寸一直不斷地下降?？s小裝置尺寸會伴隨有 功率密度(power density)和工作頻率(operating frequencies)的增力口。根據(jù)功率密度 和頻率，在晶體管切換時，電流波動引起芯片之電源軌上的電壓跳動。若強(qiáng)度足夠，則該電 壓跳動可能產(chǎn)生時序誤差(timing errors)以及甚至裝置故障。一種解決芯片軌上電壓不規(guī)則的傳統(tǒng)方法是需要穿過該電源和接地軌而放置電 容器。一種傳統(tǒng)變化例(variant)是使用金屬氧化物半導(dǎo)體(metal oxide semiconductor, M0S)電容器設(shè)計。許多此種金屬氧化物半導(dǎo)體電容器是散布穿過既定晶粒的不同位 置。理想地，為了將撃穿電容器對電源軌電感(disruptive capacitor-to-power rail inductance)保持在可接受的標(biāo)準(zhǔn)，去耦電容器是位于鄰近的切換點(switching site)。實 際上，通常會由于在該晶粒的布局限制而使得提供所需的鄰近變得困難。一種用于改善去耦的傳統(tǒng)技術(shù)是在該晶粒上提供較多未加工電容量。然而，此技 術(shù)可能因為堆疊密度(packing density)的要求而受到嚴(yán)格地限制或者將導(dǎo)致晶粒尺寸增 加。本發(fā)明是關(guān)于用于克服或減少一或多個前述缺失的影響。

發(fā)明內(nèi)容
依照本發(fā)明的一個態(tài)樣，提供一種制造電容器的方法，包括形成第一導(dǎo)體結(jié)構(gòu)在 半導(dǎo)體芯片上并形成鈍化結(jié)構(gòu)在該第一導(dǎo)體結(jié)構(gòu)上。形成凸塊底部金屬化結(jié)構(gòu)在該鈍化結(jié) 構(gòu)上。該凸塊底部金屬化結(jié)構(gòu)與該第一導(dǎo)體結(jié)構(gòu)的至少一部分重疊。依照本發(fā)明的另一態(tài)樣，提供一種制造方法，包括形成重新分配層在半導(dǎo)體芯片 上。該重新分配層具有多個導(dǎo)體線路。形成鈍化結(jié)構(gòu)在該重新分配層上。形成凸塊底部金 屬化層在該鈍化結(jié)構(gòu)上。該凸塊底部金屬化層具有多個凸塊底部金屬化結(jié)構(gòu)。形成該重新 分配層和該凸塊底部金屬化層，使得該多個導(dǎo)體線路的至少一者與該多個凸塊底部金屬化 結(jié)構(gòu)的至少一者至少部分地重疊而非歐姆性連接，從而提供該電容器。依照本發(fā)明的另一態(tài)樣，提供一種設(shè)備，包括具有第一導(dǎo)體結(jié)構(gòu)的半導(dǎo)體芯片。鈍 化結(jié)構(gòu)位在該第一導(dǎo)體結(jié)構(gòu)上以及凸塊底部金屬化結(jié)構(gòu)位在該鈍化結(jié)構(gòu)上。該凸塊底部金屬化結(jié)構(gòu)重疊該第一導(dǎo)體結(jié)構(gòu)的至少一部分而非歐姆性連接到該第一導(dǎo)體結(jié)構(gòu)，從而建立 電容器。


本發(fā)明前述及其他優(yōu)點在下列詳細(xì)敘述以及其所參照附圖之下將變得清楚圖1是半導(dǎo)體芯片與電路板的示范實施例的局部地分解立體視圖；圖2是由圖1所述的該半導(dǎo)體芯片移除一小部份的立體視圖；圖3是由圖2所述的該半導(dǎo)體芯片的一部份的局部地分解立體視圖；圖4是由圖3所述的該半導(dǎo)體芯片的一部份的俯視圖；圖5是半導(dǎo)體芯片的替代示范實施例的一部份俯視圖；圖6是該半導(dǎo)體芯片的電容器的示范實施例的局部分解立體視圖；圖7是用于包括片上電容器的示范半導(dǎo)體芯片的示范電源和接地電路的示意圖； 以及圖8是用于半導(dǎo)體芯片的凸塊底部金屬層與重新分配層配置的局部分解立體視 圖。
具體實施例方式在下列所述附圖中，在超過一個附圖中出現(xiàn)的同一組件通常重復(fù)其組件符號?，F(xiàn) 在翻向該附圖，且特別是圖1，其中是表示半導(dǎo)體芯片10的示范實施例的局部地分解立體 視圖，該半導(dǎo)體芯片10是設(shè)計成安裝在基板或電路板15。在此說明的實施例中，該半導(dǎo)體芯片10組構(gòu)成覆晶(flip-chip)安裝，也就是，如 由箭頭20指示翻轉(zhuǎn)并安裝在該電路板15。該半導(dǎo)體芯片10可為各種各樣任何不同類型用 于電子設(shè)備的電路裝置，舉例來說，像是微處理器、圖形處理器、組合式微處理器/圖形處 理器、特殊應(yīng)用集成電路、存儲裝置等等，且可為單一或多核心或甚至與額外晶粒堆疊。該 半導(dǎo)體芯片10包括其中形成各種主動裝置和電路(未顯示)的基底半導(dǎo)體部分25，且假若 使用絕緣體上半導(dǎo)體設(shè)計(semiconductor-on-insulator design)則可能包括絕緣層。該 半導(dǎo)體芯片10不是單晶(monolithic)結(jié)構(gòu)，但由多層的積層(laminate)所替代。顯示一 對該層并各別地標(biāo)示為30、35。該層30是作為鈍化結(jié)構(gòu)(passivation structure)且可 為單晶或由多個堆疊的絕緣材料層所構(gòu)成，下面將會詳述。該層35是設(shè)計成對在圖1不可 見的導(dǎo)體結(jié)構(gòu)提供結(jié)構(gòu)保護(hù)，但是電性互連至導(dǎo)體結(jié)構(gòu)的陣列40，該導(dǎo)體結(jié)構(gòu)可能為焊料 凸塊、導(dǎo)電柱等等。該層35有利地是由聚合材料所組成，例如聚醯亞胺(polyimide)、苯并 環(huán)丁烯(benzocyclobutene)或類似的聚合物。該半導(dǎo)體芯片10部份以不規(guī)則地虛線扁圓 45形狀在周圍畫線，以圍繞兩個示范導(dǎo)體結(jié)構(gòu)50、55，在此實例的焊料凸塊，將從該半導(dǎo)體 芯片10移出并以較大的放大率在圖2表示，如下面所述。該電路板15可為封裝基板、電路卡或其他類型的印刷布線板(printed wiring board)。若需要，該電路板15可電性連接至另外的電路板或卡，且實際上可安裝至任何類 型的計算裝置，例如計算機(jī)、電話、控制器、電視等等。雖然對該電路板15可使用單晶結(jié)構(gòu)， 但更典型的組構(gòu)將利用堆積(build-up)設(shè)計。就此點而言，該電路板15可由上面有一或 多個堆積層形成且下面有額外的一或多個堆積層形成的中央核心構(gòu)成。該核心本身可由一或多個層的堆疊構(gòu)成。此類配置的一個例子可稱作所謂的"2-4-2"配置，這里四層核心是 積層在兩組兩堆積層之間。該電路板15中的層數(shù)量可作4到16或更多的變化，但也可使 用小于4。也可使用所謂的“無芯(coreless) ”設(shè)計。該電路板15的該些層是由散置有金屬 內(nèi)連線(metal interconnect)的絕緣材料構(gòu)成，例如各種已知的環(huán)氧化合物(印oxies)。 除了堆積外還可使用多層(multi-layer)組構(gòu)。視需要地，該電路板15可由已知的陶瓷或 其他適合封裝基板或印刷電路板的材料組成。為提供過濾(filtering)和其他功能，該電 路板15設(shè)置有多個被動裝置，顯示其中一些并標(biāo)示為60a、60b、60c、60d和60e。該被動裝 置60a、60b、60c、60d和60e可為電阻器、電容器、電感器或其它所需求的被動裝置。該電路 板15設(shè)置有凸塊焊墊的互補(bǔ)(complimentary)陣列65，該互補(bǔ)陣列是設(shè)計成當(dāng)該芯片10 安裝到該電路板15時，能與該芯片10的焊料凸塊的陣列40冶金鏈接。焊料凸塊的陣列40和65可由鉛基(lead-based)或無鉛(lead-free)焊料 所制造。例子包括錫鉛(tin-lead)共晶和非共晶成分、錫銀(tin-silver)、錫銀銅 (tin-silver-copper)等等。執(zhí)行回焊程序以將該陣列40和65結(jié)合成為焊接接合的陣列?，F(xiàn)在透過參照圖2可理解半導(dǎo)體芯片10的附加細(xì)節(jié)，其為圖1中所述用該虛線扁 圓45在周圍畫線而從該半導(dǎo)體提起的該半導(dǎo)體部分并以較大放大率顯示。如上所記載，該 部分45包括該焊料凸塊50和55、該絕緣層35、該鈍化結(jié)構(gòu)30以及該半導(dǎo)體部分25。該半導(dǎo) 體部分25可由一組包括半導(dǎo)體層68以及多個互連層70、75、80、85和90的堆疊層所構(gòu)成。 該層70、75、80、85和90可由散置有內(nèi)層介電質(zhì)材料(interlevel dielectric material) 的連續(xù)金屬化層所構(gòu)成。盡管所述為五個互連層70、75、80、85和90，應(yīng)了解到實際上可使 用任何數(shù)量。該互連層70、75、80、85和90提供該焊料凸塊50和55(以及圖1所示的整個 陣列40)與內(nèi)部電路結(jié)構(gòu)之間的電氣路徑，該內(nèi)部電路結(jié)構(gòu)是在該半導(dǎo)體部分68內(nèi)且其中 兩個以虛線方塊95和100圖示。該鈍化結(jié)構(gòu)30可為單晶或由多個不同介電質(zhì)材料的交替層(alternating layer)所構(gòu)成。在示范實施例中，該鈍化結(jié)構(gòu)30可由氮化硅的交替層以及無摻雜硅玻璃 (undoped silicate glass)所構(gòu)成，并從底部開始并向上進(jìn)行。該些氮化硅層和無摻雜硅 玻璃各自的總數(shù)為3并且有總厚度大約4. 0到15. 0微米?，F(xiàn)在透過參照圖3可理解半導(dǎo)體芯片10的進(jìn)一步細(xì)節(jié)，其為圖2中所述該部份 45的局部分解視圖。所示該焊料凸塊50和55從該聚合物層35分離以顯露一對開口 105 和110。該開口 105和110有利地透過已知的微影圖樣化(lithographic patterning)和 蝕刻程序(etching processes)而形成。該焊料凸塊50和55透過已知焊料沉積(solder deposition)和成型技術(shù)而形成有在該開口 105和110各別的凸出物115和120。該聚合 物層35放在凸塊底部金屬化(under bump metallization, UBM)層125之上，該凸塊底部 金屬化層125是由多個UBM結(jié)構(gòu)構(gòu)成，其中六個是可見且各別地標(biāo)為130、135、140、145、150 和155?？衫斫獾?，用語“凸塊底部金屬化”可相同地應(yīng)用在除了使用凸塊外的組構(gòu)，例如柱。 由于圖3僅描述圖1所示該半導(dǎo)體芯片10的一小部份45，可理解到該UBM結(jié)構(gòu)130、135、 140、145、150和155在長度上比其所表示者更廣大。再者，依據(jù)該半導(dǎo)體芯片10的特定布 局，可能有數(shù)十、數(shù)百或甚至數(shù)千個這樣的UBM結(jié)構(gòu)130、135、140、145、150和155。由于該聚 合物層35放置在該UBM層125上，如同相對于下方，所以各種UBM結(jié)構(gòu)130、135、140、145、150和155可作為繞線(routing)，且在此說明實施例中，當(dāng)作一或多個用于提供額外片上 電容量的平板(plates)的電容器結(jié)構(gòu)。該UBM結(jié)構(gòu)130、135、140、145、150和155可組構(gòu)成 依需要帶有電源、接地或訊號。假設(shè)為了此說明目的，UBM結(jié)構(gòu)130、140和150是連接到接 地電位Vss且UBM結(jié)構(gòu)135、145和155是連接到某些電壓電位VDD。該電壓電位，VDD，是表示 對片上電源軌系統(tǒng)的偏壓位準(zhǔn)(bias level)。當(dāng)該UBM結(jié)構(gòu)130和135以及150和155是 作為提供接地和電源繞線時，該UBM結(jié)構(gòu)140和145是設(shè)置于電容器結(jié)構(gòu)的旁邊。在對該電 容器結(jié)構(gòu)進(jìn)行更完整敘述之前，圖3中該結(jié)構(gòu)的剩余部份將在此時說明。上述的鈍化結(jié)構(gòu) 30是位在該UBM層125下方且設(shè)有多個可透過已知的微影圖樣化和蝕刻技術(shù)所形成的開口 160、165、170和175。位在該鈍化結(jié)構(gòu)30下方的是可稱為“重新分配層(redistribution layer) ”的最主要互連層180。該重新分配層180經(jīng)常被組構(gòu)成將電源、接地和訊號繞線到 該半導(dǎo)體芯片中許多其他位置。假設(shè)為了此說明目的，該重新分配層180包括連接到電源 的導(dǎo)體線路的各別群組(groups) 185、190和195，以及連接到地面的各別群組200、205和 210。為了觀看容易，該導(dǎo)體線路的群組185、190和195相較于該導(dǎo)體線路的群組200、205 和210是以較粗的線來表示。該群組185的該導(dǎo)體線路可共同接到一或多個導(dǎo)體焊墊，其 中一者顯示出來并標(biāo)示為215。該導(dǎo)體線路的群組190和195共同連接到各別的導(dǎo)體焊墊 220和225。該導(dǎo)體線路的群組200、205和210同樣地共同連接到各別的導(dǎo)體焊墊230、235 和M0。該UBM結(jié)構(gòu)135經(jīng)由導(dǎo)體結(jié)構(gòu)或穿過該開口 160凸出的連通柱M5電性連接到該 導(dǎo)體線路的群組185。該UBM結(jié)構(gòu)155同樣地經(jīng)由穿過該開口 175向下凸出的連通柱250 而電性連接到該導(dǎo)體線路的群組195并且冶金鍵結(jié)到該導(dǎo)體焊墊225?；ミB層90的一部份顯示成被切除以顯露在該重新分配層180下方的下一金屬化 層的一些導(dǎo)體線路。就這一點而言，一些導(dǎo)體線路沈0、沈5、270和275是可見的，但平常是 被絕緣材料所覆蓋，而該絕緣材料在其它情況下如所示是被切除的。向下穿過該層70、75、 80,85和90的連接可通過大量的開口而進(jìn)行設(shè)置，其中一些共同地標(biāo)示為觀0。線路260 可為接地，Vss，線路265和270可為接電源，Vdd,且線路275可為接地，Vsso透過連通柱285 可設(shè)置該線路260和該UBM結(jié)構(gòu)140間的電性連接，該連通柱285是位在該開口 165且治 金連接到該UBM結(jié)構(gòu)140。該UBM結(jié)構(gòu)145是經(jīng)由位在該鈍化結(jié)構(gòu)30的該開口 170中的連 通柱290連接到該導(dǎo)體線路270，是為VDD，且治金鍵結(jié)到該UBM結(jié)構(gòu)145。該導(dǎo)體焊墊220 與導(dǎo)體的群組190經(jīng)由位在該層90的其中一個開口觀0的連通柱295而連接到該導(dǎo)體線 路265，是為VDD，該層90的一部分因為被切掉而看不到。該導(dǎo)體焊墊235和導(dǎo)體的群組205 同樣地經(jīng)由相對應(yīng)的連通柱300連接到該接地線路275。該重新分配層180和尤其是其導(dǎo)體線路的群組185和210可用于將電源及/或接 地或訊號繞線向下到該半導(dǎo)體10的半導(dǎo)體部分25中的電路結(jié)構(gòu)95和100。其繞線可各別 地以虛線302和304來表示。可理解的是，該虛線305和310是簡圖表示在不同層70、75、 80,85和90中有各種的金屬化結(jié)構(gòu)，例如線路和連通柱。由于結(jié)合該UBM結(jié)構(gòu)140和145與該下方的導(dǎo)體線路的群組190和195的連接配 置，故可設(shè)置電容結(jié)構(gòu)。就這一點而言，透過在Vss的該UBM結(jié)構(gòu)140與在Vdd的該導(dǎo)體線路 的群組190的結(jié)合而設(shè)置電容結(jié)構(gòu)，其并非歐姆性(ohmically)連接，也就是說，并非短接 (shorted)到該UBM結(jié)構(gòu)140，且該鈍化結(jié)構(gòu)30夾于該兩者之間。同樣地，在Vdd的該UBM 結(jié)構(gòu)145與在該下方的導(dǎo)體線路的群組205的結(jié)合，以及該鈍化結(jié)構(gòu)30夾于兩者之間而組成另一電容結(jié)構(gòu)。該電容量，C，用于由該UBM結(jié)構(gòu)140、該下方的導(dǎo)體線路的群組190以及 該鈍化結(jié)構(gòu)30所構(gòu)成的電容器，由以下公式可得C= ε A/d(1)其中，ε為該鈍化結(jié)構(gòu)30的介電質(zhì)常數(shù)，A為該UBM結(jié)構(gòu)140與該多條導(dǎo)體線路190
之間的重疊面積，而d為該鈍化結(jié)構(gòu)30的厚度。由該UBM結(jié)構(gòu)140、該下方的多條導(dǎo)體線路195
以及該鈍化結(jié)構(gòu)30所構(gòu)成的電容器的電容量可透過方程式(1)取得，但對于該UBM結(jié)構(gòu)145與
該導(dǎo)體線路195之間的重疊面積也適用。在此說明實施例中，由氮化娃的交替層以及無摻雜娃
玻璃所構(gòu)成的積層鈍化結(jié)構(gòu)的介電質(zhì)常數(shù)ε可由下列取得近乎合理程度的正確性
權(quán)利要求
1.一種制造電容器的方法，包括形成第一導(dǎo)體結(jié)構(gòu)在半導(dǎo)體芯片上；形成鈍化結(jié)構(gòu)在該第一導(dǎo)體結(jié)構(gòu)上；以及形成凸塊底部金屬化結(jié)構(gòu)在該鈍化結(jié)構(gòu)上，該凸塊底部金屬化結(jié)構(gòu)與該第一導(dǎo)體結(jié)構(gòu) 的至少一部分重疊。
2.如權(quán)利要求1所述的方法，其中，形成該第一導(dǎo)體結(jié)構(gòu)包括形成多個共同連結(jié)的導(dǎo) 體線路。
3.如權(quán)利要求1所述的方法，其中，形成該第一導(dǎo)體結(jié)構(gòu)包括形成重新分配互連層。
4.如權(quán)利要求1到3的任一項所述的方法，其中，形成該鈍化層包括形成多個絕緣層的 積層。
5.如權(quán)利要求1到4的任一項所述的方法，還包括形成第二導(dǎo)體結(jié)構(gòu)在該凸塊底部金 屬化結(jié)構(gòu)上。
6.如權(quán)利要求5所述的方法，其中，形成該第二導(dǎo)體結(jié)構(gòu)包括形成焊料凸塊。
7.如權(quán)利要求1到6的任一項所述的方法，其中，該半導(dǎo)體芯片包括電源軌和接地軌， 該方法包括連接跨在該電源和接地軌之間的該第一導(dǎo)體結(jié)構(gòu)、該鈍化結(jié)構(gòu)以及該凸塊底部 金屬化結(jié)構(gòu)的結(jié)合。
8.如權(quán)利要求1到7的任一項所述的方法，還包括耦合該半導(dǎo)體芯片到電路板。
9.如權(quán)利要求8所述的方法，還包括安裝該電路板到計算裝置內(nèi)。
10.如權(quán)利要求1到9的任一項所述的方法，其中，通過執(zhí)行儲存在計算機(jī)可讀取媒體 的指令以實現(xiàn)該方法。
11.一種制造電容器的方法，包括形成重新分配層在半導(dǎo)體芯片上，該重新分配層具有多個導(dǎo)體線路；形成鈍化結(jié)構(gòu)在該重新分配層上；以及形成凸塊底部金屬化層在該鈍化結(jié)構(gòu)上，該凸塊底部金屬化層具有多個凸塊底部金屬 化結(jié)構(gòu)；以及形成該重新分配層和該凸塊底部金屬化層，使得該多個導(dǎo)體線路的至少一者與該多個 凸塊底部金屬化結(jié)構(gòu)的至少一者至少部分地重疊而非歐姆性連接，從而提供該電容器。
12.如權(quán)利要求11所述的方法，其中，形成該多個導(dǎo)體線路包括形成共同連接的導(dǎo)體 線路的多個群組。
13.如權(quán)利要求11所述的方法，還包括連接導(dǎo)體線路的該多個群組的至少一者到接地 軌以及連接導(dǎo)體線路的該多個群組的至少一者到電源軌。
14.如權(quán)利要求11到13的任一項所述的方法，其中，形成該鈍化層包括形成多個絕緣層的積層。
15.如權(quán)利要求11到14的任一項所述的方法，包括形成導(dǎo)體結(jié)構(gòu)在該多個凸塊底部金 屬化結(jié)構(gòu)的至少一些上。
16.如權(quán)利要求15所述的方法，其中，形成該導(dǎo)體結(jié)構(gòu)包括形成焊料凸塊。
17.如權(quán)利要求11到16的任一項所述的方法，其中，該半導(dǎo)體芯片包括電源軌和接地 軌，該方法包括連接跨在該電源和接地軌之間的該至少一導(dǎo)體線路、該鈍化結(jié)構(gòu)以及該至 少一凸塊底部金屬化結(jié)構(gòu)的結(jié)合。
18.如權(quán)利要求11到17的任一項所述的方法，還包括耦合該半導(dǎo)體芯片到電路板。
19.如權(quán)利要求18所述的方法，還包括安裝該電路板到計算裝置內(nèi)。
20.如權(quán)利要求11到20的任一項所述的方法，其中，透過執(zhí)行儲存在計算機(jī)可讀取媒 體的指令以實現(xiàn)該方法。
21.一種設(shè)備，包括半導(dǎo)體芯片，具有第一導(dǎo)體結(jié)構(gòu)； 鈍化結(jié)構(gòu)，位在該第一導(dǎo)體結(jié)構(gòu)上；以及凸塊底部金屬化結(jié)構(gòu)，位在該鈍化結(jié)構(gòu)上，該凸塊底部金屬化結(jié)構(gòu)重疊該第一導(dǎo)體結(jié) 構(gòu)的至少一部分而非歐姆性連接到該第一導(dǎo)體結(jié)構(gòu)，從而建立電容器。
22.如權(quán)利要求21所述的設(shè)備，其中，該第一導(dǎo)體結(jié)構(gòu)包括多個共同連結(jié)的導(dǎo)體線路。
23.如權(quán)利要求21所述的設(shè)備，其中，形成該第一導(dǎo)體結(jié)構(gòu)包括重新分配互連層。
24.如權(quán)利要求21到23的任一項所述的設(shè)備，其中，該鈍化層包括多個絕緣層的積層。
25.如權(quán)利要求21所述的設(shè)備，還包括第二導(dǎo)體結(jié)構(gòu)，位在該凸塊底部金屬化結(jié)構(gòu)上。
26.如權(quán)利要求25所述的設(shè)備，其中，該第二導(dǎo)體結(jié)構(gòu)包括焊料凸塊。
27.如權(quán)利要求21到26的任一項所述的設(shè)備，其中，該半導(dǎo)體芯片包括電源軌和接地 軌，該第一導(dǎo)體結(jié)構(gòu)、該鈍化結(jié)構(gòu)以及該凸塊底部金屬化結(jié)構(gòu)的結(jié)合是跨在該電源和接地 軌之間的電性連接。
28.如權(quán)利要求21到27的任一項所述的設(shè)備，包括耦合到該半導(dǎo)體芯片的電路板。
29.如權(quán)利要求28所述的設(shè)備，包括耦合到該電路板的計算裝置。
全文摘要
本發(fā)明揭露各種片上電容器以及其制造方法。在其中一個態(tài)樣中，提供一種制造電容器的方法，包括形成第一導(dǎo)體結(jié)構(gòu)在半導(dǎo)體芯片上并形成鈍化結(jié)構(gòu)在該第一導(dǎo)體結(jié)構(gòu)上。形成凸塊底部金屬化結(jié)構(gòu)在該鈍化結(jié)構(gòu)上。該凸塊底部金屬化結(jié)構(gòu)與該第一導(dǎo)體結(jié)構(gòu)的至少一部分重疊，從而提供該電容器。
文檔編號H01G4/33GK102150228SQ200980135825
公開日2011年8月10日 申請日期2009年7月23日 優(yōu)先權(quán)日2008年7月25日
發(fā)明者D·鐘, F·郭, N·麥克萊倫, T·張 申請人:Ati技術(shù)無限責(zé)任公司