專利名稱：多種器件集成工藝中柵極間隙壁的制造方法
技術領域：
本發(fā)明涉及半導體器件制造技術領域，特別涉及多種器件集成工藝中柵極間隙壁 的制造方法。
背景技術：
傳統(tǒng)MOS器件柵極間隙壁的制造方法是首先，在已形成有多晶硅柵極的襯底表 面形成一層絕緣層，所述絕緣層通常為氧化硅或氮化硅，因該兩種物質(zhì)與硅元素結(jié)合，性質(zhì) 非常穩(wěn)定且不易于和其他氣體或物質(zhì)反應，絕緣性能高，保形性好。此后，通過例如反應離 子蝕刻等干法蝕刻的方法，利用多晶硅柵極和襯底的高度差，去除襯底表面大部分的絕緣 層僅保留多晶硅柵極側(cè)壁的絕緣層，以形成柵極間隙壁。所述柵極間隙壁在后續(xù)作為源漏 自對準注入的掩模。上述MOS器件柵極間隙壁的制造方法在單一的MOS器件工藝中不會出現(xiàn)問題，因 為所有的MOS器件的溝道區(qū)域都被多晶硅柵極保護起來，形成柵極間隙壁的反應離子蝕刻 無法接觸溝道區(qū)域的硅表面，所以溝道區(qū)域的硅表面不會受到損傷。然而，在一些多種器件集成工藝中，有些種類器件的有源區(qū)是直接裸露在外的。例 如Bi-CMOS工藝中，橫向NPN管基區(qū)的硅表面是裸露在外沒有任何結(jié)構(gòu)保護的。所述形 成MOS器件柵極間隙壁的反應離子蝕刻將直接蝕刻到所述橫向NPN管基區(qū)，導致所述基區(qū) 晶格排列變化，出現(xiàn)晶格缺陷，縱向收集電流的NPN管將直接從橫向?qū)?，最終導致器件失 效。
發(fā)明內(nèi)容
本發(fā)明解決現(xiàn)有技術多種器件集成工藝中，形成MOS器件柵極間隙壁的蝕刻工藝 會對其他器件的有源區(qū)造成損傷，導致其他器件失效的問題。為解決上述問題，本發(fā)明提供一種多種器件集成工藝中柵極間隙壁的制造方法， 包括在已形成有多晶硅柵極的襯底表面依次形成氧化硅層和氮化硅層；干法蝕刻氮化硅層，僅保留多晶硅柵極側(cè)壁部分，并暴露出氧化硅層；以含氫氟酸的腐蝕液蝕刻氧化硅層，僅保留多晶硅柵極側(cè)壁部分，并暴露出襯底。與現(xiàn)有技術相比，上述多種器件集成工藝中柵極間隙壁的制造方法具有以下優(yōu) 點以多晶硅柵極側(cè)壁部分的氧化硅和氮化硅的復合絕緣層作為柵極間隙壁，在干法蝕刻 氮化硅時，所述氧化硅可作為蝕刻停止層，且保護其下的襯底不會在蝕刻氮化硅的過程中 受到損傷而產(chǎn)生晶格缺陷。而由于氫氟酸具有蝕刻氧化硅而不傷及硅的優(yōu)點，在濕法蝕刻 氧化硅的時候，其下的襯底表面也不會受到損傷而產(chǎn)生晶格缺陷。因此，形成柵極間隙壁的 過程中，襯底表面都不會受到損傷，避免了有源區(qū)裸露在外的器件受到損傷，有利于多種器 件集成工藝。
圖1是本發(fā)明多種器件集成工藝中柵極間隙壁的制造方法的一種實施方式流程 圖；圖2至圖5是本發(fā)明多種器件集成工藝中柵極間隙壁的制造方法的一種實施例示 意圖。
具體實施例方式通過對前述現(xiàn)有技術柵極間隙壁制造方法的研究可以發(fā)現(xiàn)，以干法蝕刻圖形化單 一材料層構(gòu)成間隙壁的方法，要達到不損傷襯底表面同時又暴露出襯底表面的目的，在蝕 刻精度的控制上相當困難。也就是說，現(xiàn)有技術通過過蝕刻保證暴露出襯底表面的方法會 帶來損傷襯底表面的風險，而若不采用過蝕刻則可能引起蝕刻不完全而無法暴露出襯底表 面，也會影響后續(xù)工藝。基于此，本發(fā)明多種器件集成工藝中柵極間隙壁的制造方法采用了復合絕緣材料 層構(gòu)成間隙壁，并且以該復合絕緣材料層中貼近襯底的絕緣材料層作為其上材料層進行蝕 刻時的停止層，以保護其下的襯底表面。而在蝕刻所述貼近襯底的絕緣材料層時，也采用了 不會損傷到襯底表面的蝕刻方法。參照圖1所示，本發(fā)明多種器件集成工藝中柵極間隙壁的制造方法的一種實施方 式包括步驟Si，在已形成有多晶硅柵極的襯底表面依次形成氧化硅層和氮化硅層；步驟s2，干法蝕刻氮化硅層，僅保留多晶硅柵極側(cè)壁部分，并暴露出氧化硅層；步驟s3，以含氫氟酸的腐蝕液蝕刻氧化硅層，僅保留多晶硅柵極側(cè)壁部分，并暴露 出襯底。上述柵極間隙壁的制造方法的實施方式中，在干法蝕刻氮化硅時，所述氧化硅可 作為蝕刻停止層，且保護其下的襯底不會在蝕刻氮化硅的過程中受到損傷而產(chǎn)生晶格缺 陷。而由于氫氟酸具有蝕刻氧化硅而不傷及硅的優(yōu)點，在濕法蝕刻氧化硅的時候，其下的襯 底表面也不會受到損傷而產(chǎn)生晶格缺陷。因此，形成柵極間隙壁的過程中，襯底表面都不會 受到損傷，避免了有源區(qū)裸露在外的器件受到損傷，有利于多種器件集成工藝。以下結(jié)合附圖對本發(fā)明多種器件集成工藝中柵極間隙壁的制造方法進一步舉例 說明。需要說明的是，為簡化附圖，僅示出了 MOS器件部分的制造過程。參照圖2所示，MOS器件部分的硅襯底100上已形成有多晶硅柵極101、102，而其 他器件部分，例如NPN管，也已形成了基區(qū)，且所述基區(qū)處的硅襯底表面裸露在外。所述硅 襯底100表面一般還具有通過熱氧化方法生長的熱氧化層(圖未示)，其中位于多晶硅柵極 101,102下的所述熱氧化層部分作為柵氧化層。參照圖3所示，在形成有多晶硅柵極101、102的硅襯底100表面依次形成氧化硅 層103及氮化硅層104。氧化硅層103可以采用TEOS以低壓化學氣相沉積(LPCVD)的方法形成。所述氧 化硅層103的厚度選擇應作以下考慮所述氧化硅層103的厚度不宜過薄，若過薄將影響氧化硅層103的分布均勻性，并 且在后續(xù)干法蝕刻氮化硅層104時，若氮化硅對氧化硅的選擇比不高，很容易就會暴露出硅襯底表面，從而損傷硅襯底表面；所述氧化硅層103的厚度也不宜過厚，若過厚在后續(xù)蝕刻氧化硅層103時可能會 由于蝕刻時間過長而對氮化硅層104下的氧化硅層103產(chǎn)生較嚴重的橫向腐蝕，使得最終 形成的柵極間隙壁產(chǎn)生較大空洞，影響柵極間隙壁的有效長度(柵極間隙壁平行于硅襯底 的長度)。并且，隨后的工藝也可能在所述空洞處留下殘留物，以致影響后續(xù)工藝。此外，氧 化硅層103的厚度過厚也會壓縮氮化硅層104的厚度空間，影響柵極間隙壁的有效長度。基于以上考慮，所述氧化硅層103的厚度在滿足分布均勻性，以及對蝕刻氮化硅 層104提供足夠余量以保護硅襯底表面的前提下，越薄越好。在已知氮化硅層104的厚度 (后面會詳述氮化硅層104的厚度如何確定)情況下，也可根據(jù)上述考慮確定氧化硅層103 的厚度。在形成氧化硅層103后，繼續(xù)在氧化硅層103上形成氮化硅層104。形成氮化硅層 104可以采用化學氣相沉積的方法。所述氮化硅層104厚度應考慮待形成的柵極間隙壁的 有效長度而定。具體地說，常規(guī)情況下，柵極間隙壁的有效長度取決于多晶硅柵極的厚度， 而在本實施例中，由于多晶硅柵極的厚度已經(jīng)確定，所述柵極間隙壁的有效長度則由所述 氮化硅層104的厚度決定。因此，所述氮化硅層104的厚度應與待形成的柵極間隙壁的有 效長度相當。例如，假定待形成的柵極間隙壁的有效長度為0. 12μπι，則所述氮化硅層104 的厚度可以為1000 2000埃(A )。相應地，氧化硅層103的厚度可以為200 600埃。參照圖4所示，干法蝕刻所述氮化硅層104，僅保留多晶硅柵極側(cè)壁部分，形成柵 極間隙壁的氮化硅部分l(Ma、104b，并暴露出氧化硅層103。所述干法蝕刻可以采用等離子 體蝕刻或反應離子蝕刻等習知的方法。由于在所述干法蝕刻的過程中，硅襯底100表面有氧化硅層103保護，因而所述硅 襯底100表面就不會在所述干法蝕刻過程中受到損傷。參照圖5所示，濕法蝕刻所述氧化硅層103，僅保留多晶硅柵極側(cè)壁部分，形成柵 極間隙壁的氧化硅部分103a、103b，并暴露出硅襯底100表面。所述濕法蝕刻可以采用含氫 氟酸(HF)的腐蝕液，例如可以為稀釋氫氟酸或氫氟酸的緩沖腐蝕液(HF+NH4F)。以氫氟酸的緩沖腐蝕液為例，可以選用NH4F HF質(zhì)量比為15 1 100 1的 腐蝕液。以所述氫氟酸的緩沖腐蝕液進行濕法蝕刻的時間基于腐蝕液對氧化硅層103的腐 蝕速率以及氧化硅層103的厚度而定。此外，為保證后續(xù)形成MOS器件的源/漏區(qū)的離子注入能夠順利進行，在通過所述 濕法蝕刻暴露出硅襯底100表面后(實則是暴露出了硅襯底100表面的熱氧化層)，還可以 采用一定量的過蝕刻以部分腐蝕多晶硅柵極兩側(cè)的熱氧化層，避免所述熱氧化層過厚阻擋 所述形成源/漏區(qū)的離子注入。當然，所述過蝕刻也不能過量，以保證剩余一定厚度的所述 熱氧化層作為源/漏區(qū)的離子注入的緩沖層，避免產(chǎn)生溝道效應。上述濕法蝕刻的過程簡述如下將圖4所示的硅襯底100浸入含氫氟酸的緩沖腐 蝕液中，由于氫氟酸不會腐蝕氮化硅，被柵極間隙壁的氮化硅部分104a、104b覆蓋的氧化 層103就被保護起來，而未被柵極間隙壁的氮化硅部分104a、104b覆蓋的氧化硅就會被腐 蝕掉，而僅剩余所述被覆蓋的氧化硅部分103a、103b，也就是說形成了柵極間隙壁的氧化硅 部分 103a、103b。此外，由于氫氟酸具有不傷及硅的優(yōu)點，在所述濕法蝕刻過程中，由于氧化硅被去除而暴露出的硅襯底100也不會被氫氟酸腐蝕。因此，在所述濕法蝕刻過程中，硅襯底100 表面也不會受到損傷。而在濕法蝕刻后，硅襯底100表面就形成了以多晶硅柵極側(cè)壁部分的氧化硅和氮 化硅的復合層構(gòu)成的柵極間隙壁。后續(xù)地，在MOS器件部分的制造過程中，可以對多晶硅柵極101、102兩側(cè)的硅襯底 100進行自對準的重摻雜離子注入以形成源、漏區(qū)?？偟膩碚f，在上述柵極間隙壁的制造過程中，硅襯底100表面在干法蝕刻氮化硅 層104以及濕法蝕刻氧化硅層103時都不會受到損傷。因而，由于損傷造成的晶格缺陷而 導致的電流路徑增加，引起器件的漏電異?；蛘w失效的情況就可避免。因此，有利于多種 器件集成工藝。雖然本發(fā)明已以較佳實施例披露如上，但本發(fā)明并非限定于此。任何本領域技術 人員，在不脫離本發(fā)明的精神和范圍內(nèi)，均可作各種更動與修改，因此本發(fā)明的保護范圍應 當以權利要求所限定的范圍為準。
權利要求
1.一種多種器件集成工藝中柵極間隙壁的制造方法，其特征在于，包括在已形成有多晶硅柵極的襯底表面依次形成氧化硅層和氮化硅層；干法蝕刻氮化硅層，僅保留多晶硅柵極側(cè)壁部分，并暴露出氧化硅層；以含氫氟酸的腐蝕液蝕刻氧化硅層，僅保留多晶硅柵極側(cè)壁部分，并暴露出襯底。
2.如權利要求1所述的多種器件集成工藝中柵極間隙壁的制造方法，其特征在于，所 述氮化硅層的厚度基于待形成的柵極間隙壁的有效長度而定，所述氧化硅層的厚度基于氮 化硅層的厚度、干法蝕刻氮化硅層時氮化硅對氧化硅的蝕刻選擇比而定。
3.如權利要求2所述的多種器件集成工藝中柵極間隙壁的制造方法，其特征在于，當 待形成的柵極間隙壁的有效長度為0. 12 μ m時，氮化硅層的厚度為1000 2000 A,氧化硅 層的厚度為200 600 A。
4.如權利要求1所述的多種器件集成工藝中柵極間隙壁的制造方法，其特征在于，所 述含氫氟酸的腐蝕液為稀釋氫氟酸或氫氟酸的緩沖腐蝕液。
5.如權利要求4所述的多種器件集成工藝中柵極間隙壁的制造方法，其特征在于，所 述氫氟酸的緩沖腐蝕液中NH4F HF質(zhì)量比為15 1 100 1。
6.如權利要求1所述的多種器件集成工藝中柵極間隙壁的制造方法，所述已形成有多 晶硅柵極的襯底表面具有熱氧化層；以及，以含氫氟酸的腐蝕液蝕刻氧化硅層還包括在暴露出襯底表面的熱氧化層后，過 蝕刻以部分腐蝕多晶硅柵極兩側(cè)的所述熱氧化層。
7.如權利要求1所述的多種器件集成工藝中柵極間隙壁的制造方法，其特征在于，所 述氧化硅層采用TEOS以低壓化學氣相沉積的方法形成。
8.如權利要求1所述的多種器件集成工藝中柵極間隙壁的制造方法，其特征在于，所 述氮化硅層以低壓化學氣相沉積的方法形成。
9.如權利要求1所述的多種器件集成工藝中柵極間隙壁的制造方法，其特征在于，所 述干法蝕刻為等離子體蝕刻或反應離子蝕刻。
全文摘要
一種多種器件集成工藝中柵極間隙壁的制造方法，包括在已形成有多晶硅柵極的襯底表面依次形成氧化硅層和氮化硅層；干法蝕刻氮化硅層，僅保留多晶硅柵極側(cè)壁部分，并暴露出氧化硅層；以含氫氟酸的腐蝕液蝕刻氧化硅層，僅保留多晶硅柵極側(cè)壁部分，并暴露出襯底。所述柵極間隙壁的制造方法不會損傷襯底表面，有利于多種器件集成工藝。
文檔編號H01L21/336GK102082124SQ20091024610
公開日2011年6月1日 申請日期2009年12月1日 優(yōu)先權日2009年12月1日
發(fā)明者吳孝嘉, 涂晶晶, 羅澤煌, 郭立 申請人:無錫華潤上華半導體有限公司, 無錫華潤上華科技有限公司