專利名稱：電子束正性光刻膠Zep 520 掩蔽介質(zhì)刻蝕的方法
技術(shù)領(lǐng)域：
本發(fā)明屬于納米尺度的半導(dǎo)體器件制備工藝，具體涉及一種納米級(jí)介質(zhì)圖形制備 過(guò)程中一種正性電子束光刻膠kp520不能抗F基反應(yīng)離子刻蝕的解決方法。為新結(jié)構(gòu)器 件制備中介質(zhì)上納米尺度凹槽圖形的加工成形得以圓滿實(shí)現(xiàn)。
背景技術(shù)：
在亞50納米CMOS集成技術(shù)進(jìn)一步等比例縮小的發(fā)展中，為克服平面體硅CMOS固 有的越來(lái)越嚴(yán)重的短溝道效應(yīng)和大的漏電流問(wèn)題，新器件結(jié)構(gòu)層出不窮，如FinFET，多柵/ 環(huán)柵CMOS FET，納米線等，在這些新結(jié)構(gòu)器件的制備過(guò)程中，必然會(huì)遇到要在介質(zhì)中刻蝕出 較深的納米尺度的凹槽圖形，要得到這么窄的凹槽，首先需要有高分辨率的電子束光刻膠， Zep520正性電子束光刻膠是首選，采用這種膠的電子束直寫(xiě)光刻可以得到高分辨的納米 尺度的光刻膠掩瞋圖形。但采用這種膠其在常規(guī)的介質(zhì)刻蝕工藝中抗刻蝕性能很差，它很 快地與氟(F)基等離子體反應(yīng)，而發(fā)生塑性流動(dòng)，使凹槽膠圖形嚴(yán)重毀壞。本發(fā)明為使電 子束直寫(xiě)光刻kp 520膠制備的精細(xì)圖形能在介質(zhì)中保留下來(lái)，首先讓kp 520膠成形在 α-Si上，這樣就可以采用一種氯(Cl)基等離子體刻蝕α-Si，Hkp 520膠圖形首先轉(zhuǎn)移 到α-Si上，然后去掉kp 520膠，用α-Si圖形掩蔽介質(zhì)，在F基反應(yīng)離子刻蝕中完成介質(zhì) 刻蝕，得到納米尺度凹槽圖形，最后用濕法或干法去掉α-Si即可。這種方法由于與常規(guī)的 CMOS工藝完全兼容，方便可靠，而且能獲得精細(xì)的納米尺度凹槽圖形，解決了新結(jié)構(gòu)CMOS 器件制備中的一大難題。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種電子束正性光刻膠kp 520掩蔽介質(zhì)刻蝕的方法，以 克服介質(zhì)中凹槽圖形制備過(guò)程中正性電子束光刻膠^P 520不能經(jīng)受F基反應(yīng)離子刻蝕的 問(wèn)題。為實(shí)現(xiàn)上述目的，本發(fā)明提供的方法，是先在介質(zhì)瞋上沉積一層α -Si薄膜，然 后將電子束直寫(xiě)光刻技術(shù)得到的高分辨率^P 520膠圖形作為掩瞋，用Cl基等離子刻蝕 α-Si (避開(kāi)了 F基等離子體)，將高分辨率kp 520膠圖形轉(zhuǎn)移到其下層的α-Si瞋上，接 著去除^p 520膠，進(jìn)一步利用具有良好保真性的α-Si瞋圖形為掩膜，采用F基反應(yīng)離子 刻蝕介質(zhì)形成凹槽圖形，最后用濕法或干法將α-Si瞋去凈即可。本發(fā)明提供的方法簡(jiǎn)單 可行，完全與CMOS工藝兼容，不增加專門(mén)的設(shè)備，成本低，易于在介質(zhì)中實(shí)現(xiàn)高精度的納米 尺度凹槽圖形。詳細(xì)地說(shuō)，本發(fā)明的制備步驟包括1)在需要加工的介質(zhì)上沉積一層α -Si薄膜，沉積溫度520_550°C ；2)清洗，甩干，并在N2保護(hù)下進(jìn)一步在高溫爐口烘烤；3)旋涂kp 520電子束正性光刻膠；4)在烘箱內(nèi)烘烤，溫度170-180°C，20-40分鐘，這一步驟需要緩慢升降溫；
5)電子束直寫(xiě)曝光并顯影后，得到高分辨率kp 520膠納米尺度凹槽圖形；6)烘烤 130-140°C, 30-50 分鐘7)采用Cl基等離子體，以kp520膠為掩膜圖形，刻蝕α -Si瞋，使kp520膠圖形 高保真度地轉(zhuǎn)移到α "Si瞋上；8)去凈kp 520正性電子束膠；9)以α-Si瞋為掩膜圖形，在F基反應(yīng)離子體中刻蝕介質(zhì)層，使α-Si圖形高保真 度地轉(zhuǎn)移到介質(zhì)中；10)去α-Si凈，完成了介質(zhì)中納米尺度凹槽精細(xì)圖形的加工。本發(fā)明的效果在于1、為克服kp 520膠不抗F基刻蝕的問(wèn)題，根據(jù)kp 520膠耐Cl基刻蝕的特性， 巧妙地利用α-Si作為中間過(guò)渡層，用Cl基等離子刻蝕將^^520膠圖形轉(zhuǎn)移到α-Si上， 因?yàn)棣?"Si容易被Cl基等離子體刻蝕，而且刻蝕精度高；2、利用α -Si為掩膜，采用F基中反應(yīng)離子刻蝕將高分辨率的α -Si圖形轉(zhuǎn)移到 介質(zhì)中，因?yàn)樵贔基反應(yīng)離子刻蝕中，介質(zhì)膜對(duì)α-Si瞋有很高的刻蝕選擇比，這樣就能保 證精細(xì)圖形的制備；3、α -Si瞋的去除不論是濕法還是干法，對(duì)介質(zhì)的腐蝕速率極低，不會(huì)對(duì)介質(zhì)圖形 造成損傷。


圖1給出了 kp 520電子束正性光刻膠在F基等離子體中刻蝕介質(zhì)后的SEM剖面 照片，Zep 520膠塑性流動(dòng)并毀壞，介質(zhì)沒(méi)法繼續(xù)刻蝕下去。圖2給出了以α -Si為掩膜用F基反應(yīng)離子刻蝕介質(zhì)后剖面照片，介質(zhì)凹槽圖形 完好，三層介質(zhì)已刻蝕凈。圖1中1-Ζ印520電子束正膠；2_介質(zhì)膜；3_硅襯底。圖2中1-α-Si膜；2-介質(zhì)膜；3-硅襯底。
具體實(shí)施例方式本發(fā)明一種克服電子束正性光刻膠^p 520不能掩蔽介質(zhì)刻蝕的方法，其工藝步 驟如下1)在需要加工的介質(zhì)上沉積一層α -Si薄膜，α -Si膜厚度120-150納米，沉積溫 度 520-550 0C ；2)清洗，甩干，并在隊(duì)保護(hù)下800度高溫爐口烘30分鐘；3)旋涂kp 520電子束正性光刻膠，膠厚度400-600納米；4)在烘箱內(nèi)烘烤，溫度170_180°C，20-40分鐘，需要緩慢升降溫；5)電子束直寫(xiě)曝光并顯影后，得到高分辨率kp 520膠納米尺度凹槽圖形；6)烘烤 130_140°C，30-50 分鐘7)采用Cl基等離子體，Wkp 520膠為掩膜圖形，刻蝕α-Si瞋，使kp 520膠圖 形高保真度地轉(zhuǎn)移到α -Si瞋上；8)去凈kp 520正性電子束膠；
9)以α -Si瞋為掩膜圖形，在CF4/CHF3混合氣體中反應(yīng)離子刻蝕介質(zhì)層，使α -Si 圖形高保真度地轉(zhuǎn)移到介質(zhì)中；10)采用NH4OH水溶液去凈α -Si，完成了介質(zhì)中納米尺度凹槽精細(xì)圖形的加工。
權(quán)利要求
1.一種電子束正性光刻膠^^ 520掩蔽介質(zhì)刻蝕的方法，其主要步驟如下1)在需要加工的介質(zhì)上沉積一層α-Si薄膜，沉積溫度520-550°C；2)清洗，甩干，并在N2保護(hù)下進(jìn)一步烘干；3)旋涂kp520電子束正性光刻膠；4)緩慢升溫至170-180°C烘烤20-40分鐘，并緩慢降溫；5)電子束直寫(xiě)曝光并顯影后，得到kp520膠納米尺度凹槽圖形；6)烘烤130-140°C, 30-50 分鐘；7)采用氯基等離子體，以仏？520膠為掩膜圖形，刻蝕α-Si瞋，使kp 520膠圖形轉(zhuǎn) 移到α -Si瞋上；8)去凈kp520正性電子束膠；9)以α-Si瞋為掩膜圖形，在氟基反應(yīng)離子體中刻蝕介質(zhì)層，使α-Si圖形轉(zhuǎn)移到介質(zhì)中；10)去凈α-Si，完成了介質(zhì)中納米尺度凹槽圖形的加工。
2.根據(jù)權(quán)利要求1所述的方法，其中，步驟1中α-Si瞋厚度視被刻蝕的介質(zhì)瞋的厚度 和瞋質(zhì)而定，在70-200nm之間。
3.根據(jù)權(quán)利要求1所述的方法，其中，步驟3中^ 520膠的膠瞋厚度視α-Si瞋厚度 而定，在200-600nm之間。
4.根據(jù)權(quán)利要求1所述的方法，其中，步驟7中的氯基等離子體為Cl2/He、Cl2/Ar、或 Cl2/02的混合氣體源。
5.根據(jù)權(quán)利要求1所述的方法，其中，步驟8中^p520膠的去除用O2等離子體去除， 或用濕法 3#液(H2SO4 H2O2 = 3:1-5:3)去除。
6.根據(jù)權(quán)利要求1所述的方法，其中，步驟9中F基反應(yīng)離子體為CF4、CHF3、C3F8、C4F8、 NF3或其混合氣源。
7.根據(jù)權(quán)利要求1所述的方法，其中，步驟10中α-Si的去除是用氯基等離子體或 NH4OH的水溶液去除。
全文摘要
一種電子束正性光刻膠Zep 520掩蔽介質(zhì)刻蝕的方法，在介質(zhì)瞙上沉積一層α-Si薄膜，然后將電子束直寫(xiě)光刻技術(shù)得到的高分辨率Zep 520膠圖形作為掩瞙，用氯(Cl)基等離子刻蝕α-Si，將高分辨率Zep 520膠圖形轉(zhuǎn)移到其下層的α-Si瞙上，接著去除Zep 520膠，進(jìn)一步利用具有良好保真性的α-Si瞙圖形為掩膜，采用F基反應(yīng)離子刻蝕介質(zhì)形成凹槽圖形，最后用濕法或干法將α-Si瞙去凈即可。本發(fā)明提供的方法簡(jiǎn)單可行，完全與CMOS工藝兼容，不增加專門(mén)的設(shè)備，成本低，易于在介質(zhì)中實(shí)現(xiàn)高精度的納米尺度凹槽圖形，解決了新結(jié)構(gòu)CMOS器件制備中的一大難題。
文檔編號(hào)H01L21/311GK102054668SQ200910236719
公開(kāi)日2011年5月11日 申請(qǐng)日期2009年10月28日 優(yōu)先權(quán)日2009年10月28日
發(fā)明者周華杰, 徐秋霞 申請(qǐng)人:中國(guó)科學(xué)院微電子研究所