專利名稱：橫向雙擴(kuò)展mos器件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體器件及其制造方法。更具體地，本發(fā)明涉及一種橫向雙擴(kuò) 散金屬氧化物半導(dǎo)體(LDMOS)器件及其制造方法。
背景技術(shù)：
通常，傳統(tǒng)的M()S場效應(yīng)晶體管(在下文中，稱為MOSFET)與雙極性晶體管 相比具有高的輸入阻抗，因此，具有簡單柵極驅(qū)動電路的MOSFET具有優(yōu)良的電學(xué)效益 (electricity benefit.)。并且，MOSFET是一種單極性器件，該單極性器件具有無時間延遲 (當(dāng)關(guān)閉MOSFET時，由少數(shù)載流子存儲或復(fù)合而引起時間延遲)的優(yōu)點(diǎn)。結(jié)果,MOSFET已經(jīng) 更廣泛地應(yīng)用于開關(guān)模式供電器件(powersupp:[y device)、燈鎮(zhèn)流器和電機(jī)驅(qū)動電路。使 用平面擴(kuò)散技術(shù)(planar diffusion technology)的這種DM0SFET (雙擴(kuò)散MOSFET)是一種 用于M0SFET的眾所周知的結(jié)構(gòu)。在于1981年11月10日由Sel Colak提交的第4， 300， 150 號美國專利中公開了一種眾所周知的LDMOS晶體管。 由于其簡單的結(jié)構(gòu)，傳統(tǒng)的L固()S器件很適用于VLSI工藝。然而,這種L固()S器 件與DM0S(VDM0S)器件相比具有更少的良好的技術(shù)特點(diǎn)，因此其沒能引起足夠的注意。然 而，近年來，已經(jīng)證明降低的表面電場(Reduced SURface Field,RESURF) SLM0S器件具有良 好的導(dǎo)通電阻(Rsp)。 以下，將參照附圖描述傳統(tǒng)的LDMOS器件。
圖1是示出了傳統(tǒng)的LDMOS器件的截面圖。 參照圖1中，高壓阱(匿ELL) 20在形成在襯底(未示出)上的p型外延層10上
形成。P型本體30形成在IIVWELL 20上。P+區(qū)74和N+源極70形成在p型本體30的表
面上。用于LV (低電壓)的N+阱50形成在隔離層40的右側(cè)上，以及N+漏極72形成在N+
阱50上。柵極介電層60和柵電極62與隔離層40的頂部和源極70部分重疊。 如圖1所示，隔離層40設(shè)置在漏極72和源極70之間以防止電場被集中在能夠輸
出高于30V的HV器件中的柵極邊緣附近的區(qū)域。這里，提升柵電極62以使用隔離層40作
為電場極板。 根據(jù)LDMOS器件，電流沿著器件的表面流過只會使電流驅(qū)動效率惡化。如圖1所 示，當(dāng)施加高電壓時，電場集中在鄰近柵極邊緣的區(qū)域上。為解決電場集中問題，柵極邊緣 附近的區(qū)域是磨圓的(corner-rounded),但不限于此。結(jié)果，出現(xiàn)了器件的可靠性惡化的問 題。

發(fā)明內(nèi)容
因此，本發(fā)明針對一種橫向雙擴(kuò)散金屬氧化物半導(dǎo)體(LDMOS)器件及其制造方法。 本發(fā)明的一個目的是提供一種LDM0S器件及其制造方法，該L匿OS器件能夠降低導(dǎo)通電阻并且能夠獲得高的擊穿電壓。 本發(fā)明的其他優(yōu)點(diǎn)、目的和特征一部分將在下文中闡述， 一部分對于本領(lǐng)域的普通技術(shù)人員而言通過下文的實(shí)驗(yàn)將變得顯而易見或者可以從本發(fā)明的實(shí)踐中獲得。通過所寫的說明書及其權(quán)利要求以及附圖中特別指出的結(jié)構(gòu)，可以了解和獲知本發(fā)明的這些目的和其他優(yōu)點(diǎn)。 為了實(shí)現(xiàn)這些目的和其他優(yōu)點(diǎn)以及根據(jù)本發(fā)明的目的，如在本文中所體現(xiàn)和概括描述的，橫向雙擴(kuò)散金屬氧化物半導(dǎo)體(LDM0S)器件包括高壓阱(HVWELL)，形成在襯底上；RESURF區(qū)，形成在HVWELL中；本體區(qū)，鄰近RESURF區(qū)形成；隔離層，包括形成在RESURF區(qū)上的預(yù)定區(qū)域，該隔離層與襯底的頂部表面部分重疊；低壓阱(LVWELL)，形成在隔離層的另一區(qū)域的下方的襯底的預(yù)定區(qū)域上；柵電極，從本體區(qū)的預(yù)定的頂部表面區(qū)域延伸到隔離層的預(yù)定頂部表面；漏極區(qū)，形成在隔離層的另一區(qū)域下方的LVWELL上；以及源極區(qū)，形成在柵電極下方的本體區(qū)中。 在本發(fā)明的另一方面中，一種用來制造橫向雙擴(kuò)散金屬氧化物半導(dǎo)體(LDMOS)器件的方法包括在襯底上形成高壓阱(HVWELL);在HVWELL中形成RESURF區(qū)；鄰近RESURF區(qū)的預(yù)定區(qū)域形成本體區(qū)；在襯底上形成隔離層，該隔離層包括與RESURF區(qū)的另一區(qū)域部分重疊的預(yù)定區(qū)域；在隔離層的另一區(qū)域的下方的襯底上形成低壓阱(LVWELL);形成從本體區(qū)的預(yù)定的頂部表面區(qū)域延伸到隔離層的預(yù)定頂部表面的柵電極；以及在隔離層的另一區(qū)域下方的LVWELL中形成漏極區(qū)，在柵電極下方的本體區(qū)中形成源極區(qū)。
可以理解的是，本發(fā)明的上述總體描述和以下的具體描述都是示例性的和說明性的，并且旨在提供對所要求的本發(fā)明的進(jìn)一步解釋。


附圖被包括用來提供對本發(fā)明的進(jìn)一步理解，并結(jié)合于此而構(gòu)成本申請的一部分。本發(fā)明的示例性實(shí)施例連同描述都用來解釋本發(fā)明的原理。在附圖中[酬 圖1是示出了傳統(tǒng)的LDMOS器件的截面圖； 圖2是示出了根據(jù)本發(fā)明的示例性實(shí)施例的L固()S器件的截面圖； 圖3A至3G是示出了根據(jù)制造LDMOS器件的方法的示例性實(shí)施例的過程截面圖。
具體實(shí)施例方式
以下，將參照附圖描述根據(jù)本發(fā)明示例性實(shí)施例的LDMOS器件。為了更加容易地理解本發(fā)明，第一導(dǎo)電型是p-型而第二導(dǎo)電型是n-型。然而，本發(fā)明可以適用于第一導(dǎo)電型為n-型而第二導(dǎo)電型為p 型的相反的情況。 圖2是示出了根據(jù)本發(fā)明的示例性實(shí)施例的LDMOS器件的截面圖； 參照圖2，p-型外延層100可以形成在p-型襯底(未示出)上。這里，n型高壓阱
(HVWELL) 110形成在p-型外延層100上。根據(jù)本發(fā)明，n-型RESURF區(qū)120形成在HVWELL110上。n-型RESURF區(qū)120設(shè)置在隔離層140和柵極介電層160的下方以及p-型本體130的側(cè)面。 n-型RESURF區(qū)120的深度可以是1微米 1. 2微米。 本發(fā)明的LDM()S器件可以進(jìn)一步包括p型第一雜質(zhì)區(qū)122和n型第二雜質(zhì)區(qū)124。
在HVWELL 110內(nèi)，p型第一雜質(zhì)區(qū)122形成在n型RESURF區(qū)120的下方，而n型第二雜質(zhì)區(qū)124形成在p型第一雜質(zhì)區(qū)122的下方。 與圖1中所示的傳統(tǒng)的LDMOS器件不同的是，n型RESURF區(qū)120以及第一和第二雜質(zhì)區(qū)122和124設(shè)置在隔離層140和柵極介電層160的下方。結(jié)果，在根據(jù)本發(fā)明的LDMOS器件中，在n型RESURF區(qū)120和p型第-一雜質(zhì)區(qū)122之間形成了耗盡層，在p型第一雜質(zhì)區(qū)122和n型第二雜質(zhì)區(qū)124之間形成了耗盡層。 p型本體區(qū)130嵌入在n型RESURF區(qū)120和p型第一雜質(zhì)區(qū)122之間的預(yù)定區(qū)域中。 隔離層140包括形成在n型RESURF區(qū)120上的預(yù)定區(qū)域和形成在n型HVWELL 110上的另一區(qū)域。隔離層140可以是場氧化層，例如，熱增長的氧化硅。
n型低壓阱(LVWELL) 150形成在襯底的n型HVWELL 110 (形成在隔離層140的另一區(qū)域的下方)上。 柵極圖樣由柵極介電層160和柵電極162構(gòu)成。柵電極162從p型本體區(qū)130的頂部延伸到隔離層140的頂部表面。柵電極162可以是摻有雜質(zhì)的多晶硅。柵極介電層160形成在柵電極162的下方從p型本體區(qū)130的頂部的預(yù)定區(qū)域到隔離層140的區(qū)域上。
高濃度n型漏極區(qū)172形成在隔離層140的另一區(qū)域下方的LVWELL 150上。高濃度n型源極區(qū)170在p型本體區(qū)130的上部區(qū)域中，鄰近柵極圖樣160和162。高濃度p型區(qū)174是設(shè)置為接觸源極區(qū)170的源極接觸層。S卩，p型區(qū)174與p型本體區(qū)130有良好的接觸，P型區(qū)174比p型本體區(qū)130具有更高的摻雜濃度。 形成在柵極介電層160的下方的n型源極區(qū)170與n型RESURF區(qū)120之間的p型本體區(qū)130的預(yù)定區(qū)域?qū)?yīng)于溝道區(qū)。形成在柵極介電層160和隔離層140的下方的p型本體區(qū)130和n型LVWELL 150之間的預(yù)定區(qū)域?qū)?yīng)于漂移區(qū)。 除了 n型RESURF區(qū)120、 p型第一雜質(zhì)區(qū)122和n型第二雜質(zhì)區(qū)124之夕卜，圖2中所示的L:匿)S器件的其他的區(qū)域具有與傳統(tǒng)的L:匿)S器件相同的結(jié)構(gòu)。結(jié)果，除了 n型RESURF區(qū)120、 p型第--雜質(zhì)區(qū)122和n型第二雜質(zhì)區(qū)124之外的區(qū)域可以具有各種體現(xiàn)形式，并不限于圖2中所示的結(jié)構(gòu)。當(dāng)然，可以在圖2中所示的柵極圖樣160和162的側(cè)壁中形成間隔(未示出)。 以下，將參照附圖描述根據(jù)本發(fā)明的示例性實(shí)施例的制造以上LDMOS器件的的方法。 圖3A至3G是示出了制造根據(jù)本發(fā)明的示例性實(shí)施例的LDMOS器件的過程截面圖。例如，圖3A至3G是示出了制造圖2中所示的LDMOS器件的過程截面圖。
參照圖3A，在襯底(未示出)上形成p型外延層100。然后，在p型外延層100上形成n型HVWELL 110。例如，在p型外延層100上形成用于n型HVWELL 110的由Si02形成的介電層112。此后，將n-型摻雜物注入到相對p型外延層lOO—定的深度，p型外延層100以高溫推進(jìn)以便可以形成n型HVWELL 110。
參照圖3B,以傳統(tǒng)的光刻工藝形成光刻膠圖樣126,該光刻膠圖樣126用來暴露將要形成n型RESURF區(qū)120、第一和第二雜質(zhì)區(qū)122和124的區(qū)域。因此，通過使用光刻膠圖樣126作為離子注入掩膜注入n型雜質(zhì)離子128,以形成n型RESURF區(qū)120。這里，可以注入雜質(zhì)離子以形成具有1微米 1. 2微米的深度的n型RESURF區(qū)120。此外，可以通過使用光刻膠圖樣126作為離子注入掩膜注入p型雜質(zhì)離子128,以在n型RESURF區(qū)120的下方進(jìn)一步形成P型第一雜質(zhì)區(qū)122?？梢宰⑷雗型雜質(zhì)離子128以在p型第一雜質(zhì)區(qū)122下方進(jìn)一步形成n型第二雜質(zhì)區(qū)124。 即，使用同樣的光刻膠圖樣126作為注入掩膜，注入不同的離子能量以形成n型RESURF區(qū)120、 p型第一雜質(zhì)區(qū)122和n型第二雜質(zhì)區(qū)124。結(jié)果，可以以各種順序形成RESURF區(qū)120以及第一和第二雜質(zhì)區(qū)122和124。此后，以灰化和剝離工藝去除光刻膠圖樣126。 這里，實(shí)施例中采用光刻膠圖樣作為離子注入掩膜126。然而，可以使用其它類型的材料(例如硬質(zhì)掩膜)作為離子注入掩膜。 參照圖3C，形成光刻膠圖樣132，該光刻膠圖樣132用來暴露將要形成p型本體區(qū)130的區(qū)域，即，形成在介電層112下方的n型RESURF區(qū)120的預(yù)定區(qū)域。通過使用形成的光刻膠圖樣132作為離子注入掩膜注入p 型雜質(zhì)離子134,以僅形成p型本體區(qū)130。此后，去除光刻膠圖樣132和介電層112。 參照圖3D和3E，具有與n型RESURF區(qū)120的另一區(qū)域部分重疊的區(qū)域的隔離層
140形成在襯底上，即，形成在n型RESURF區(qū)120和n型HVWELL 110兩者上?？梢砸怨璧?br> 局部氧化(L()Cal()xidation of Silicon, LOCOS)工藝(將在以下描述)來形成隔離層140。 如圖3D中所示，在p型本體區(qū)130、n型RESURF區(qū)120和n型HVWELL 110上形成
氧化層(Si02) 142。氮化層(Si3N4) 144順序地堆積在氧化層142 ....匕。然后，如圖3E所示，
氧化層142熱增長以形成隔離層140,而使用磷酸溶液去除氮化層(Si3N4)144。 根據(jù)圖3E中所示的LDM()S器件，示出了以LOCOS工藝形成隔離層140?？蛇x地，可
以以淺溝槽隔離(Shallow Trench Isolation, STI)工藝形成隔離層140。 如圖3F所示，以傳統(tǒng)的眾所周知的工藝，在襯底的n型HVWELL 110(在隔離層140
的另一區(qū)域的下方)上形成n型低壓阱(LVWE11)150。 如圖3G所示，形成包含柵極介電層160A和柵電極162的柵極圖樣。具體地，柵電極162從p型本體區(qū)130的預(yù)定的上表面區(qū)域延伸到隔離層140的預(yù)定的上表面區(qū)域。這里，柵極介電層160A形成在除了隔離層140之外的p型本體區(qū)130和n型RESURF區(qū)120兩者上以及n型LVWELL 150上。例如，如圖3G所示，在順序地堆積之后，圖樣化Si02和多晶硅以便分別形成柵極介電層160A和柵電極162。這里，柵極介電層16()A可以包括氧化物、氮化物或其化合物，即，堆積的N0或0N0層。 因此，如圖2所示，以傳統(tǒng)的眾所周知的離子注入工藝形成高濃度n型源極區(qū)170、高濃度n型漏極區(qū)172和高濃度p型區(qū)174。即，在隔離層140的另一區(qū)域下方的LVWELL150的表面上形成高濃度n型漏極區(qū)172，在柵電極162下方的p型本體區(qū)130的表面上形成高濃度n型源極區(qū)170。此后，去除除了在柵電極162下方之外的柵極介電層160A的區(qū)域。 在執(zhí)行形成以上區(qū)域的離子注入工藝之后，可以進(jìn)行熱處理。
7
根據(jù)上述LDM0S器件及其制造方法，在隔離層和柵極圖樣的下方順序地形成n型RESURF區(qū)、p型第一雜質(zhì)區(qū)和n型第二雜質(zhì)區(qū)。結(jié)果，耗盡層可以均勻地分布在RESURF區(qū)的表面上,從而降低了表面區(qū)域聚集的電場。并且,消除了隔離層的柵極邊緣中的表面擊穿，從而獲得了高擊穿電壓?？梢酝ㄟ^使用單個掩膜來形成第一和第二雜質(zhì)區(qū)以及RESURF區(qū)，從而具有制造工藝簡單的優(yōu)點(diǎn)。 在不脫離本發(fā)明的精神和范圍內(nèi)可以作各種修改及變形，這對于本領(lǐng)域的技術(shù)人員而言是顯而易見的。因此,本發(fā)明意在涵蓋在所附權(quán)利要求及其等同替換的范圍內(nèi)的對本發(fā)明的修改和變形。
8
權(quán)利要求
一種橫向雙擴(kuò)散金屬氧化物半導(dǎo)體(LDMOS)器件，包括高壓阱(HVWELL)，形成在襯底上；RESURF區(qū)，形成在所述HVWELL中；本體區(qū)，鄰近所述RESURF區(qū)形成；隔離層，包括形成在所述RESURF區(qū)上的預(yù)定區(qū)域，所述隔離層與所述襯底的頂部表面部分重疊；低壓阱(LVWELL)，形成在所述隔離層的另一區(qū)域的下方的所述襯底的預(yù)定區(qū)域上；柵電極，從所述本體區(qū)的預(yù)定的頂部表面區(qū)域延伸到所述隔離層的預(yù)定的頂部表面；漏極區(qū)，形成在所述隔離層的所述另一區(qū)域下方的所述LVWELL上；以及源極區(qū)，形成在所述柵電極下方的所述本體區(qū)中。
2. 根據(jù)權(quán)利要求1所述的LDMOS器件，進(jìn)一步包括第一導(dǎo)電型第一雜質(zhì)區(qū)，形成在所述RESURF區(qū)的下方。
3. 根據(jù)權(quán)利要求2所述的LDMOS器件，進(jìn)一步包括第二導(dǎo)電型第二雜質(zhì)區(qū)，形成在所述第-導(dǎo)電型第一雜質(zhì)區(qū)的下方。
4. 根據(jù)權(quán)利要求1所述的LDMOS器件，其中，所述襯底和所述本體區(qū)是p導(dǎo)電型。
5. 根據(jù)權(quán)利要求1所述的LDMOS器件，其中，所述IIVWELL、所述RESURF區(qū)、所述LVWELL、所述漏極區(qū)和所述源極區(qū)是n導(dǎo)電型。
6. -種用于制造橫向雙擴(kuò)散金屬氧化物半導(dǎo)體(LDMOS)器件的方法,包括在襯底上形成高壓阱(匿ELL);在所述HVWELL中形成RESURF區(qū)；鄰近所述RESURF區(qū)的預(yù)定區(qū)域形成本體區(qū)；在所述襯底上形成隔離層，所述隔離層包括與所述RESURF區(qū)的另一區(qū)域部分重疊的預(yù)定區(qū)域；在所述隔離層的另一區(qū)域的下方的所述襯底上形成低壓阱(LVWELL);形成從所述本體區(qū)的預(yù)定的頂部表面區(qū)域延伸到所述隔離層的頂部表面的柵電極；以及在所述隔離層的所述另一區(qū)域下方的所述LVWELL中形成漏極區(qū)，在所述柵電極下方的本體區(qū)中形成源極區(qū)。
7. 根據(jù)權(quán)利要求6所述的制造LDMOS器件的方法,進(jìn)一步包括在所述RESURF區(qū)下方形成第一導(dǎo)電型第一雜質(zhì)區(qū)。
8. 根據(jù)權(quán)利要求7所述的制造LDMOS器件的方法，進(jìn)一步包括在所述第一導(dǎo)電型第一雜質(zhì)區(qū)下方形成第二導(dǎo)電型第二雜質(zhì)區(qū)。
9. 根據(jù)權(quán)利要求8所述的制造L固()S器件的方法,其中，形成所述第一和第二雜質(zhì)區(qū)的步驟包括在所述HVWELL ....匕形成介電層；在所述介電層上形成光刻膠圖樣;以及通過使用所述光刻膠圖樣作為離子注入掩膜注入相應(yīng)的雜質(zhì)離子來形成所述第一和第二雜質(zhì)區(qū)。
10. 根據(jù)權(quán)利要求6所述的制造LDMOS器件的方法，其中，所述襯底是p導(dǎo)電型，所述本體區(qū)以P導(dǎo)電型形成，而其中所述HVWELL、所述RESURF區(qū)、所述LVWELL、所述漏極區(qū)和所述源極區(qū)是n導(dǎo)電型。
全文摘要
本發(fā)明披露了一種橫向雙擴(kuò)散金屬氧化物半導(dǎo)體(LDMOS)器件及其制造方法。橫向雙擴(kuò)散金屬氧化物半導(dǎo)體(LDMOS)器件包括高壓阱(HVWELL)，形成在襯底上；RESURF區(qū)，形成在HVWELL中；本體區(qū)，鄰近RESURF區(qū)形成；隔離層，包括形成在RESURF區(qū)上的預(yù)定區(qū)域，該隔離層與襯底的頂部表面部分重疊；低壓阱(LVWELL)，形成在隔離層的另一區(qū)域的下方的襯底的預(yù)定區(qū)域上；柵電極，從本體區(qū)的預(yù)定的頂部表面區(qū)延伸到隔離層的預(yù)定頂部表面；漏極區(qū)，形成在隔離層的另一區(qū)域下方的LVWELL上；以及源極區(qū)，形成在柵電極下方的本體區(qū)中。
文檔編號H01L29/78GK101740625SQ20091022293
公開日2010年6月16日 申請日期2009年11月19日 優(yōu)先權(quán)日2008年11月19日
發(fā)明者李镕俊 申請人:東部高科股份有限公司