專利名稱：半導(dǎo)體裝置及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種集成電路裝置的制造方法，且特別涉及一種可增進(jìn)裝置效能的集 成電路裝置制造方法。
背景技術(shù)：
半導(dǎo)體集成電路(IC)工業(yè)已經(jīng)歷了快速的成長。IC材料和設(shè)計(jì)的技術(shù)進(jìn)步使得 IC的生產(chǎn)世代不停地推新，每個(gè)世代都較前個(gè)世代有更小及更復(fù)雜的電路。傳統(tǒng)IC工藝包 括對IC中的各種元件形成一或多個(gè)接觸點(diǎn)。例如，在工藝中通常會對基材(或晶片)的區(qū) 域(摻雜區(qū)域)及于其上的柵極結(jié)構(gòu)同時(shí)形成接觸開口，然而傳統(tǒng)對基材及柵極結(jié)構(gòu)形成 接觸開口的工藝會使的柵極結(jié)構(gòu)(例如柵極堆疊，如多晶硅和/或柵極電極)遭到侵蝕。這 種對于柵極結(jié)構(gòu)的過蝕刻(over-etching)會導(dǎo)致不想要的接觸電阻及裝置效能的衰減。因此，業(yè)界需要的是一種制造集成電路裝置的新穎方法來解決上述問題。

發(fā)明內(nèi)容
為克服現(xiàn)有技術(shù)的缺陷，本發(fā)明提供一種半導(dǎo)體裝置的制造方法，包含提供一基材；形成至少一柵極結(jié)構(gòu)于該基材上；形成多個(gè)摻雜區(qū)域于該基材中；形成一蝕刻停止層 于該基材上；移除該蝕刻停止層的一第一部分，其中該蝕刻停止層的一第二部分仍保留在 所述多個(gè)摻雜區(qū)域上；形成一硬掩模層于該基材上；移除該硬掩模層的一第一部分，其中 該硬掩模層的一第二部分仍保留在該至少一柵極結(jié)構(gòu)上；以及形成一第一接觸點(diǎn)由硬掩模 層的該第二部分貫穿至該至少一柵極結(jié)構(gòu)及一第二接觸點(diǎn)由該蝕刻停止層的該第二部分 貫穿至所述多個(gè)摻雜區(qū)域。本發(fā)明也一種半導(dǎo)體裝置的制造方法，包含提供一基材；形成至少一柵極結(jié)構(gòu) 于該基材上，其中該至少一柵極結(jié)構(gòu)包含一虛置柵極；形成一蝕刻停止層于該基材上，包含 在該至少一柵極結(jié)構(gòu)上；形成一第一層間介電層于該蝕刻停止層上；在該第一層間介電層 及該蝕刻停止層上進(jìn)行一化學(xué)機(jī)械研磨工藝直至暴露出該至少一柵極結(jié)構(gòu)的一頂部部分； 替換該至少一柵極結(jié)構(gòu)的該虛置柵極；形成一硬掩模層于該至少一柵極結(jié)構(gòu)的該頂部部分 上；形成一第二層間介電層于該第一層間介電層上，包含在該硬掩模層上；以及形成一或 多個(gè)接觸開口至該至少一柵極結(jié)構(gòu)及該基材。本發(fā)明還提供一種半導(dǎo)體裝置，包含一基材，具有至少一柵極結(jié)構(gòu)于其上及多個(gè) 摻雜區(qū)域于其中；一硬掩模層，置于該至少一柵極結(jié)構(gòu)上；一蝕刻停止層，置于所述多個(gè)摻 雜區(qū)域上；一介電層，置于該硬掩模層及該蝕刻停止層上；以及一或多個(gè)接觸點(diǎn)，其中該一 或多個(gè)接觸點(diǎn)延伸穿越該介電層及該硬掩模層至該至少一柵極結(jié)構(gòu)，且其中該一或多個(gè)接 觸點(diǎn)延伸穿越該介電層及該蝕刻停止層至所述多個(gè)摻雜區(qū)域。在本發(fā)明中，硬掩模層可在進(jìn)行第一蝕刻工藝以形成接觸開口至蝕刻停止層時(shí)， 保護(hù)柵極結(jié)構(gòu)，特別是柵極結(jié)構(gòu)的柵極層。硬掩模層可作為對于第一蝕刻工藝的蝕刻停止 層。因此，可避免蝕刻柵極結(jié)構(gòu)，例如柵極層。作此預(yù)防也可減少柵極結(jié)構(gòu)的接觸電阻上升以提供裝置效能的改進(jìn)。為讓本發(fā)明的上述和其他目的、特征、和優(yōu)點(diǎn)能更明顯易懂，下文特舉出較佳實(shí)施 例，并配合所附附圖，作詳細(xì)說明如下。


圖1為依照本發(fā)明的一實(shí)施例的集成電路裝置制造方法的流程圖。圖2A 2N為依圖1所述的方法制造集成電路裝置的一系列剖面圖。并且，上述附圖中的附圖標(biāo)記說明如下200 -半導(dǎo)體裝置210 --基材
212 -隔離區(qū)域220 --柵極結(jié)構(gòu)
222 -高介電常數(shù)介電層224 --虛置柵極層
225 -密封層226 --輕摻雜源極/漏極區(qū)
227 -間隔襯層228 --柵極間隔物
230 -源極/漏極區(qū)232 蝕刻停止層
234 -層間介電層236 --功函數(shù)層
238 -柵極層240 硬掩模層
242 -光致抗蝕劑層
242A 光致抗蝕劑層的第--部分
242B 光致抗蝕劑層的第二部分
244 -層間介電層
246A、248A 第一接觸開口
246B、248B 第二接觸開口250、252 接觸點(diǎn)
具體實(shí)施例方式本發(fā)明接下來將會提供許多不同的實(shí)施例以實(shí)施本發(fā)明中不同的特征。各特定實(shí) 施例中的組成及配置將會在以下作描述以簡化本發(fā)明。當(dāng)然，這些實(shí)施例并非用于限定本 發(fā)明。例如，一第一元件形成于一第二元件“上方”、“之上”、“之下”或“上”可包含實(shí)施例 中的該第一元件與第二元件直接接觸或該第一元件與第二元件之間還有其他額外元件使 該第一元件與第二元件無直接接觸。此外，在本說明書的各種例子中可能會出現(xiàn)重復(fù)的元 件符號以便簡化描述，但這不代表在各個(gè)實(shí)施例和/或圖示之間有何特定的關(guān)聯(lián)。以下將以圖1至圖2N為參考，對方法100及半導(dǎo)體裝置200作一并描述。圖1為以 方法100制造半導(dǎo)體裝置200的一實(shí)施例的流程圖。圖2A至圖2N為依照方法的一實(shí)施例 制造半導(dǎo)體裝置200于各種制造階段的部分或完整的剖面圖。半導(dǎo)體裝置200可為集成電 路或其中的部分元件，其可包含靜態(tài)隨機(jī)存取存儲器(SRAM)、存儲單元(memory cell)和/ 或邏輯電路、無源元件例如電阻、電容、電感和/或熔絲、有源元件例如P型通道場效應(yīng)晶體 管(PFETs)、N型通道場效應(yīng)晶體管(NFETs)、金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFETs)、 互補(bǔ)式金屬氧化物半導(dǎo)體場效應(yīng)晶體管(CMOSs)、雙載子晶體管、高電壓晶體管和/或高頻 晶體管、其他合適元件和/或前述的組合。可知的是，在一額外實(shí)施例中，可在方法100之前、之中及之后加入額外的步驟，及其中某些步驟可被替換或刪去。還知道的是，在某些額 外實(shí)施例中，可加入額外的元件至半導(dǎo)體裝置200中，及下述某些的元件可被替換或刪去。
半導(dǎo)體裝置200可使用前柵極工藝、后柵極工藝或包含前柵極工藝及后柵極工藝 的混成工藝來制造。在前柵極工藝中，可先形成金屬柵極結(jié)構(gòu)，接著可再進(jìn)行CMOS的制造 流程以制造最終的裝置。在后柵極工藝中，可先形成虛置多晶硅柵極結(jié)構(gòu)，接著可再進(jìn)行普 通的CMOS制造流程直至沉積層間介電層，然后移除虛置多晶硅柵極結(jié)構(gòu)并將其替換為金 屬柵極結(jié)構(gòu)。在混成工藝中，可先形成一種裝置型態(tài)的金屬柵極，及最后再形成另外一種裝 置型態(tài)的金屬柵極。參見圖1及圖2A，方法100起始于步驟102，其為提供包含一或多個(gè)隔離區(qū)域212 的基材210。在本實(shí)施例中，基材210為半導(dǎo)體基材。半導(dǎo)體基材210可包含結(jié)晶、多晶或 非結(jié)晶的含硅或鍺的元素半導(dǎo)體、含碳化硅、砷化鎵、磷化鎵、砷化銦和/或銻化銦的化合 物半導(dǎo)體、含 SiGe、GaAsP, AlInAs, AlGaAs, GaInAs, GaInP 和 / 或 GaInAsP 的合金半導(dǎo)體、 其他任何合適材料和/或前述的組合。在一實(shí)施例中，合金半導(dǎo)體基材可具有梯度的鍺化 硅(SiGe)結(jié)構(gòu)，在其中硅與鍺的成分從某一處的比例至另一處的比例會隨之改變。在另一 實(shí)施例中，半導(dǎo)體基材可為絕緣體上覆半導(dǎo)體，例如絕緣層上覆硅(S0I。在某些實(shí)施例中， 半導(dǎo)體基材可包含摻雜外延層(doped epi layer)或埋入層(buried layer)。在其他實(shí)施 例中，化合物半導(dǎo)體基材可具有多層結(jié)構(gòu)，或硅基材可包含多層化合物半導(dǎo)體基材。在某些 實(shí)施例中，基材210可包含非半導(dǎo)體材料，例如玻璃?；?10可包含各種依照公知設(shè)計(jì)所需的摻雜結(jié)構(gòu)。在某些實(shí)施例中，基材210 可包含摻雜區(qū)域。摻雜區(qū)域可摻雜P型或η型摻質(zhì)。例如，摻雜區(qū)域可摻雜P型摻質(zhì)，(例 如硼或二氟化硼(BF2) )、η型摻質(zhì)(例如磷、砷)和/或前述的組合。摻雜區(qū)域可直接形成 在半導(dǎo)體基材上、P型阱區(qū)結(jié)構(gòu)中、N型阱區(qū)結(jié)構(gòu)中、雙型阱區(qū)(dual-well)結(jié)構(gòu)中或使用 隆起結(jié)構(gòu)(raised structure)。半導(dǎo)體基材210可進(jìn)一步包含各種有源區(qū)域，例如配置N 型金屬氧化物半導(dǎo)體晶體管裝置(稱為NM0S)的區(qū)域、配置P型金屬氧化物半導(dǎo)體晶體管 裝置(稱為PM0S)的區(qū)域?？芍氖牵雽?dǎo)體裝置200可由互補(bǔ)式金屬氧化物半導(dǎo)體導(dǎo)體 (CMOS)的技術(shù)工藝形成，因此，部分工藝在此不多加贅述。一或多個(gè)隔離結(jié)構(gòu)212可形成在基材210上以隔離各種區(qū)域，例如，隔離NMOS 及PMOS晶體管裝置區(qū)域。隔離區(qū)域212可利用，例如局部硅氧化(LOCOS)或淺溝槽隔離 (STI)的隔離技術(shù)，定義或電性隔離各種區(qū)域。在本實(shí)施例中，隔離區(qū)域212包含淺溝槽隔 離(STI)。隔離區(qū)域212可包含氧化硅、氮化硅、氮氧化硅、氟摻雜玻璃(FSG)、低介電常數(shù)介 電材料、其他合適材料和/或前述的組合。隔離區(qū)域212及本實(shí)施例中的淺溝槽隔離(STI) 可由任何合適工藝形成。在一實(shí)施例中，淺溝槽隔離(STI)的形成，可包含以傳統(tǒng)光刻工藝 將半導(dǎo)體基材圖案化，在基材中蝕刻出溝槽(例如使用干蝕刻、濕蝕刻和/或等離子體蝕刻 工藝)，及以介電材料填充此溝槽(例如使用化學(xué)氣相沉積工藝)。在某些實(shí)施例中，此填 充后的溝槽可具有多層結(jié)構(gòu)，例如熱氧化襯層并以氮化硅或氧化硅填充。參見圖1及圖2A至圖2B，步驟104為形成至少一個(gè)柵極結(jié)構(gòu)220于基材210 上。此柵極結(jié)構(gòu)220可由任何合適工藝來形成。例如，柵極結(jié)構(gòu)220可由傳統(tǒng)沉積工藝、 光學(xué)光刻圖案化工藝、蝕刻工藝和/或前述的組合來形成。沉積工藝可包含化學(xué)氣相沉積 (CVD)、物理氣相沉積(PVD)、原子層沉積(ALD)、高密度等離子體化學(xué)氣相沉積(HDPCVD)、有機(jī)金屬化學(xué)氣相沉積(MOCVD)、遠(yuǎn)距等離子體化學(xué)氣相沉積(RPCVD)、等離子體輔助化 學(xué)氣相沉積(PECVD)、外延成長法(例如選擇性外延成長)、濺鍍(sputtering)、電鍍、旋 轉(zhuǎn)涂布(spin-on coating)、其他合適方法和/或前述的組合。光學(xué)光刻圖案化工藝可 包含涂布光致抗蝕劑(例如旋轉(zhuǎn)涂布)、軟烘烤(soft-baking)、掩模對準(zhǔn)、曝光、后曝光 供烤(post-exposure baking)、光致抗蝕劑顯影(developing the photoresist)、潤洗 (rinsing)、干燥(硬烘烤)、其他合適工藝和/或前述的組合。此光學(xué)光刻曝光工藝也可 使用其他合適方法或被替換，例如無掩模光學(xué)光刻、電子束寫入、離子束寫入和/或分子拓 印。蝕刻工藝可包含干蝕刻、濕蝕刻和/或其他其他合適蝕刻方法(例如反應(yīng)性離子蝕刻)。 蝕刻工藝也可為純化學(xué)(等離子體蝕刻)、純物理(離子碾磨)和/或前述的組合?？芍?是，此至少一個(gè)柵極結(jié)構(gòu)可由在此所述的任何工藝的組合來形成。在本實(shí)施例中，參見圖2A，其為形成包含高介電常數(shù)的介電層222及虛置柵極層 224的柵極堆疊。高介電常數(shù)介電層222為形成在基材210上。高介電常數(shù)介電層222可包 含HfO2、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO、金屬氧化物、金屬氮化物、金屬硅化物、過渡金 屬氧化物(transition metal-oxides)、過渡金屬氮化物(transition metal-nitrides)、 過渡金屬硅酸鹽(transition metal-silicates)、金屬氮氧化物、金屬鋁化物(metal aluminates)、娃酸錯(cuò)(zirconium silicate)、招酸錯(cuò)(zirconium alumiante)、氧化娃、氮 化硅、氮氧化硅、氧化鋯、氧化鈦、氧化鋁、氧化鉿_氧化鋁合金(HfO2-Al2O3aIloy)、其他合 適高介電常數(shù)介電材料和/或前述的組合。在本實(shí)施例中，虛置柵極層224包含多晶硅。此柵極堆疊可由任何合適工藝形成， 包含此處描述的工藝。在一實(shí)施例中，高介電常數(shù)層222及虛置柵極層224為沉積于基材 210上。然后，由例如旋轉(zhuǎn)涂布的合適工藝形成光致抗蝕劑層于虛置柵極層224上，及由適 當(dāng)?shù)墓饪坦に噲D案化方法來形成圖案化的光致抗蝕劑元件?？尚纬煽狗瓷渫坎紝?例如頂 部抗反射涂布層和/或底部抗反射涂布層)鄰近于光致抗蝕劑層?？捎筛晌g刻工藝使光致 抗蝕劑層的圖案轉(zhuǎn)移至底下的膜層(例如高介電常數(shù)介電層222及虛置柵極層224)，以形 成如圖2A所示的柵極堆疊。于隨后可將光致抗蝕劑層剝離。在另一實(shí)施例中，可形成硬掩 模層于虛置柵極層224上，形成圖案化光致抗蝕劑層于硬掩模層上，轉(zhuǎn)移圖案化光致抗蝕 劑層的圖案至虛置柵極層224及高介電常數(shù)介電層222以形成柵極結(jié)構(gòu)的柵極堆疊220。 可知的是，上述實(shí)施例并非用于限定需使用這些工藝來形成柵極堆疊220。還知道的是，柵 極結(jié)構(gòu)的柵極堆疊220可包含其他膜層。例如，柵極堆疊可包含置于基材210及高介電常 數(shù)介電層222之間的界面層，例如氧化硅。在另一實(shí)施例中，柵極堆疊可包含置于虛置柵極 層224及高介電常數(shù)介電層222之間的蓋層。密封層225為形成在柵極結(jié)構(gòu)之柵極堆疊220的側(cè)壁上。在本實(shí)施例中，密封層 225形成在高介電常數(shù)介電層222及虛置柵極層224的側(cè)壁上。密封層225可包含介電材 料，例如氮化硅、氧化硅、氮氧化硅、其他合適材料和/或前述的組合。密封層225可包含單 一膜層或多層膜層的結(jié)構(gòu)。值得注意的是，密封層225可保護(hù)柵極結(jié)構(gòu)的柵極堆疊220避 免在隨后工藝中受到傷害、缺損或氧化。密封層225可具有任何合適的厚度及可由任何合 適工藝形成，包含在此所討論的工藝。參見圖2B，其為形成輕摻雜源極/漏極區(qū)226。輕摻雜源極/漏極區(qū)226可由一 或多個(gè)注入工藝(例如離子注入工藝)形在成基材210中。摻質(zhì)的種類可依所需制造的裝置而決定，例如NMOS或PMOS裝置。例如，輕摻雜源極/漏極區(qū)226可摻雜ρ型摻質(zhì)(例如硼或二氟化硼)、η型摻質(zhì)(例如磷或砷)和/或前述的組合。輕摻雜源極/漏極區(qū)226可 包含各種摻雜輪廓(doping profiles)。輕摻雜源極/漏極區(qū)226可在隨后的離子注入工 藝中對齊密封層225的外部邊緣。如前述，密封層225可提供保護(hù)以使含高介電常數(shù)介電 層222及虛置柵極層224的柵極堆疊于隨后工藝中免于遭到污染或損傷。因此，柵極結(jié)構(gòu) 220的完整性得以保持并使得裝置的效能及可靠度更佳。此外，值得注意的是，在隨后的退 火工藝中(例如活化工藝)，輕摻雜源極/漏極區(qū)226中的摻質(zhì)可朝向含高介電常數(shù)介電 層222及虛置柵極層224的柵極堆疊的側(cè)壁擴(kuò)散，使部分的輕摻雜源極/漏極區(qū)226會延 伸至部分的密封層225底下。在形成輕摻雜源極/漏極區(qū)226之后，接著為形成傳統(tǒng)間隔襯層227、柵極間隔物 228及源極/漏極區(qū)230。間隔襯層227及柵極間隔物228可具有任何合適厚度及可由任何 合適工藝形成，包含在此討論的工藝。在本實(shí)施例中，間隔襯層227包含氧化物材料(例如 氧化硅)，且位于柵極結(jié)構(gòu)220的兩側(cè)的柵極間隔物228包含氮化物材料(例如氮化硅)。 柵極間隔物228可包含介電材料，例如氮化硅、氧化硅、碳化硅、氮氧化硅、其他合適材料和 /或前述的組合。間隔襯層227和/或柵極間隔物22可包含多層結(jié)構(gòu)。柵極間隔物228可 用于使源極/漏極區(qū)230 (也可稱為重?fù)诫s源極/漏極區(qū))偏移。源極/漏極區(qū)230可由 一或多個(gè)注入工藝形于基材210中，例如離子注入工藝。摻質(zhì)的種類可依所需制造的裝置 而決定，例如NMOS或PMOS裝置。例如，源極/漏極區(qū)230可摻雜ρ型摻質(zhì)(例如硼或二氟 化硼)、η型摻質(zhì)(例如磷或砷)和/或前述的組合。源極/漏極區(qū)230可包含各種摻雜 輪廓(doping profiles)，并可于隨后進(jìn)行離子注入工藝對齊柵極間隔物228的外部邊緣。 在某些實(shí)施例中，源極/漏極區(qū)230可進(jìn)一步包含隆起的源極/漏極區(qū)230。并且，一或多 個(gè)接觸元件(例如硅化物區(qū)域)可經(jīng)由自我硅化對準(zhǔn)(salicidaiton or self-aligned silicidation)工藝形成在源極/漏極區(qū)230上。參見圖2C，可由任何合適工藝(例如化學(xué)氣相沉積)形成蝕刻停止層(ESL) 230及 層間介電層(ILD) 234在半導(dǎo)體裝置200上，包含在至少一個(gè)柵極結(jié)構(gòu)上。蝕刻停止層232 可包含氮化硅、氮氧化硅、非晶碳材、碳化硅和/或其他合適材料。蝕刻停止層232的組成 可基于其對于半導(dǎo)體裝置200的一或多個(gè)額外元件的蝕刻選擇性(etching selectivity) 來選擇。在本實(shí)施例中，蝕刻停止層232為接觸蝕刻停止層(CESL)，其包含氮化硅。蝕刻停 止層232還可為任何合適厚度。在本實(shí)施例中，此蝕刻停止層232的厚度約為200人。層間介電層234包含介電材料。此介電材料可包含氧化硅、氮化硅、氮氧化 娃、方寵涂式玻璃(spin-on glass ;S0G)、碳摻雜氧化娃(carbon doped silicon oxide) (例如 SiCOH)、Black Diamond* (Applied Materials of Santa Clara, California)、 凝膠(Xerogel)、溶膠(Aerogel)、非結(jié)晶氟化碳、聚對二甲苯(Parylene)、雙苯環(huán)丁烯 (bis-benzocyclobutenes ；BCB)、SiLK(Dow Chemical,Midland,Michigan)、聚亞酰胺、非多 孔材料、多孔性材料和/或前述的組合。在某些實(shí)施例中，層間介電層234可包含高密度等 離子體(HDP)介電材料(例如HDP氧化物)和/或高深寬比(HARP)介電材料(例如HARP 氧化物)。層間介電層234可為任何合適厚度。在本實(shí)施例中，層間介電層234的厚度約為 4500人?？芍氖?，層間介電層234可包含一或多個(gè)介電材料和/或一或多個(gè)介電層。隨后，進(jìn)行化學(xué)機(jī)械研磨(CMP)工藝以平坦化蝕刻停止層232和/或?qū)娱g介電層234，直至位暴露出于半導(dǎo)體基材210上的至少一個(gè)柵極結(jié)構(gòu)220，如圖2D所示?；瘜W(xué)機(jī)械研 磨(CMP)工藝具有高度的選擇性，以提供柵極結(jié)構(gòu)200、蝕刻停止層232及層間介電層234 具有大致平坦的表面。此化學(xué)機(jī)械研磨(CMP)工藝也具有低碟狀凹陷(dishing)和/或金 屬侵蝕的效果。參見圖2E 及圖2F，其為進(jìn)行柵極替換工藝。移除虛置柵極層224并將其替換為 金屬柵極。例如，在本實(shí)施例中，將虛置柵極層224替換為功函數(shù)層236及柵極層238?？?經(jīng)由任何合適工藝移除虛置柵極層224以在柵極結(jié)構(gòu)中形成溝槽(或凹陷)，其包含在此 所討論的工藝。功函數(shù)層236及柵極層238可接著形成在柵極結(jié)構(gòu)220中的溝槽(或凹 陷)中。功函數(shù)層236可形成在高介電常數(shù)介電層222上。此功函數(shù)層236可調(diào)整至具有 適當(dāng)?shù)墓瘮?shù)及包含任何合適材料。例如，如PMOS裝置所需的為P型功函數(shù)金屬(P型金 屬)，可使用氮化鈦、氮化鎢或鎢。另一方面，如NMOS裝置所需的為N型功函數(shù)金屬(N型金 屬)，可使用鋁化鈦、氮鋁化鈦或氮碳化氮。在某些實(shí)施例中，功函數(shù)層236可包含摻雜導(dǎo) 電金屬氧化物的材料。柵極層238包含導(dǎo)電材料，例如鋁、銅、鎢、鈦、鉭、氮化鈦、氮化鉭、硅 化鎳、硅化鈷、碳化鉭(TaC)、氮硅化鉭(TaSiN)、氮碳化鉭(TaCN)、鋁化鈦(TiAl)、氮鋁化鈦 (TiAlN)、金屬合金、其他合適材料或前述的組合。此外，柵極層238可摻雜具有相同或不同 摻雜的多晶硅。在本實(shí)施例中，柵極層238包含鋁。可知的是，可形成額外的膜層于功函數(shù) 層236和/或柵極層238之上和/或之下，包含襯層、界面層、種晶層(seed layers)、粘著 層(adhesive layer)、阻障層等。再者，功函數(shù)236及柵極層238可包含一或多個(gè)材料及一 或多個(gè)膜層。功函數(shù)層236及柵極層238可具有任何合適厚度及可由任何合適工藝形成， 包含在此所討論的工藝。形成功函數(shù)層236及柵極層238后，可進(jìn)行化學(xué)機(jī)械研磨工藝以使柵極結(jié)構(gòu)220 的柵極層238 (例如鋁層)的表面大致平坦。傳統(tǒng)工藝為在半導(dǎo)體基材200上繼續(xù)形成層間 介電層，包含在柵極結(jié)構(gòu)上；對源極/漏極區(qū)和/或柵極結(jié)構(gòu)蝕刻出一或多個(gè)接觸開口 ；以 導(dǎo)電材料填充此一或多個(gè)接觸開口。可以發(fā)現(xiàn)的是，在形成一或多個(gè)接觸開口時(shí)，可能會對 柵極堆疊(例如柵極層)造成不想要的蝕刻部分。這是因?yàn)閷τ谠礃O/漏極區(qū)的所需蝕刻 時(shí)間較柵極堆疊長。因此，由于柵極堆疊缺乏保護(hù)，柵極堆疊的頂部部分會較源極/漏極區(qū) 的頂部部分先暴露出來，而使部分的柵極堆疊遭到蝕刻。這些對柵極堆疊多余的蝕刻會導(dǎo) 致接觸電阻高于所需，而降低整體裝置效能。因此，在本實(shí)施例中，可在柵極結(jié)構(gòu)上形成保 護(hù)層。利用此保護(hù)層以防止于接下來對源極/漏極區(qū)形成接觸開口時(shí)有多余的蝕刻發(fā)生。參見圖1及圖2G，步驟106為形成硬掩模層(或保護(hù)層)于半導(dǎo)體基材200上。 更具體的說，硬掩模層240為形成在層間介電層234上，包含在柵極結(jié)構(gòu)220上。在本實(shí)施 例中，硬掩模層240包含氮化硅。硬掩模層240可包含氮氧化硅、非晶碳材、碳化硅、其他合 適含氮材料、其他合適介電材料和/或前述的組合。硬掩模層240可由任何合適工藝形成， 例如化學(xué)氣相沉積。硬掩模層240可包含單一膜層或多層膜層。此外，硬掩模層240具有 任何合適厚度。在某些實(shí)施例中，硬掩模層240包含及蝕刻停止層232具有大致相同的厚 度。例如，在本實(shí)施例中，硬掩模層240的厚度約為200人。步驟108為移除硬掩模層的一或多個(gè)部分，其中一部分的硬掩模層仍保留于至少 一個(gè)柵極結(jié)構(gòu)上。此硬掩模層的一或多個(gè)部分可由任何合適工藝形成，包含在此所討論的 工藝。在本實(shí)施例中，光致抗蝕劑層242為形成在硬掩模層240上并具有任何合適厚度。接著，以傳統(tǒng)光學(xué)光刻工藝來圖案化光致抗蝕劑層242，以創(chuàng)造出如圖2H所示的一或多個(gè)第 一部分242A及一或多個(gè)第二部分242B。光學(xué)光刻工藝可包含涂布光致抗蝕劑(例如旋轉(zhuǎn) 涂布)、、軟烘烤(soft-baking)、掩模對準(zhǔn)、曝光、后曝光烘烤(post-exposure baking)、光 致抗蝕劑顯影(developing the photoresist)、潤洗(rinsing)、干燥(硬烘烤)、其他合適 工藝和/或前述的組合。光學(xué)光刻中的曝光工藝也可使用其他合適方法或被替換，例如無 掩模光學(xué)光刻、電子束寫入、離子束寫入和/或分子拓印。此外，在某些實(shí)施例中，光學(xué)光刻 圖案化及曝光工藝可使用氟化氪(KrF)準(zhǔn)分子激光(excimer laser)，浸潤式光刻、超紫外 光(extreme ultra-violet ；EUV)輻射和/或前述的組合。可知的是，也可形成其他額外膜 層于此光致抗蝕劑層242之上和/或之下，例如一或多個(gè)抗反射涂布層。圖案化光致抗蝕劑層242包含第一及第二部分242A、242B，其將硬掩模層240定義 為未受保護(hù)及受保護(hù)的部分。第一部分242A用以定義硬掩模層240未受保護(hù)的部分。第 二部分242B用以定義硬掩模層240受保護(hù)的部分。由第二部分242B所定義及圖案化的硬 掩模層240的部分仍將保留于至少一個(gè)柵極結(jié)構(gòu)220上。參見圖21，光致抗蝕劑層242的 第一部分242A及位于其下的硬掩模層的未受保護(hù)區(qū)域?qū)⒈灰瞥?。可由任何合適工藝來移 除第一部分242A及硬掩模層240的未受保護(hù)區(qū)域?？芍氖牵赏瑫r(shí)或各自移除第一部分 242A及硬掩模層240的未受保護(hù)區(qū)域。例如，這些部分的移除可包含蝕刻工藝。此蝕刻工 藝包含多個(gè)蝕刻步驟及蝕刻溶液來移除第一部分242A和/或硬掩模層240的未受保護(hù)區(qū) 域。此蝕刻工藝可包含一或多個(gè)干蝕刻工藝、濕蝕刻工藝、其他合適蝕刻方法(例如反應(yīng)性 離子蝕刻)和/或前述的組合。隨后，可由任何合適工藝移除光致抗蝕劑層242(亦即第二部分242B)，例如光致 抗蝕劑剝離工藝。參見圖2J，位于第二部分242B之下的硬掩模層240的受保護(hù)部分仍保 留在基材210上。在本實(shí)施例中，硬掩模層240的剩余部分可延伸超過整個(gè)柵極結(jié)構(gòu)220。 可知的是，剩余的硬掩模層240可為延伸任何適當(dāng)距離(例如，硬掩模層240可僅延伸覆蓋 柵極結(jié)構(gòu)220)。此外，圖案化硬掩模層240的工藝將不僅限于在此所述的實(shí)施例。例如，在 某些實(shí)施例中，可不將光致抗蝕劑層242沉積在硬掩模層240上，及可由傳統(tǒng)光刻工藝來圖 案化硬掩模層240，例如利用掩模(例如利用掩模來圖案化柵極堆疊)。參見圖1及圖2K，步驟110為形成層間介電層244在半導(dǎo)體裝置200上。在本實(shí) 施例中，層間介電層244為形成在硬掩模層240上。層間介電層244包含介電材料，例如氧 化硅、氮化硅、氮氧化硅、涂布式玻璃(spin-on glass ;S0G)、碳摻雜氧化硅(carbon doped silicon oxide)(例如 SiCOH)、Black Diamond (Applied Materials of Santa Clara, California)、凝膠(Xerogel)、溶膠(Aerogel)、聚亞酰胺、非多孔材料、多孔性材料和/或 前述的組合。在某些實(shí)施例中，層間介電層244可包含高密度等離子體(HDP)介電材料和/ 或高深寬比(HARP)介電材料。此層間介電層244可為任何合適的厚度。此層間介電層244 可包含一或多個(gè)介電材料和/或一或多個(gè)介電層。隨后，此層間介電層244可由化學(xué)機(jī)械 研磨(CMP)工藝來進(jìn)行平坦化。參見圖1及圖2L至圖2N，步驟112為對基材和/或至少一個(gè)柵極形成一或多個(gè) 接觸點(diǎn)。在本實(shí)施例中，為對源極/漏極區(qū)230及柵極結(jié)構(gòu)220形成一或多個(gè)接觸點(diǎn)。此 一或多個(gè)接觸點(diǎn)的形成，包含進(jìn)行第一蝕刻工藝及第二蝕刻工藝。在半導(dǎo)體裝置200上進(jìn) 行第一蝕刻工藝以移除部分的層間介電層234、244。在本實(shí)施例中，為在層間介電層234、244上進(jìn)行第一蝕刻工藝，直至到達(dá)和/或暴露出位于源極/漏極區(qū)230上的蝕刻停止層 (ESL) 232及位于柵極結(jié)構(gòu)220上的硬掩模層240，如圖2L所示。層間介電層234、244遭移 除的部分為形成第一接觸開口和/或溝槽246A、248A至源極/漏極區(qū)230及柵極結(jié)構(gòu)220。 第一(或主要)蝕刻工藝對于蝕刻停止層232/硬掩模層240及層間介電層234、244具有 選擇性。因此，第一蝕刻工藝可停止在蝕刻停止層232/硬掩模層240。例如，當(dāng)蝕刻停止層 232/硬掩模層240包含氮化硅及層間介電層包含氧化物時(shí)，第一蝕刻工藝可對于氮化物與 氧化物展現(xiàn)高度的選擇性，以使第一蝕刻工藝在不對蝕刻停止層232/硬掩模層240造成太 大影響的情況下移除層間介電層234、244。
由之前所述及圖2L可顯而易見得知，在傳統(tǒng)工藝中，當(dāng)形成接觸開口時(shí)，柵極結(jié) 構(gòu)330的頂部部分會較源極/漏極區(qū)230的頂部部分先到達(dá)。其通常會對柵極結(jié)構(gòu)220造 成不想要的蝕刻。在本實(shí)施例中，硬掩模層240可在進(jìn)行第一蝕刻工藝以形成接觸開口至 蝕刻停止層232時(shí)，保護(hù)柵極結(jié)構(gòu)220，特別是柵極結(jié)構(gòu)220的柵極層238。硬掩模層240 可作為對于第一蝕刻工藝的蝕刻停止層。因此，可避免蝕刻柵極結(jié)構(gòu)220，例如柵極層238。 作此預(yù)防也可減少柵極結(jié)構(gòu)的接觸電阻上升以提供裝置效能的改進(jìn)。在半導(dǎo)體裝置200上進(jìn)行第二蝕刻工藝，以移除部分的蝕刻停止層232及硬掩模 層240。在蝕刻停止層232及硬掩模層240上進(jìn)行第二蝕刻工藝直至到達(dá)和/或暴露出源 極/漏極區(qū)230的頂部部分及柵極結(jié)構(gòu)220 (例如柵極層238)的頂部部分，如圖2M所示。 層間介電層234、244及蝕刻停止層232/硬掩模層240的遭移除的部分為形成第二接觸開 口和/或溝槽246B、248B至源極/漏極區(qū)230及柵極結(jié)構(gòu)220。此第二蝕刻工藝對于蝕刻 停止層232/硬掩模層240及層間介電層234、244具有蝕刻選擇性。例如，當(dāng)蝕刻停止層 232/硬掩模層240包含氮化硅及層間介電層包含氧化物時(shí)，第二蝕刻工藝可對氮化硅及氧 化物展現(xiàn)高度的選擇性，以使第二蝕刻工藝在不對層間介電層234、244造成太大影響的情 況下移除蝕刻停止層232/硬掩模層240。在本實(shí)施例中，第二蝕刻工藝包含蝕刻氮化硅的 工藝。第一及第二蝕刻工藝可包含一或多個(gè)干蝕刻工藝、濕蝕刻工藝、其他合適工藝 (例如反應(yīng)性離子蝕刻)和/或前述的組合。此蝕刻工藝可為純化學(xué)(等離子體蝕刻)、純 物理(離子碾磨)和/或前述的組合。例如，可在腔室中進(jìn)行干蝕刻工藝，其使用包含射頻 源功率、偏壓功率、壓力、流速、晶片溫度其他合適工藝參數(shù)和/或前述的組合的工藝參數(shù)。 此干蝕刻工藝可使用含氧氣體、含氟氣體(例如CF4、SF6, CH2H2, CHF3及或C2F6)、含氯氣體 (例如Cl2, CHC13、Cl4和/或BCl3)、含溴氣體(例如HBr和/或CHBR3)、含碘氣體、其他合 適氣體、等離子體、和/或前述的組合。在某些實(shí)施例中，干蝕刻工藝為利用氧氣等離子體 處理和/或氧氣/氮?dú)獾入x子體處理。此外，可進(jìn)行任意時(shí)間的干蝕刻工藝。濕蝕刻工藝 可利用氫氟酸(HF)溶液來進(jìn)行氫氟酸剝除工藝。此氫氟酸溶液的濃度可為任何合適濃度 (例如1 100)。在某些實(shí)施例中，濕蝕刻工藝可對基材200使用稀釋的氫氟酸?？芍?是，第一及第二蝕刻工藝可包含多個(gè)蝕刻步驟及溶液。隨后，參見圖2N，其為由任何合適工藝形成接觸點(diǎn)250、252，包含在此所討論的工 藝。接觸點(diǎn)252提供接觸至源極/漏極區(qū)230 (經(jīng)由硅化物區(qū)域)，及接觸點(diǎn)252提供接觸 至柵極結(jié)構(gòu)(例如，連接至柵極結(jié)構(gòu)220的柵極電極)。接觸點(diǎn)250、252可由填充導(dǎo)電材料 至第二接觸開口 246B、248B形成。此導(dǎo)電材料可包含鋁、銅、鎢、鈦、鉭、氮化鈦、氮化鉭、硅化鎳、硅化鈷、碳化鉭(TaC)、氮硅化鉭(TaSiN)、氮碳化鉭(TaCN)、鋁化鈦(TiAl)、氮鋁化鈦 (TiAlN)、金屬合金、其他合適材料或前述的組合?？芍氖?，半導(dǎo)體裝置200可進(jìn)行進(jìn)一步 的CMOS或MOS技術(shù)工藝，以形成各種公知元件。 雖然本發(fā)明已以數(shù)個(gè)較佳實(shí)施例公開如上，然而其并非用以限定本發(fā)明，任何本領(lǐng)域普通技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作任意的更動與潤飾，因此本發(fā) 明的保護(hù)范圍當(dāng)視隨附的權(quán)利要求所界定的范圍為準(zhǔn)。
權(quán)利要求
一種半導(dǎo)體裝置的制造方法，包含提供一基材；形成至少一柵極結(jié)構(gòu)于該基材上；形成多個(gè)摻雜區(qū)域于該基材中；形成一蝕刻停止層于該基材上；移除該蝕刻停止層的一第一部分，其中該蝕刻停止層的一第二部分仍保留在所述多個(gè)摻雜區(qū)域上；形成一硬掩模層于該基材上；移除該硬掩模層的一第一部分，其中該硬掩模層的一第二部分仍保留在該至少一柵極結(jié)構(gòu)上；以及形成一第一接觸點(diǎn)由硬掩模層的該第二部分貫穿至該至少一柵極結(jié)構(gòu)及一第二接觸點(diǎn)由該蝕刻停止層的該第二部分貫穿至所述多個(gè)摻雜區(qū)域。
2.如權(quán)利要求1所述的半導(dǎo)體裝置的制造方法，其中形成該硬掩模層于該基材上包含 沉積一材料，該材料擇自于下列組成的群組氮化硅、氮氧化硅、非晶碳材、碳化硅及前述的 組合。
3.如權(quán)利要求1所述的半導(dǎo)體裝置的制造方法，其中形成該蝕刻停止層于該基材上包 含沉積一材料，該材料擇自于下列組成的群組氮化硅、氮氧化硅、非晶碳材、碳化硅及前述 的組合。
4.如權(quán)利要求1所述的半導(dǎo)體裝置的制造方法，還包含 形成一第一層間介電層于該蝕刻停止層上；進(jìn)行一化學(xué)機(jī)械研磨工藝以暴露該至少一柵極結(jié)構(gòu)； 將該至少一柵極結(jié)構(gòu)的一虛置柵極替換為一金屬柵極；及 形成一第二層間介電層于該第一層間介電層上。
5.如權(quán)利要求4所述的半導(dǎo)體裝置的制造方法，其中形成該第一接觸點(diǎn)由該硬掩模層 的該第二部分貫穿至該至少一柵極結(jié)構(gòu)及該第二接觸點(diǎn)由該蝕刻停止層的該第二部分貫 穿至所述多個(gè)摻雜區(qū)域，包含進(jìn)行一第一蝕刻工藝及一第二蝕刻工藝以形成接觸開口； 沉積一導(dǎo)電材料于該接觸開口中。
6.如權(quán)利要求5所述的半導(dǎo)體裝置的制造方法，其中該第一蝕刻工藝進(jìn)行包含蝕刻該 第一層間介電層及該第二層間介電層直至到達(dá)該硬掩模層及該蝕刻停止層的該第二部分。
7.如權(quán)利要求5所述的半導(dǎo)體裝置的制造方法，其中該第一蝕刻工藝包含對于接觸停 止層/該硬掩模層與該層間介電層具有蝕刻選擇性。
8.如權(quán)利要求5所述的半導(dǎo)體裝置的制造方法，其中該第二蝕刻工藝，包含蝕刻貫穿該蝕刻停止層的第二部分直至暴露出所述多個(gè)摻雜區(qū)域的一硅化物元件；及 蝕刻貫穿該硬掩模層的該第二部分直至暴露出該金屬柵極。
9.一種半導(dǎo)體裝置的制造方法，包含 提供一基材；形成至少一柵極結(jié)構(gòu)于該基材上，其中該至少一柵極結(jié)構(gòu)包含一虛置柵極； 形成一蝕刻停止層于該基材上，包含在該至少一柵極結(jié)構(gòu)上；形成一第一層間介電層于該蝕刻停止層上；在該第一層間介電層及該蝕刻停止層上進(jìn)行一化學(xué)機(jī)械研磨工藝直至暴露出該至少 一柵極結(jié)構(gòu)的一頂部部分；替換該至少一柵極結(jié)構(gòu)的該虛置柵極；形成一硬掩模層于該至少一柵極結(jié)構(gòu)的該頂部部分上；形成一第二層間介電層于該第一層間介電層上，包含在該硬掩模層上；以及形成一或多個(gè)接觸開口至該至少一柵極結(jié)構(gòu)及該基材。
10.如權(quán)利要求9所述的半導(dǎo)體裝置的制造方法，其中對該至少一柵極結(jié)構(gòu)及該基材 形成一或多個(gè)接觸開口，包含移除部分的該第一及該第二層間介電層以形成一或多個(gè)第一接觸開口，其中該一或多 個(gè)第一接觸開口暴露出部分的該蝕刻停止層及該硬掩模層；移除該蝕刻停止層及該硬掩模層的暴露部分以形成一或多個(gè)第二接觸開口，其中該一 或多個(gè)第二接觸開口暴露出該柵極結(jié)構(gòu)及該基材的一頂部部分；及形成一導(dǎo)體層于該第一及第二接觸開口中以對形成接觸點(diǎn)至該基材及該柵極結(jié)構(gòu)。
11.如權(quán)利要求10所述的半導(dǎo)體裝置的制造方法，其中該第一及該第二層間介電層包 含一氧化物材料，且其中該蝕刻停止層及該硬掩模層包含一氮化硅材料；及其中移除該第一及第二層間介電層以形成該第一接觸開口包含利用一對于該氧化物 材料及該氮化硅具有蝕刻選擇性的蝕刻工藝。
12.如權(quán)利要求9所述的半導(dǎo)體裝置的制造方法，其中該蝕刻停止層及該硬掩模層包 含一大致相同的厚度。
13.一種半導(dǎo)體裝置，包含一基材，具有至少一柵極結(jié)構(gòu)于其上及多個(gè)摻雜區(qū)域于其中； 一硬掩模層，置于該至少一柵極結(jié)構(gòu)上； 一蝕刻停止層，置于所述多個(gè)摻雜區(qū)域上； 一介電層，置于該硬掩模層及該蝕刻停止層上；以及一或多個(gè)接觸點(diǎn)，其中該一或多個(gè)接觸點(diǎn)延伸穿越該介電層及該硬掩模層至該至少一 柵極結(jié)構(gòu)，且其中該一或多個(gè)接觸點(diǎn)延伸穿越該介電層及該蝕刻停止層至所述多個(gè)摻雜區(qū) 域。
14.如權(quán)利要求13所述的半導(dǎo)體裝置，其中該硬掩模層及該蝕刻停止層具有相同類型 的材料。
15.如權(quán)利要求13所述的半導(dǎo)體裝置，其中該硬掩模層及該蝕刻停止層具有一大致相 同的厚度。
全文摘要
本發(fā)明提出一種半導(dǎo)體裝置及其制造方法，其中制造方法包含提供基材；形成至少一個(gè)柵極結(jié)構(gòu)上于基材上；形成多個(gè)摻雜區(qū)域于基材中；形成蝕刻停止層于基材上；移除蝕刻停止層的第一部分，其中蝕刻停止層的第二部分仍保留在多個(gè)摻雜區(qū)域上；形成硬掩模層于基材上；移除硬掩模層的第一區(qū)域，其中硬掩模層的第二部分仍保留在至少一個(gè)柵極結(jié)構(gòu)上；及形成第一接觸點(diǎn)穿越硬掩模層的第二部分至至少一個(gè)柵極結(jié)構(gòu)，及形成第二接觸點(diǎn)穿越蝕刻停止層的第二部分至多個(gè)摻雜區(qū)域。本發(fā)明可避免蝕刻柵極結(jié)構(gòu)，例如柵極層。作此預(yù)防也可減少柵極結(jié)構(gòu)的接觸電阻上升以提供裝置效能的改進(jìn)。
文檔編號H01L21/336GK101872742SQ20091021202
公開日2010年10月27日 申請日期2009年11月6日 優(yōu)先權(quán)日2009年4月22日
發(fā)明者莊學(xué)理, 張宏迪, 蘇培劍, 鄭光茗, 陶宏遠(yuǎn) 申請人:臺灣積體電路制造股份有限公司