專利名稱：在半導體器件中形成微圖案的方法
技術領域：
本發(fā)明涉及半導體技術，更特別地，涉及在半導體器件中形成微圖案的方法，其中形成的微型孔圖案的尺寸比允許的分辨率更小。
背景技術：
隨著半導體器件變得高度集成及高效率，半導體工業(yè)正在快速發(fā)展。這樣的快速發(fā)展進而增加了對半導體器件的大規(guī)模集成及效率的需求。 半導體器件的制造包括重復實施沉積工藝、離子注入工藝、光工藝、蝕刻工藝及清洗工藝，以在半導體襯底上及某些材料層上形成期望的電路圖案。因此，當對每一工藝提供充分水平的技術時，可以實現(xiàn)大規(guī)模集成及效率。 蝕刻工藝是在形成具有相對滿意蝕刻輪廓的亞微米電路圖案時所需的基本工藝技術中的一種。 最近，已引入雙圖案化技術，以形成尺寸小于所允許的分辨率的亞微米圖案。 雙圖案化技術包括實施光刻工藝以形成尺寸為期望間距的兩倍的圖案，以及實施
另一光刻工藝以在現(xiàn)存圖案之間另外形成圖案，由此形成具有期望間距的圖案。 然而，因為光刻工藝實施兩次，所以臨界尺寸(CD)均勻性由在光刻工藝期間所使
用的掩模之間的套刻精度決定。
因此，已引入自對準雙圖案化技術，以克服雙圖案化技術的上述限制。 自對準雙圖案化技術包括圖案化硬掩模層以形成尺寸為期望間距的兩倍的硬掩
模圖案；在硬掩模圖案的側壁上形成間隔物；移除硬掩模圖案；以及使用間隔物作為掩模
來蝕刻下層以形成具有期望間距的圖案。 自對準雙圖案化技術能增加CD均勻性，因為所涉及的工藝使用一次光刻工藝。然而，目前的技術水平允許自對準雙圖案化技術廣泛地應用于線圖案，但是通常沒有應用于孔圖案。

發(fā)明內容
本發(fā)明的示例性實施方案涉及提供在半導體器件中形成微圖案的方法，該方法可形成低于極限分辨率的微型孔圖案。 依據(jù)本發(fā)明的一方面，提供一種在半導體器件中形成微圖案的方法，該方法包括在蝕刻目標層上形成硬掩模層和犧牲層；在犧牲層中形成具有孔形狀的多個開口 ；在開口的內側壁上形成間隔物以在開口內形成第一孔圖案；使用間隔物蝕刻在開口的側壁外部的犧牲層，使得部分保留第一區(qū)域中的犧牲層和移除第二區(qū)域中的犧牲層，以形成第二孔圖
3案，其中第一區(qū)域小于第二區(qū)域；和使用余留犧牲層和間隔物(包括第一和第二孔圖案)來蝕刻硬掩模層。


圖1A至7C描述依據(jù)本發(fā)明的一個實施方案在半導體器件中形成微圖案的方法的平面圖及剖面圖。
具體實施例方式
本發(fā)明的其它目的及優(yōu)點可通過下面敘述來了解并可參考本發(fā)明的實施方案而變得顯而易見。 本發(fā)明實施方案涉及在半導體器件中形成微圖案的方法，該方法可使用自對準雙圖案化技術形成具有小于允許的分辨率的間距的微型孔圖案。 此外，該方法包括實施一次光刻技術。因此，可以減少在使用典型雙圖案化技術時因曝光掩模的失準(misalignment)而常產生的不期望的臨界尺寸(CD)。并且，因為減少曝光工藝的實施次數(shù)，所以可以降低成本。 將參考所附圖以詳細描述本發(fā)明的實施方案，以便本領域技術人員能輕易實現(xiàn)實施本發(fā)明。而且，關于附圖，層及區(qū)域所圖示的厚度是示例性的而不是精確的。當提及第一層是在第二層上或在襯底上時，它可能表示第一層直接形成于第二層或襯底上，或者它亦可表示第三層可以存在于第一層與襯底之間。再者，本發(fā)明的所有各種實施方案的相同或相似附圖標記表示在不同附圖中的相同或相似元件。 圖1A至7C圖示在半導體器件中形成微圖案的方法的平面圖及剖面圖。圖1A、2A、3A、4A、5A、6A及7A表示半導體器件的平面圖，圖1B、2B、3B、4B、5B、6B及7B分別表示圖1A、2A、3A、4A、5A、6A及7A所示的半導體器件沿著線I-I'的剖面圖，圖1C、2C、3C、4C、5C、6C及7C分別表示圖1A、2A、3A、4A、5A、6A及7A所示的半導體器件沿著線II-II'的剖面圖。
參考圖1A至1C，在蝕刻目標層IO上形成第一硬掩模層11、第二硬掩模層12及犧牲層13。 形成第一硬掩模層11用以減少對蝕刻目標層10的影響，其中該影響可能由在第二硬掩模層12中所要形成的后續(xù)的孔圖案(顯示于圖7A、7B及7C中)的傾斜(具有斜度)所產生。第一硬掩模層11可以包括碳層、多晶硅層及基于氧化物的層中的一種。
第二硬掩模層12包括相對于第一硬掩模層11、犧牲層13及后續(xù)的間隔層15 (顯示于圖3A、3B及3C中)具有蝕刻選擇性的材料。例如，如果第一硬掩模層11包括基于氧化物的層，第二硬掩模層12形成為包括多晶硅層和基于氮化物的層中的一種，如果第一硬掩模層11包括多晶硅層，則第二硬掩模層12系形成包括基于氧化物的層。
犧牲層13可以包括碳層。 在犧牲層13上形成光刻膠層。實施曝光和顯影工藝來圖案化光刻膠層，以形成具有溝槽型開口的光刻膠圖案PR。在形成光刻膠圖案PR之前，可以額外地形成底部抗反射涂層14。 沿著開口之間的間隔距離相對大的線i-r的剖面圖是指在長軸方向上的剖面
圖，沿著開口之間的間隔距離相對小(例如，小于在圖iB中的間隔距離)的線n-ir的剖面圖是指在短軸方向上的剖面圖。 參考圖2A至2C，使用光刻膠圖案PR作為掩模，蝕刻底部抗反射涂層14及犧牲層13。 此時，因為使用具有溝槽型開口的光刻膠圖案PR作為掩模來蝕刻犧牲層13，所以將光刻膠圖案PR的開口反映至犧牲層13上，由此在犧牲層13中形成溝槽型開口。附圖標記13A表示犧牲圖案13A。 實施光刻膠移除工藝，以移除光刻膠圖案PR及底部抗反射涂層14的余留部分。實施后清洗工藝。 此時，如果犧牲圖案13A包括可通過光刻膠移除工藝輕易移除的材料，則可以省略光刻膠移除工藝。 參考圖3A至3C，在襯底結構上形成間隔層15。 間隔層15包括具有約0. 9或更大階梯覆蓋度(st印coverage)和相對于犧牲圖案13A和第二硬掩模層12具有蝕刻選擇性的材料。例如，間隔層15可以包括基于氧化物的層和多晶硅層中的一種。 在一定的溫度下使用一定的沉積氣體來形成間隔層15，其中可以選擇溫度以對犧牲圖案13A不具有負面影響。例如，如果犧牲圖案13A包括碳層，則當在高溫度下形成間隔層15時，犧牲圖案13A可能收縮和變形。因此，可以在約25t:至約30(TC的低溫范圍下形成間隔層15。而且，可以使用對犧牲圖案13A不具負面影響的氣體來形成間隔層15，以便在間隔層15的形成期間所使用的氣體不會移除犧牲圖案13A。 參考圖4A至4C，對間隔層15實施回蝕刻工藝，以在犧牲圖案13A中所形成的溝槽型開口的內側壁上形成間隔物15A。 因此，在開口中形成由附圖標記'孔圖案l'所表示的第一孔圖案。第一孔圖案的直徑比開口的直徑小，是間隔物15A的寬度的兩倍。 參考圖5A至5C，使用間隔物15A作為掩模來實施蝕刻工藝，以移除在間隔物15A
之間所形成的犧牲圖案13A的其中在間隔物15A之間的間隔距離相對大的部分，以形成由
附圖標記'孔圖案2'所表示的第二孔圖案。此時，部分保留在間隔物15A之間所形成的犧
牲圖案13A的其中在間隔物15A之間的間隔距離相對小的其它部分。附圖標記13B表示余
留犧牲圖案13B。蝕刻工藝可以包括回蝕刻工藝或濕浸工藝(wet dip process)。 當蝕刻犧牲圖案13A時，由于根據(jù)掩模的不同間隔距離的蝕刻目標之間的蝕刻速
率差，沿著在間隔物15A之間的間隔距離相對小的短軸(亦即，沿著II-II'線)保留犧
牲圖案13A的一部分，然而，沿著在間隔物15A之間的間隔距離相對大的長軸(亦即，沿著
I-I'線)移除犧牲圖案13A的其它部分，由此沿著長軸形成第二孔圖案。 結果，第二孔圖案形成為如下結構沿著長軸，第二孔圖案自對準至第一孔圖案，
同時間隔物15A形成在它們之間。因此，沿著長軸的孔圖案的數(shù)目變成兩倍。 參考圖6A至6C，使用余留犧牲圖案13B和間隔物15A(包括第一及第二孔圖案)
作為掩模，蝕刻第二硬掩模層12。附圖標記12A表示第二硬掩模圖案12A。 因此，將第一和第二孔圖案反映至第二硬掩模層12上，由此在第二硬掩模圖案
12A中形成第一和第二孔圖案。 參考圖7A至7C，移除間隔物15A及余留犧牲圖案13B。
5
雖然未圖示，但如果在第二硬掩模圖案12A中形成的第一和第二孔圖案蝕刻成傾斜，則可使用第二硬掩模圖案12A作為掩模來圖案化第一硬掩模11并可使用第一硬掩模層11的余留部分作為蝕刻阻擋來蝕刻所述蝕刻目標層10，以便傾斜的第一和第二孔圖案可以不影響蝕刻目標層10。 此時，如果在第二硬掩模圖案12A中形成第一及第二孔圖案而不傾斜，則可以省略第一硬掩模層11的形成。在此情況中，可以使用第二硬掩模圖案12A作為蝕刻阻擋，蝕刻所述蝕刻目標層10。 依據(jù)本發(fā)明的實施方案，可以使用自對準雙圖案化技術，形成具有小于允許的分辨率的間距的微型孔圖案。 再者，由于實施一次光工藝，所以可以減少在使用典型雙圖案化技術時因曝光掩模的失準而常產生的圖案之間的不期望的臨界尺寸(CD)。并且，因為減少曝光工藝的實施次數(shù)，所以可以降低成本。 雖然已就特定實施方案描述了本發(fā)明，但是本領域技術人員將明顯易知，在所附權利要求所限定的本發(fā)明的精神及范圍內可以實施各種變化和修改。
權利要求
一種在半導體器件中形成微圖案的方法，包括在蝕刻目標層上形成硬掩模層和犧牲層；在所述犧牲層中形成具有孔形狀的多個開口；所述開口的內側壁上形成間隔物，以在所述開口內形成第一孔圖案；使用所述間隔物來蝕刻在所述開口的側壁外部的所述犧牲層，使得部分保留第一區(qū)域中的所述犧牲層并移除第二區(qū)域中的所述犧牲層，從而形成第二孔圖案，其中所述第一區(qū)域小于所述第二區(qū)域；和使用包括所述第一和第二孔圖案的所述余留犧牲層和所述間隔物蝕刻所述硬掩模層。
2. 根據(jù)權利要求1所述的方法，其中蝕刻所述犧牲層以形成所述第二孔圖案的步驟包 括實施回蝕刻工藝和濕浸工藝中的一種。
3. 根據(jù)權利要求1所述的方法，還包括在所述硬掩模層的蝕刻之后， 移除所述余留犧牲層和所述間隔物；禾口 使用所述經(jīng)蝕刻的硬掩模層來蝕刻所述蝕刻目標層。
4. 根據(jù)權利要求1所述的方法，其中通過使用在不同蝕刻目標之間的蝕刻速率差來實 施所述犧牲層的蝕刻。
全文摘要
一種在半導體器件中形成微圖案的方法，包括在蝕刻目標層上形成硬掩模層和犧牲層；在所述犧牲層中形成具有孔形狀的多個開口；在所述開口的內側壁上形成間隔物，以在所述開口內形成第一孔圖案；使用所述間隔物來蝕刻在所述開口的側壁外部的所述犧牲層，使得部分保留第一區(qū)域中的所述犧牲層并移除第二區(qū)域中的所述犧牲層，以形成第二孔圖案，其中所述第一區(qū)域小于所述第二區(qū)域；以及使用所述余留犧牲層及所述間隔物(包括所述第一和第二孔圖案)，蝕刻所述硬掩模層。
文檔編號H01L21/02GK101740357SQ20091020883
公開日2010年6月16日 申請日期2009年10月29日 優(yōu)先權日2008年11月13日
發(fā)明者金原圭 申請人:海力士半導體有限公司