專利名稱：制造具有垂直柵極的半導體器件的方法
技術領域：
本發(fā)明涉及制造半導體器件的方法，更具體涉及制造具有垂直柵極的半導體器件的方法。
背景技術：
最近，已使用具有40nm以下尺寸的存儲器件以改善集成度。然而，難于將在8^或6P單元結構(其中，F(xiàn)為最小特征尺寸)中所使用的具有平面溝道或凹陷溝道的晶體管按比例放縮成具有40nm以下尺寸。由此，在相同的比例放縮中可改善集成度至1. 5-2倍的具有4^單元結構的動態(tài)隨機存取存儲器(DRAM)令人期待，并因此提出具有垂直柵極的半導體器件。 通過處理襯底以具有柱型有源柱狀物(active pillar)及包圍所述有源柱狀物的
外壁的垂直柵極，從而制造具有垂直柵極的半導體器件。在具有垂直柵極的半導體器件中，
在有源柱狀物的上部與下部之間的區(qū)域上形成沿垂直方向延伸的溝道。 在具有垂直柵極的半導體器件的制造中，通過實施離子注入工藝形成埋置位線
(BBL)，以及實施溝槽工藝以使相鄰的埋置位線彼此分隔。 圖1A是描述依據(jù)現(xiàn)有技術的具有垂直柵極的半導體器件的剖面圖。以下，將描述用以形成依據(jù)現(xiàn)有技術具有垂直柵極的半導體器件的方法。 參考圖1A，通過使用保護層13作為蝕刻阻擋來蝕刻襯底11，以形成具有凹陷側(cè)壁的有源柱狀物12，并且通過柵極絕緣層17及垂直柵極14來包圍每個有源柱狀物12的凹陷側(cè)壁。 通過離子注入工藝在襯底11中成雜質(zhì)區(qū)域，以及通過形成溝槽16來分隔雜質(zhì)區(qū)域。在溝槽形成工藝中，蝕刻襯底ll至可隔開雜質(zhì)區(qū)域的深度。分隔的雜質(zhì)區(qū)域變成埋置位線15A和15B。 如上所述，通過實施離子注入工藝及溝槽形成工藝，形成埋置位線15A和15B。在溝槽形成工藝中使用光刻膠掩模。該光刻膠掩模稱為'BBL掩模'。 圖1B為描述依據(jù)現(xiàn)有技術的埋置位線的平面圖。通過溝槽16使埋置位線15A和15B彼此分隔。 因為在形成有源柱狀物12后，實施用以分隔埋置位線15A和15B的蝕刻工藝，所
以在有源柱狀物12與溝槽16之間較易發(fā)生未對準(misalignment)。 圖2A是顯示BBL掩模對準的掃描式電子顯微照片；圖2B是顯示BBL掩模未對準
的掃描式電子顯微照片；以及圖2C是顯示因BBL掩模未對準而對保護層所造成損傷的掃描
式電子顯微照片。
如果發(fā)生未對準，則如圖2B所示，使得溝槽16與有源柱狀物12未對準，或者如圖2C所示，在形成溝槽的蝕刻工藝期間損傷并覆蓋(見附圖標記A)形成在有源柱狀物12上的保護層13。因此，期望可防止上述覆蓋(overlay)并使溝槽與有源柱狀物對準的新工藝。

發(fā)明內(nèi)容
本發(fā)明的一個實施方案涉及提供一種制造具有垂直柵極的半導體器件的方法，可根本防止在有源柱狀物與用以分隔埋置位線的溝槽之間的未對準。 本發(fā)明的另一實施方案涉及提供一種制造具有垂直柵極的半導體器件的方法，可防止在有源柱狀物上所形成的保護層的損傷。 依據(jù)本發(fā)明的一方面，提供一種制造半導體器件的方法，包括在襯底中形成埋置位線，該埋置位線通過相應溝槽而彼此分隔；在埋置位線上形成多個有源柱狀物；以及形成包圍有源柱狀物的側(cè)壁的垂直柵極。 多個有源柱狀物的形成可以包括在包括埋置位線的襯底上形成有源柱狀物襯底；在有源柱狀物襯底上形成保護層；通過使用用以形成溝槽的第一掩模來蝕刻保護層；通過使用與第一掩模交叉的第二掩模來蝕刻保護層，由此形成保護圖案；以及通過使用保護圖案作為蝕刻阻擋，蝕刻有源柱狀物襯底。 依據(jù)本發(fā)明的另一方面，提供一種制造半導體器件的方法，包括在第一襯底中形成埋置位線；形成使埋置位線彼此分隔的溝槽；形成層間絕緣層以間隙填充(g即-fill)溝槽；在間隙填充有層間絕緣層的第一襯底上形成第二襯底；在第二襯底上形成保護圖案；通過使用保護圖案作為蝕刻阻擋來蝕刻第二襯底，以形成多個有源柱狀物；以及形成包圍有源柱狀物的側(cè)壁的垂直柵極。 保護圖案的形成可包括在第二襯底上形成保護層；通過使用用以形成溝槽的第一掩模來蝕刻保護層；以及通過使用與第一掩模交叉的第二掩模來蝕刻保護層，由此形成保護圖案。


圖1A是描述依據(jù)現(xiàn)有技術具有垂直柵極的半導體器件的剖面圖。 圖1B是描述依據(jù)現(xiàn)有技術的埋置位線的平面圖。 圖2A是顯示埋置位線掩模對準的掃描式電子顯微照片。 圖2B是顯示埋置位線掩模未對準的掃描式電子顯微照片。 圖2C是顯示因BBL掩模未對準而對保護層造成損傷的掃描式電子顯微照片。 圖3A至13B是描述依據(jù)本發(fā)明實施方案的制造具有垂直柵極的半導體器件的方
法的圖。
具體實施例方式
本發(fā)明的其它目的及優(yōu)點可通過下面敘述來了解，并且可參考本發(fā)明的實施方案而變得顯而易見。 參考附圖，放大圖示的層及區(qū)域的厚度，以有助于說明。當提及第一層是在第二層〃 上〃 或在襯底〃 上〃 時，它可能表示第一層直接形成于第二層或襯底上，或者它亦可表示第三層可以存在于第一層與襯底之間。再者，出現(xiàn)在本發(fā)明不同實施方案或附圖中的相同或相似附圖標記表示相同或相似構成元件。 圖3A至13B是描述依據(jù)本發(fā)明實施方案制造具有垂直柵極的半導體器件的方法的圖。圖3A、4A、5A、6A、7A、8A、9A、10A、11A、12A及13A是半導體器件的剖面圖；以及圖3B、4B、5B、6B、7B、8B、9B、10B、11B及12B是半導體器件的分別對應于圖3A、4A、5A、6A、7A、8A、9A、10A、11A及12A的平面圖。 參考圖3A和3B，通過對第一襯底21實施雜質(zhì)離子注入，以形成雜質(zhì)區(qū)域22。雜質(zhì)可以是磷(Ph)或砷(As)。第一襯底21可以包括硅層。雜質(zhì)區(qū)域22用以作為埋置位線。
參考圖4A和4B，通過使用第一光刻膠層，在第一襯底21上形成第一掩模23。第一掩模23被圖案化為其間具有間距的線，第一掩模23用作用以分隔埋置位線的埋置位線(BBL)掩模。 參考圖5A和5B，通過使用第一掩模23作為蝕刻阻擋，蝕刻第一襯底21至可分隔
雜質(zhì)區(qū)域22的深度，以形成溝槽24。然后，使第一掩模23剝離。 如上所述，通過溝槽24分隔雜質(zhì)區(qū)域22以形成埋置位線22A。 參考圖6A和及6B，形成層間絕緣層25以間隙填充溝槽24。層間絕緣層25可以
包括具有良好間隙填充特性的氧化物層(例如，硼磷硅酸鹽玻璃(BPSG))。層間絕緣層25
使相鄰埋置位線22A之間絕緣。 然后，平坦化層間絕緣層25，直到暴露第一襯底21為止。平坦化工藝包括化學機械拋光(CMP)工藝。 參考圖7A和7B，在第一襯底21上形成第二襯底26。第二襯底26可以使用外延生長法來形成，因此，第二襯底26可以是硅外延層。可以通過使用諸如SiH4的硅源的選擇性外延生長(SEG)法形成硅外延層。在SEG工藝期間，工藝溫度為至少15t:或更高，并且可以摻雜具有預定濃度的雜質(zhì)，以提供溝道。 第二襯底26可用以通過隨后蝕刻工藝來形成有源柱狀物。因此，可以通過考慮有源柱狀物的高度來控制第二襯底26的厚度。 在第二襯底26上形成保護層27。保護層27可以由氮化物層形成。保護層27在隨后蝕刻工藝期間用作蝕刻阻擋。 通過使用第二光刻膠層在保護層27上形成第二掩模28。第二掩模28被圖案化為其間具有間距的線。第二掩模28的形狀與圖4A及4B所示的第一掩模23的形狀相同。因此，在第一掩模23與第二掩模28之間沒有未對準。即，因為以第一掩模23來實施下層的對準，所以防止/減少覆蓋(套刻)誤差(overlay error)。 參考圖8A和8B，通過使用第二掩模28作為蝕刻阻擋，蝕刻保護層27。因此，保護層27被圖案化為其間具有間距的線，形成第一保護圖案27A。在保護層27的蝕刻過程中，應用保護層27相對于第二襯底26而言具有高選擇性的工藝方法(recipe)。
在平面圖中，第一保護圖案27A重疊為具有與埋置位線22A相同的形狀。
然后，使第二掩模28剝離。 參考圖9A和9B，在第一保護圖案27A上形成第三掩模29。第三掩模29被圖案化為其間具有間距的線，并且垂直于圖7A及7B所示的第二掩模28。通常，掩模29稱為鑲嵌字線掩模(damascene wordline mask, D麗)。第三掩模29形成為橫跨圖9A的整個表面，并且第三掩模29垂直于圖9B的第一保護圖案27A。 參考圖10A和IOB，通過使用第三掩模29作為蝕刻阻擋，蝕刻第一保護圖案27A，以形成第二保護圖案27B。第二保護圖案27B是對應于所要形成的有源柱狀物的矩陣形狀。
然后，使第三掩模29剝離。 參考圖IIA和11B，通過使用第二保護圖案27B作為蝕刻阻擋，蝕刻第二襯底26以形成有源柱狀物26A。 通過蝕刻第二襯底26，暴露出在溝槽24中所填充的層間絕緣層25的表面，并暴露出第一襯底21。 參考圖12A和12B，在蝕刻工藝期間，圖IIA和11B所示的矩形第二保護圖案27B以及矩形有源柱狀物26A分別變成圓形保護圖案及圓形有源柱狀物。結果，形成橢圓第二保護圖案27C及橢圓有源柱狀物26B。 參考圖13A和13B，垂直柵極31包圍橢圓有源柱狀物26B的側(cè)壁。可以使橢圓有源柱狀物26B的側(cè)壁的部分凹陷，并且可以在形成垂直柵極31之前，在橢圓有源柱狀物26B的側(cè)壁上形成柵極絕緣層30。在此，圖13B是顯示圖13A的半導體器件沿著線A-A'的平面圖。 通過在具有橢圓有源柱狀物26B的襯底結構上沉積柵極導電層并對柵極導電層實施回蝕刻工藝，以形成垂直柵極31。柵極導電層可以包括多晶硅層或金屬層。金屬層可以包括氮化鈦(TiN)層或鎢(W)層。鎢層具有至少50l或更大的厚度。而且，以至少15°C或更高的溫度沉積鎢層。 本發(fā)明的方法通過在形成有源柱狀物之前，形成埋置位線并實施用以分隔埋置位線的溝槽形成工藝，以防止在有源柱狀物與溝槽間的未對準。 而且，本發(fā)明的方法可通過在形成有源柱狀物之前，實施用以分隔埋置位線的溝槽形成工藝，以穩(wěn)定地形成有源柱狀物而不損傷保護圖案。 雖然已關于特定實施方案描述了本發(fā)明，但是本領域技術人員將明顯易知，在不脫離由所附權利要求限定的本發(fā)明精神及范圍的情況下可以實施各種變化和修改。
權利要求
一種制造半導體器件的方法，包括在襯底中形成通過相應溝槽而彼此分隔的埋置位線；在所述埋置位線上形成多個有源柱狀物；和形成包圍所述有源柱狀物的側(cè)壁的垂直柵極。
2. 根據(jù)權利要求1所述的方法，其中所述多個有源柱狀物的形成包括在所述包括埋置位線的襯底上形成有源柱狀物襯底；在所述有源柱狀物襯底上形成保護層；通過使用用以形成所述溝槽的第一掩模蝕刻所述保護層；通過使用與所述第一掩模交叉的第二掩模蝕刻所述保護層，由此形成保護圖案；禾口通過使用所述保護圖案作為蝕刻阻擋蝕刻所述有源柱狀物襯底。
3. 根據(jù)權利要求2所述的方法，其中所述第一掩模和所述第二掩模是由其間具有間距的線所形成的光刻膠圖案。
4. 根據(jù)權利要求2所述的方法，其中所述保護圖案包括氮化物層或氧化物層。
5. 根據(jù)權利要求1所述的方法，其中通過使用外延生長法形成所述有源柱狀物襯底。
6. 根據(jù)權利要求2所述的方法，其中所述有源柱狀物襯底包括外延硅層。
7. 根據(jù)權利要求1所述的方法，其中所述襯底包括硅層。
8. 根據(jù)權利要求1所述的方法，其中通過實施雜質(zhì)離子注入形成所述埋置位線。
9. 一種制造半導體器件的方法，包括在第一襯底中形成埋置位線；形成用以使所述埋置位線彼此分隔的溝槽；形成層間絕緣層以間隙填充所述溝槽；在所述間隙填充有所述層間絕緣層的第一襯底上形成第二襯底；在所述第二襯底上形成保護圖案；通過使用所述保護圖案作為蝕刻阻擋蝕刻所述第二襯底，以形成多個有源柱狀物；禾口形成包圍所述有源柱狀物的側(cè)壁的垂直柵極。
10. 根據(jù)權利要求9所述的方法，其中所述保護圖案的形成包括在所述第二襯底上形成保護層；通過使用用以形成所述溝槽的第一掩模蝕刻所述保護層；禾口通過使用與所述第一掩模交叉的第二掩模蝕刻所述保護層，由此形成所述保護圖案。
11. 根據(jù)權利要求io所述的方法，其中所述第一掩模和所述第二掩模是形成為其間具有間距的線的光刻膠圖案。
12. 根據(jù)權利要求10所述的方法，其中所述保護圖案包括氮化物層或氧化物層。
13. 根據(jù)權利要求9所述的方法，其中通過使用外延生長法形成所述第二襯底。
14. 根據(jù)權利要求9所述的方法，其中所述第二襯底包括外延硅層。
15. 根據(jù)權利要求9所述的方法，其中所述第一襯底包括硅層。
16. 根據(jù)權利要求9所述的方法，其中通過實施雜質(zhì)離子注入形成所述埋置位線。
全文摘要
一種用以制造半導體器件的方法包括在第一襯底中形成埋置位線；形成用以使所述埋置位線彼此分隔的溝槽；形成層間絕緣層，以間隙填充所述溝槽；在所述間隙填充有所述層間絕緣層的第一襯底上形成第二襯底；在所述第二襯底上形成保護圖案；通過使用所述保護圖案作為蝕刻阻擋，蝕刻所述第二襯底，以形成多個有源柱狀物；以及形成包圍所述有源柱狀物的側(cè)壁的垂直柵極。
文檔編號H01L21/8242GK101740485SQ20091020882
公開日2010年6月16日 申請日期2009年10月29日 優(yōu)先權日2008年11月17日
發(fā)明者鄭永均 申請人:海力士半導體有限公司