技術(shù)編號(hào)：7180781
提示：您尚未登錄，請點(diǎn) 登 陸 后下載，如果您還沒有賬戶請點(diǎn) 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細(xì)信息。本發(fā)明涉及制造半導(dǎo)體器件的方法，更具體涉及。背景技術(shù)最近，已使用具有40nm以下尺寸的存儲(chǔ)器件以改善集成度。然而，難于將在8^或6P單元結(jié)構(gòu)(其中，F(xiàn)為最小特征尺寸)中所使用的具有平面溝道或凹陷溝道的晶體管按比例放縮成具有40nm以下尺寸。由此，在相同的比例放縮中可改善集成度至1. 5-2倍的具有4^單元結(jié)構(gòu)的動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)令人期待，并因此提出具有垂直柵極的半導(dǎo)體器件。 通過處理襯底以具有柱型有源柱狀物(active pillar)及包圍所...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識(shí)儲(chǔ)備，不適合論文引用。