專利名稱：在低電容瞬時(shí)電壓抑制器(tvs)內(nèi)整合控向二極管的優(yōu)化配置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種瞬時(shí)電壓抑制器(TVS)的電路配置和制造方法。更確切地說(shuō)，本 發(fā)明涉及一種優(yōu)化配置整合控向二極管，以便降低瞬時(shí)電壓抑制器(TVS)電容的改良電路 配置和制造方法。
背景技術(shù)：
瞬時(shí)電壓抑制器(TVS)通常用于保護(hù)集成電路免受由于大意疏忽造成集成電路 過(guò)電壓帶來(lái)的損害。集成電路的設(shè)計(jì)是在電壓的正常范圍內(nèi)工作。然而靜電放電(ESD)、電 快速瞬變和閃電、未預(yù)見的、不可控的高壓等情況，都會(huì)對(duì)電路造成嚴(yán)重?fù)p害。瞬時(shí)電壓抑 制器(TVS)器件就是為了當(dāng)上述電壓?jiǎn)栴}發(fā)生時(shí)，保護(hù)集成電路的功能免受損害。由于集 成電路對(duì)于過(guò)電壓的損害十分敏感，因此當(dāng)與集成電路一同工作的器件增加時(shí)，那么更加 需要瞬時(shí)電壓抑制器(TVS)的保護(hù)。瞬時(shí)電壓抑制器(TVS)典型應(yīng)用于USB電源、數(shù)據(jù)線 路保護(hù)、數(shù)字視頻界面、高速以太網(wǎng)、筆記本電腦、監(jiān)視器和平面顯示器等方面。圖IA-I為傳統(tǒng)的帶有二極管陣列的瞬時(shí)電壓抑制器(TVS)，用于高帶寬數(shù)據(jù)總線 的靜電放電(ESD)保護(hù)。瞬時(shí)電壓抑制器(TVS)陣列包括一個(gè)主穩(wěn)壓二極管，同高端控向 二極管和低端控向二極管一起工作。高端控向二極管同電壓源Vcc相連，低端控向二極管 同接地端GND相連，一個(gè)輸入/輸出端連接高端和低端控向二極管。穩(wěn)壓二極管尺寸較大， 可作為從高壓端即Vcc端，到接地電壓端即Gnd端之間的雪崩二極管。當(dāng)在一個(gè)輸入/輸 出(I/O)端加上正電壓時(shí)，高端二極管提供正相偏壓，并被大的Vcc-Gnd 二極管箝位，例如 穩(wěn)壓二極管。高端和低端控向二極管尺寸設(shè)計(jì)得很小，是為了降低輸入/輸出(I/O)電容， 以此減少類似于高速以太網(wǎng)應(yīng)用中的高速線路上的插入損耗。隨著工業(yè)的發(fā)展，控向二極管與穩(wěn)壓二極管整合在一起。圖1A-2和圖1A-3為控 向二極管與穩(wěn)壓二極管整合的圖示。高端和低端端子從外面不可見。圖1A-2為高端控向 二極管和低端控向二極管與一個(gè)單向的穩(wěn)壓二極管整合示意圖。二極管單元在外面看起來(lái) 像低電容的穩(wěn)壓二極管，但在內(nèi)部，高端和低端二極管與穩(wěn)壓二極管整合在一起。內(nèi)電路同 圖IA-I中的電路相同。輸入/輸出(I/O)端子為陰極，接地端GND為陽(yáng)極，電壓源VCC端 為內(nèi)化的，從外面不可見。圖1A-3為高端控向二極管和低端控向二極管同一個(gè)雙向穩(wěn)壓二 極管電路整合的示意圖。但是，如果用于電子器件的現(xiàn)代化應(yīng)用，配有這種整合方式的保護(hù) 電路的應(yīng)用不能超出設(shè)計(jì)面積。而且，必須精心地優(yōu)化設(shè)計(jì)，在電容和控向二極管的正相偏 壓之間找到最佳的平衡點(diǎn)，以獲得較好的整體電壓箝位。圖IB為傳統(tǒng)的瞬時(shí)電壓抑制器(TVS)電路圖，圖IB-I為瞬時(shí)電壓抑制器(TVS)電 路實(shí)際裝置的橫斷面視圖，即按照互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)制作工藝，將瞬時(shí)電壓抑 制器(TVS)電路做出集成電路芯片。正如圖IB-I所示，使用互補(bǔ)金屬氧化物半導(dǎo)體(CMOS) 制作工藝生產(chǎn)二極管、NPN和PNP晶體管，在半導(dǎo)體襯底上，二極管和晶體管會(huì)橫向延伸。因 此，通過(guò)器件設(shè)計(jì)和配置生成的瞬時(shí)電壓抑制器(TVS)電路將在襯底上占據(jù)較大的面積。要想縮小如圖IB-I所示的，被瞬時(shí)電壓抑制器(TVS)電路保護(hù)的電子器件絕非易事。本專利的發(fā)明者將待審專利申請(qǐng)US11/606，602中的瞬時(shí)電壓抑制器(TVS)電路， 用圖IC所示的器件配置做了改進(jìn)，提出了一種新的瞬時(shí)電壓抑制器(TVS)電路。本申請(qǐng)為 部份接續(xù)申請(qǐng)案(CIP)，要求聲明申請(qǐng)11/606，602的優(yōu)先權(quán)。本專利申請(qǐng)?zhí)卮艘脤＠?請(qǐng)11/606，602中的公開說(shuō)明，以作參考。圖IC為在一個(gè)P襯底/N-外延層結(jié)內(nèi)形成的，一 個(gè)帶有主穩(wěn)壓二極管的瞬時(shí)電壓抑制器(TVS)電路。如圖IC所示，由于主穩(wěn)壓二極管和高 端二極管是縱向延伸的，減少了所占的面積，所以瞬時(shí)電壓抑制器(TVS)電路有了明顯的 改進(jìn)。此電路使用兩個(gè)輸入/輸出(I/O)端與兩套相應(yīng)的高端和低端二極管對(duì)，但高端和 低端二極管中每個(gè)區(qū)域的導(dǎo)電類型卻是相反的。高端控向二極管還與帶有隔離溝道絕緣溝 的主穩(wěn)壓二極管絕緣，這就避免了因大意疏忽而造成橫向寄生晶體管的開啟。盡管如此，仍然需要減小高端和低端控向二極管所占的面積。而且，還要進(jìn)一步降 低控向二極管的電容。因此，有必要通過(guò)新的結(jié)構(gòu)布局和制作方法，設(shè)計(jì)和改進(jìn)器件配置方 法。新的器件配置和制作方法，還必須考慮外延層的設(shè)計(jì)優(yōu)化工藝，可控的摻雜濃度和外延 層厚度，以便在降低電容和保持適當(dāng)?shù)凝R納擊穿電壓之間找到最好的平衡點(diǎn)。因此，電路設(shè)計(jì)和器件制造領(lǐng)域，必須提供新的、改良的電路配置和制作工藝方 法，以解決上述難題。更確切地說(shuō)，有必要改良瞬時(shí)電壓抑制器(TVS)電路，為便攜式電子 器件，提供帶有低電容和良好的電壓嵌位的、低成本、高密度的瞬時(shí)電壓抑制器(TVS)電 路。

發(fā)明內(nèi)容
因此，本發(fā)明一方面是用高端二極管、低端二極管作為控向二極管，改良瞬時(shí)電壓 抑制器(TVS)的結(jié)構(gòu)配置?？叵蚨O管對(duì)與主穩(wěn)壓二極管配合，其中高端二極管、低端二極 管和主穩(wěn)壓二極管都是半導(dǎo)體襯底中的縱向二極管。高端二極管與主穩(wěn)壓二極管重疊，因 此瞬時(shí)電壓抑制器(TVS)所占面積明顯較小，也就使得由本發(fā)明改良后的瞬時(shí)電壓抑制器 (TVS)保護(hù)的電子器件進(jìn)一步小型化。本發(fā)明所述的低成本的瞬時(shí)電壓抑制器(TVS)電路 能夠通過(guò)很小的硅片尺寸，獲得瞬時(shí)電壓抑制器(TVS)保護(hù)，克服和解決了上述傳統(tǒng)儀器 配置和瞬時(shí)電壓抑制器(TVS)器件制造方法的局限性與困難。另外，本發(fā)明另一方面是用包括高端控向二極管和低端控向二極管的控向二極管 對(duì)，改良瞬時(shí)電壓抑制器(TVS)的結(jié)構(gòu)配置?？叵蚨O管與主穩(wěn)壓二極管配合，其中高端二 極管、低端二極管和主穩(wěn)壓二極管都是半導(dǎo)體襯底中的縱向二極管。與平行結(jié)構(gòu)相比，縱向 二極管結(jié)構(gòu)要求芯片尺寸更小，因?yàn)樗鼈兊捻斆嫔蟽H有一面端子，而平行器件結(jié)構(gòu)的頂面 兩面都有端子。本發(fā)明另一方面是每一個(gè)二極管都是頂面上有一個(gè)單端子，并且底面上也有一個(gè) 端子，這就避免了頂面兩面有端子帶來(lái)的不良的影響。所述的縱向二極管不同于頂面兩面 都有端子的結(jié)構(gòu)，這就限制了在頂面附近從一個(gè)端子到另一個(gè)端子的平行電流，從而帶來(lái) 更高的串聯(lián)電阻。相比較而言，本發(fā)明的器件縱向電流流經(jīng)頂面和底面端子之間，將電流傳 到半導(dǎo)體里，因此串聯(lián)電阻更低，最大電流密度更高，器件的性能大幅提升。本發(fā)明的另一方面是用高端二極管、低端二極管作為控向二極管，與半導(dǎo)體襯底 中的主穩(wěn)壓二極管連接，改良瞬時(shí)電壓抑制器(TVS)的結(jié)構(gòu)配置。通過(guò)輕摻雜位于N-型掩
6埋層(NBL)和淺P+區(qū)之間的外延層，縱向結(jié)構(gòu)帶來(lái)的較好的電流擴(kuò)散，本發(fā)明的高端二極 管能夠顯著地降低結(jié)電容。重?fù)诫sN-型掩埋層(NBL)，進(jìn)一步提高N-型掩埋層(NBL)的擴(kuò) 散電流。本發(fā)明的另一方面是用高端二極管、低端二極管作為控向二極管，與半導(dǎo)體襯底 中的主穩(wěn)壓二極管連接，改良瞬時(shí)電壓抑制器(TVS)的結(jié)構(gòu)配置。高端二極管、低端二極管 和主穩(wěn)壓二極管都是半導(dǎo)體襯底中的縱向二極管，因此沒有表面電流。如上所述，由于本發(fā) 明的縱向二極管結(jié)構(gòu)具有較低的串聯(lián)電阻(導(dǎo)致更低的功率耗散)以及更好的電流擴(kuò)散， 因此本發(fā)明所述的瞬時(shí)電壓抑制器(TVS)器件的耐用性得到了改善和提高。本發(fā)明的另一方面是用高端二極管、低端二極管作為控向二極管，與半導(dǎo)體襯底 中的帶有N+摻雜掩埋層(NBL)的主穩(wěn)壓二極管連接，改良瞬時(shí)電壓抑制器(TVS)的結(jié)構(gòu)配 置。按此配置，由于重?fù)诫s的N+摻雜掩埋層(NBL)會(huì)通過(guò)寄生縱向PNP晶體管，抑制晶體 管動(dòng)作，因此器件的性能得到了改善。該寄生縱向PNP晶體管為從一個(gè)I/O端到另一個(gè)I/ 0端所形成寄生晶閘管(PNPN)結(jié)構(gòu)的一部分。一個(gè)較弱的PNP晶體管將確保在要求Vcc和 Gnd端處于浮接狀態(tài)的應(yīng)用時(shí)，寄生晶閘管不開啟。本發(fā)明的另一方面是用高端二極管、低端二極管作為控向二極管，與半導(dǎo)體襯底 中的帶有N+摻雜掩埋層(NBL)的主穩(wěn)壓二極管連接，改良瞬時(shí)電壓抑制器(TVS)的結(jié)構(gòu)配 置。結(jié)電容強(qiáng)烈依賴于摻雜濃度，若將摻雜濃度降低一個(gè)數(shù)量級(jí)，結(jié)電容會(huì)降低70%。在一個(gè)較佳實(shí)施例中，本發(fā)明介紹了一種瞬時(shí)電壓抑制(TVS)器件，配置在半導(dǎo) 體襯底上，包括一個(gè)低端控向二極管和一個(gè)高端控向二極管，與主穩(wěn)壓二極管相連，以抑制 瞬時(shí)電壓。與所述的穩(wěn)壓二極管相連的所述的低端控向二極管和高端控向二極管置于半導(dǎo) 體襯底中，每一個(gè)都是二極管襯底中的縱向二極管，因此減少了瞬時(shí)電壓抑制(TVS)器件 所占的橫向面積。在一個(gè)典型實(shí)施例中，高端控向二極管和穩(wěn)壓二極管在縱向方向上相互 重疊，進(jìn)一步減少了瞬時(shí)電壓抑制(TVS)器件所占的橫向面積。在另一典型實(shí)施例中，穩(wěn)壓 二極管還包括源極下面的一個(gè)掩埋源極-摻雜區(qū)域。在一個(gè)典型實(shí)施例中，在掩埋源極摻 雜層和一較高摻雜濃度的淺襯底摻雜區(qū)之間，高端控向二極管還包括一個(gè)輕摻雜襯底摻雜 的外延層以獲得高端控向二極管的低結(jié)電容。在另一典型實(shí)施例中，高壓電極位于半導(dǎo)體 襯底的頂面上，低壓電極位于半導(dǎo)體襯底的底面上，通過(guò)與作為縱向二極管的穩(wěn)壓二極管 相連的低端控向二極管和高端控向二極管傳導(dǎo)電流，這就完全消除了半導(dǎo)體橫向的表面電 流。在另一典型實(shí)施例中，在源極下的深掩埋源極摻雜區(qū)消除了由開通半導(dǎo)體襯底中寄生 雙極晶體管引起的鎖閂。在另一典型實(shí)施例中，瞬時(shí)電壓抑制(TVS)器件的縱向二極管位 于具有輕襯底摻雜濃度的外延層內(nèi)，降低對(duì)應(yīng)的外延層厚度的電容，以優(yōu)化高端和低端控 向二極管的擊穿電壓。在另一典型實(shí)施例中，可通過(guò)自動(dòng)摻雜形成具有最大源極摻雜濃度 的掩埋源極摻雜區(qū)，無(wú)需擴(kuò)散，并且符合縱向齊納擊穿電壓的要求。在另一較佳實(shí)施例中，本發(fā)明還介紹了一種用作集成電路(IC)的電子器件，其中 所述的電子器件還包括一個(gè)瞬時(shí)電壓抑制(TVS)器件，以抑制電子器件中的瞬時(shí)電壓。瞬 時(shí)電壓抑制(TVS)器件位于半導(dǎo)體襯底上，包括與主穩(wěn)壓二極管相連的低端控向二極管和 高端控向二極管，以抑制瞬時(shí)電壓。與主穩(wěn)壓二極管相連的低端控向二極管和高端控向二 極管位于半導(dǎo)體襯底中，在其中構(gòu)成了一個(gè)縱向PN結(jié)，即縱向二極管，因此減少了瞬時(shí)電 壓抑制(TVS)器件所占的橫向區(qū)域。在一典型實(shí)施例中，高端控向二極管和穩(wěn)壓二極管在縱向方向上相互重疊，進(jìn)一步減少了瞬時(shí)電壓抑制(TVS)器件所占的橫向區(qū)域。在另一典 型實(shí)施例中，穩(wěn)壓二極管還包括一個(gè)在源極區(qū)域下的掩埋源極-摻雜區(qū)。在另一典型實(shí)施 例中，在掩埋源極摻雜層和一較高摻雜濃度的淺襯底摻雜區(qū)之間，高端控向二極管還包括 一個(gè)輕摻雜襯底摻雜的外延層以獲得高端控向二極管的低結(jié)電容。在另一典型實(shí)施例中， 高壓電極位于半導(dǎo)體襯底的頂面上，低壓電極位于半導(dǎo)體襯底的底面上，通過(guò)與作為縱向 二極管的穩(wěn)壓二極管相連的低端控向二極管和高端控向二極管傳導(dǎo)電流，這就完全消除了 半導(dǎo)體橫向的表面電流。在另一典型實(shí)施例中，在源極下的深掩埋源極摻雜區(qū)消除了由開 通半導(dǎo)體襯底中寄生雙極晶體管引起的鎖閂。在另一典型實(shí)施例中，瞬時(shí)電壓抑制(TVS) 器件的縱向二極管位于具有輕襯底摻雜濃度的外延層中，降低對(duì)應(yīng)的外延層厚度的電容， 以優(yōu)化高端和低端控向二極管的擊穿電壓。在另一典型實(shí)施例中，可通過(guò)自動(dòng)摻雜形成具 有最大源極摻雜濃度的掩埋源極摻雜區(qū)，無(wú)需擴(kuò)散，并且符合縱向齊納擊穿電壓的要求。本發(fā)明還介紹了一種帶有集成瞬時(shí)電壓抑制(TVS)電路的電子器件制造方法。該 方法包括一個(gè)使用標(biāo)準(zhǔn)的DMOS制造工藝來(lái)制作縱向PN結(jié)的工序，起到與縱向穩(wěn)壓二極管 相連的低端控向二極管和高端控向二極管的作用，以減小瞬時(shí)電壓抑制(TVS)器件所占的 橫向區(qū)域。閱讀以下各種附圖和圖形所示的較佳實(shí)施例的詳細(xì)說(shuō)明后，對(duì)于本領(lǐng)域的技術(shù)人 員，本發(fā)明的這些以及其他情況和優(yōu)勢(shì)將顯而易見。


圖IA-I表示配有二極管陣列的傳統(tǒng)瞬時(shí)電壓抑制(TVS)電路，通常用于靜電放電 (ESD)保護(hù)。圖1A-2和圖1A-3分別為控向二極管與穩(wěn)壓二極管整合在一起，以便在單向和雙 向閉鎖瞬時(shí)電壓抑制(TVS) 二極管獲得低電容的示意圖。圖IB為傳統(tǒng)瞬時(shí)電壓抑制(TVS)電路的標(biāo)準(zhǔn)電路圖，圖IB-I為瞬時(shí)電壓抑制器 (TVS)電路實(shí)際裝置的橫斷面視圖，即按照互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)制作工藝，將瞬 時(shí)電壓抑制器(TVS)電路做出集成電路芯片。圖IC為配有二極管的瞬時(shí)電壓抑制器(TVS)電路，作為縱向二極管，以減小瞬時(shí) 電壓抑制器(TVS)電路的尺寸。圖2至圖4為穩(wěn)壓二極管與高端和低端控向二極管集成的橫斷面試圖，用來(lái)說(shuō)明 配有N+掩埋層和隔離溝道的瞬時(shí)電壓抑制器(TVS)器件的電路，以形成本發(fā)明所述的縱向 瞬時(shí)電壓抑制器(TVS) 二極管陣列，減小二極管陣列所占的面積。圖5A至圖5B為瞬時(shí)電壓抑制器(TVS)器件布局的頂視圖，以說(shuō)明實(shí)施本發(fā)明的 縱向二極管陣列所要求的減小的面積。圖6為配有N-掩埋層(NBL)TVS齊納的瞬時(shí)電壓抑制器(TVS)電路的電容部分的 橫斷面示圖。圖7為控向二極管的低電容設(shè)計(jì)示意圖，以優(yōu)化本發(fā)明中的設(shè)計(jì)參數(shù)。圖8為結(jié)電容隨突變N+-P結(jié)的摻雜濃度ND的變化曲線。圖9為耗盡寬度WD隨突變N+-P結(jié)的摻雜濃度ND的變化曲線。圖IOA至圖IOD為N+摻雜掩埋層(NBL)和觸發(fā)植入層的形成橫斷面示圖。
具體實(shí)施例方式參考圖2，本發(fā)明瞬時(shí)電壓抑制器(TVS) 100的等效電路的側(cè)向橫斷面示圖。瞬時(shí) 電壓抑制器(TVS) 100形成于重?fù)诫sP+半導(dǎo)體襯底105上，一個(gè)底部P-外延層110-1和一 個(gè)頂部P-外延層110-2構(gòu)成P雙層外延層110，位于重?fù)诫sP+半導(dǎo)體襯底105上，半導(dǎo)體 襯底105的底面上的背面金屬101，作為接地端。瞬時(shí)電壓抑制器(TVS) 100包括一個(gè)P+區(qū) 高端控向二極管和穩(wěn)壓二極管的重疊區(qū)，一個(gè)深度擊穿電壓(VBD)觸發(fā)植入層115，植入P+ 摻雜離子，其中植入層115位于底部外延層110-1和頂部N+源極區(qū)125下面的N+掩埋層 120之間。穩(wěn)壓二極管從掩埋層120延伸至底部外延層110-1。淺P+植入?yún)^(qū)130形成在頂 部P-外延層110-2的頂面附近，以增強(qiáng)同輸入/輸出(I/O)金屬焊接點(diǎn)135的電接觸。頂 面大部分被氧化絕緣層145覆蓋，留有開口允許Vcc焊接點(diǎn)140和N+源極區(qū)域125接觸，在 高端二極管和穩(wěn)壓二極管重疊區(qū)中，輸入/輸出(I/O)金屬焊接點(diǎn)135與淺P+植入?yún)^(qū)130 相接觸；在瞬時(shí)電壓抑制器(TVS) 100的右側(cè)，一個(gè)輸入/輸出(I/O)金屬焊接點(diǎn)135’與低 端二極管的源極區(qū)域125’相接觸。輸入/輸出(I/O)金屬焊接點(diǎn)135和輸入/輸出(I/O) 金屬焊接點(diǎn)135’可以在第三個(gè)方向上相連接。N+源極區(qū)域125具有一個(gè)缺口，高端二極 管位于缺口內(nèi)從頂部P-外延層110 — 2至N+掩埋層120的位置。低端二極管位于從源極 區(qū)域125’到雙層外延層110的位置。瞬時(shí)電壓抑制器(TVS) 100還包括隔離溝道150將低 端控向二極管隔離高端二極管及與其重疊連接在一起的穩(wěn)壓二極管。從淺P+植入?yún)^(qū)以及 P-外延區(qū)110-2在它下面的部分，到N+掩埋層120，然后到120下面的P-外延層110-1， 有一個(gè)寄生縱向PNP晶體管。通過(guò)高度摻雜N+掩埋層120，避免了晶體管動(dòng)作。寄生縱向 PNP晶體管是寄生PNPN晶閘管的一部分，形成在輸入/輸出(I/O)金屬焊接點(diǎn)135和135’ 之間的半導(dǎo)體區(qū)域內(nèi)。一個(gè)較弱的PNP晶體管將確保在要求將Vcc和Gnd端處于浮接狀態(tài) 的應(yīng)用時(shí)，寄生晶閘管不開啟。一般要求控向二極管不能被擊穿，因此穩(wěn)壓二極管的擊穿電 壓要遠(yuǎn)小于控向二極管的擊穿電壓。VBD觸發(fā)層將穩(wěn)壓二極管的擊穿電壓控制在一個(gè)符合 要求的較小值上。圖3為本發(fā)明另一種可用的瞬時(shí)電壓抑制器(TVS) 100’的橫斷面示圖。深度擊穿 電壓(VBD)觸發(fā)層115’由掩膜植入在高端控向二極管下面形成缺口，以避免高摻雜層直接 在高端控向二極管下面，除此之外，瞬時(shí)電壓抑制器(TVS) 100’與圖2所示的瞬時(shí)電壓抑 制器(TVS)IOO結(jié)構(gòu)相似。這樣就可以避免因疏忽大意造成P-外延層110-2在P+植入?yún)^(qū) 130下面部分的摻雜濃度升高的情況。該區(qū)域的摻雜濃度應(yīng)保持在較低的水平上，以獲得如 下所述的低電容。圖4為本發(fā)明的另一種可用的瞬時(shí)電壓抑制器(TVS) 100”的橫斷面示圖。 N+掩埋層120’中有帶缺口，深度擊穿電壓(VBD)觸發(fā)層115”就在兩段N+掩埋層120’中 間，而不是在N+掩埋層120’下面，除此之外，瞬時(shí)電壓抑制器(TVS) 100”與圖2和圖3分 別所示的瞬時(shí)電壓抑制器(TVS) 100和瞬時(shí)電壓抑制器(TVS) 100’結(jié)構(gòu)相似。圖5A和圖5B分別為按照?qǐng)D1B_1所示的瞬時(shí)電壓抑制器(TVS)結(jié)構(gòu)布局的俯視 圖。如圖5A所示，主穩(wěn)壓二極管與高端二極管分別位于不同區(qū)域上。相比之下，如圖5B所 示，高端二極管與穩(wěn)壓二極管重疊，因此圖5B中的瞬時(shí)電壓抑制器(TVS) 100所占面積，與 圖5A中的瞬時(shí)電壓抑制器(TVS) 100相比要小得多。圖6為電容等效電路的橫斷面示圖，用來(lái)計(jì)算穩(wěn)壓二極管Cz分別與高端二極管CHS 和低端二極管相結(jié)合的總電容。假設(shè)cz遠(yuǎn)大于CHS或(^，總電容cT。tal可以表示為
CTotal = apNp * (CHS)+CLS+C(Pad)其中aPNP為由P-外延層110_2、N+掩埋層120和P-外延層110-1組成的縱向PNP 晶體管發(fā)射極到集電極的增益，C(Pad)為焊接點(diǎn)電容。根據(jù)上式，為了獲得瞬時(shí)電壓抑制 器(TVS)的低電容，必須降低高端控向二極管的電容CHS和低端控向二極管的電容Q。由 于Cz遠(yuǎn)大于CHS，并與CHS并聯(lián)，因此Cz對(duì)CT。tal的影響可忽略。圖7為突變N+/P-結(jié)的耗盡 寬度WD的示意圖。對(duì)于一個(gè)縱向二極管，耗盡寬度沿豎直方向，因此P層的深度至少應(yīng)該 與耗盡寬度WD—樣大。但是，P層深度不應(yīng)該超過(guò)WD太多，否則將引起二極管的正向電阻 不必要的增加。對(duì)于突變N+和P-結(jié)，結(jié)電容q和擊穿電壓VBD為Cj = a (Na) 1/2VBD = a 紅3/4 * (NPT)其中，區(qū)的摻雜濃度，NPT為非穿通型擊穿電壓。當(dāng)摻雜濃度降低時(shí)，控向 二極管的電容隨擊穿電壓的升高而降低，圖8表示結(jié)電容q隨摻雜濃度的變化情況，圖9 表示外延層中的耗盡寬度WD隨摻雜濃度的變化情況。如圖8所示，結(jié)電容q隨摻雜濃度的 增大而增大。因此，可以通過(guò)為P-外延層110-2選取一個(gè)較低的摻雜濃度，然后利用上述 摻雜濃度，根據(jù)圖9所示的耗盡層厚度的寬度，找到P-外延層110-2的最佳厚度，來(lái)優(yōu)化瞬 時(shí)電壓抑制器(TVS)。對(duì)于高端二極管，P+植入?yún)^(qū)130和N-型掩埋層(NBL) 120之間會(huì)形 成電容，因此，它們之間的P-外延層110-2區(qū)域的垂直距離應(yīng)與耗盡寬度相匹配，這樣才能 獲得低電容。上述垂直距離還應(yīng)該接近耗盡寬度，以避免引起二極管的正向電壓不必要的 增加。對(duì)于低端二極管，從源極區(qū)域125’到襯底105直接的垂直距離應(yīng)該與耗盡寬度(考 慮到外延層110-1和110-2的摻雜濃度)大致匹配。第一外延層110-1的厚度也應(yīng)該考 慮低端二極管的耗盡寬度和它與高端二極管之間的距離；如果襯底105過(guò)于靠近高端二極 管，襯底105中的部分摻雜物可能或擴(kuò)散到第二外延層110-2的區(qū)域中接觸植入物130下 面，并引起第二外延層110-2中的摻雜濃度升高，導(dǎo)致高端二極管的電容升高。在一個(gè)較佳 實(shí)施例中，P-外延層110-1和110-2的摻雜濃度將盡可能地保持在較低的水平，以確保控 向二極管中獲得低電容。上述的在源極區(qū)域125下面的N+掩埋層120，被植入，最大劑量、 最小擴(kuò)散，通過(guò)一種自動(dòng)摻雜過(guò)程，同時(shí)滿足縱向穩(wěn)壓二極管的擊穿電壓要求。圖10A至圖10D展示了一種在和圖3中的器件100’相似的器件中，形成N_型掩 埋層(NBL)的方法。圖10A為在重?fù)诫s的P+襯底105上，生長(zhǎng)一層輕摻雜的第一 P-外延 層110-1。圖10B為使用一種掩膜植入(圖中沒有給出掩膜)，以便形成N+植入?yún)^(qū)121。圖 10C表示一種注入物擴(kuò)散N+植入?yún)^(qū)121，以形成N-型掩埋層(NBL)120。在圖10C中，為使 用另一種掩膜植入(圖中沒有給出掩膜)，以便在N+植入?yún)^(qū)121下方，形成P+VBD觸發(fā)植入 層115’。圖10D為在第一 P-外延層110-1上生長(zhǎng)一層第二 P-外延層110-2。N-型掩埋層 (NBL) 120輕微擴(kuò)散到第二外延層110 — 2中。雖然本發(fā)明詳細(xì)介紹了現(xiàn)有的較佳實(shí)施例，但并不能以此局限本發(fā)明的范圍。例 如，半導(dǎo)體區(qū)域的導(dǎo)電類型可以變換，即P型區(qū)域可以用N型區(qū)域代替，反之亦然。在這種 情況下，高端二極管和低端二極管的位置應(yīng)該互換；而且半導(dǎo)體頂端的電壓應(yīng)該更低，底端 的電壓應(yīng)該更高。閱讀上述公開說(shuō)明書之后，各種修改和變換，對(duì)于本領(lǐng)域的技術(shù)人員 無(wú)疑顯而易見。因此，我們要求以附上的權(quán)利要求書，來(lái)限定屬于本發(fā)明范圍內(nèi)的所有修改 和變換。
10
權(quán)利要求
一種位于半導(dǎo)體襯底上的瞬時(shí)電壓抑制器(TVS)器件，其特征在于，包括一與主穩(wěn)壓二極管相連接的控向二極管對(duì)，以抑制瞬時(shí)電壓，其中所述控向二極管對(duì)的每一控向二極管都與主穩(wěn)壓二極管相連，作為半導(dǎo)體襯底中的縱向二極管構(gòu)成一個(gè)PN結(jié)，以此減小瞬時(shí)電壓抑制器(TVS)器件所占的橫向面積，并且其中所述控向二極管對(duì)包括一個(gè)高端控向二極管和一個(gè)低端控向二極管。
2.根據(jù)權(quán)利要求1所述的瞬時(shí)電壓抑制器(TVS)器件，其特征在于所述控向二極管 對(duì)中的第一個(gè)控向二極管和穩(wěn)壓二極管沿縱向相互重疊，以進(jìn)一步減小瞬時(shí)電壓抑制器 (TVS)器件所占的橫向面積。
3.根據(jù)權(quán)利要求2所述的瞬時(shí)電壓抑制器(TVS)器件，其特征在于所述穩(wěn)壓二極管 在一源極區(qū)域下面，還包括一個(gè)掩埋源極摻雜區(qū)，其中所述掩埋源極摻雜區(qū)也是所述控向 二極管對(duì)中的第一個(gè)控向二極管PN結(jié)的一部分。
4.根據(jù)權(quán)利要求書3所述的瞬時(shí)電壓抑制器(TVS)器件，其特征在于所述控向二極 管對(duì)中的第一個(gè)控向二極管還包括一個(gè)輕摻雜襯底外延層，該外延層位于一個(gè)掩埋源極摻 雜層和一個(gè)具有更高摻雜濃度的淺襯底摻雜區(qū)之間，以使所述控向二極管對(duì)中的第一個(gè)控 向二極管獲得低電容。
5.根據(jù)權(quán)利要求書2所述的瞬時(shí)電壓抑制器(TVS)器件，其特征在于所述控向二極 管對(duì)中的第二個(gè)控向二極管由一源極區(qū)域到它下面的外延層之間形成，其中所述的第二個(gè) 控向二極管并不與穩(wěn)壓二極管縱向重疊。
6.根據(jù)權(quán)利要求書3所述的瞬時(shí)電壓抑制器(TVS)器件，其特征在于在所述的源極 摻雜區(qū)下面的所述的掩埋的源極摻雜區(qū)是重?fù)诫s的，以阻止半導(dǎo)體襯底中的寄生雙極晶體 管導(dǎo)通。
7.根據(jù)權(quán)利要求書3所述的瞬時(shí)電壓抑制器(TVS)器件，其特征在于瞬時(shí)電壓抑制 器(TVS)器件的縱向二極管位于具有輕襯底摻雜濃度的外延層中，以減小電容，其有一相 應(yīng)的外延層厚度以優(yōu)化高端和低端控向二極管正向電阻和結(jié)電容。
8.根據(jù)權(quán)利要求書3所述的瞬時(shí)電壓抑制器(TVS)器件，其特征在于所述的源極摻 雜區(qū)為N型，所述控向二極管對(duì)中的第一個(gè)控向二極管為高端控向二極管，所述控向二極 管對(duì)中的第二個(gè)控向二極管為低端控向二極管。
9.根據(jù)權(quán)利要求書2所述的瞬時(shí)電壓抑制器(TVS)器件，其特征在于至少一個(gè)隔離 溝道，用于隔離所述控向二極管對(duì)中的第二個(gè)控向二極管和與穩(wěn)壓二極管重疊的所述控向 二極管對(duì)中的第一個(gè)控向二極管。
10.一種瞬時(shí)電壓抑制器(TVS)器件的制備方法，其特征在于制備一與一個(gè)縱向穩(wěn)壓二極管相連的縱向控向二極管對(duì)，以減小瞬時(shí)電壓抑制器 (TVS)器件所占的橫向面積，其中所述的控向二極管對(duì)包括一個(gè)高端控向二極管和一個(gè)低 端控向二極管。
11.根據(jù)權(quán)利要求10中所述的制備方法，其特征在于所述制備與所述的主縱向穩(wěn)壓 二極管相連的所述縱向控向二極管對(duì)的步驟，還包括沿縱向相互重疊制備控向二極管對(duì)中 的第一個(gè)控向二極管以及穩(wěn)壓二極管以進(jìn)一步減小瞬時(shí)電壓抑制器(TVS)器件所占的橫 向面積。
12.根據(jù)權(quán)利要求11中所述的制備方法，其特征在于，其中還包括一步為所述的穩(wěn)壓二極管，制備在源極區(qū)域下面的掩埋的源極摻雜區(qū)。
13.根據(jù)權(quán)利要求12中所述的制備方法，其特征在于制備控向二極管對(duì)中所述的第 一個(gè)控向二極管還包括在掩埋的源極摻雜層和具有較高摻雜濃度的淺襯底摻雜區(qū)之間，形 成輕摻雜襯底摻雜外延層，以使所述的第一個(gè)控向二極管獲得低電容和良好的觸點(diǎn)。
14.根據(jù)權(quán)利要求12中所述的制備方法，其特征在于，還包括在半導(dǎo)體襯底上，制備 兩個(gè)外延層，其中掩埋的源極摻雜區(qū)位于所述的兩個(gè)外延層的結(jié)點(diǎn)處。
15.根據(jù)權(quán)利要求12中所述的制備方法，其特征在于所述的在源極摻雜區(qū)下面制備 所述的掩埋的源極摻雜區(qū)的步驟中，還包括重?fù)诫s掩埋的源極摻雜區(qū)，以消除半導(dǎo)體襯底 中的寄生雙級(jí)晶體管的開啟。
16.根據(jù)權(quán)利要求12中所述的制備方法，其特征在于，還包括將瞬時(shí)電壓抑制器 (TVS)器件的所述的縱向二極管，設(shè)置在具有輕襯底摻雜濃度的外延層中以減小電容，其有 一相應(yīng)的外延層厚度以優(yōu)化高端和低端控向二極管的正向電阻和結(jié)電容。
17.根據(jù)權(quán)利要求12中所述的制備方法，其特征在于源極摻雜為N型，控向二極管對(duì) 中所述的第一個(gè)控向二極管為高端控向二極管，所述的第二個(gè)控向二極管為低端控向二極 管。
18.根據(jù)權(quán)利要求11中所述的制備方法，其特征在于，還包括在所述的半導(dǎo)體襯底中 形成至少一個(gè)隔離溝道，用于隔離所述控向二極管對(duì)中的第二個(gè)控向二極管和與穩(wěn)壓二極 管重疊的所述控向二極管對(duì)中的第一個(gè)控向二極管。
19.根據(jù)權(quán)利要求12中所述的制備方法，其特征在于制備一個(gè)掩埋的源極摻雜區(qū)還 包括在所述的半導(dǎo)體襯底上生長(zhǎng)一個(gè)第一外延層，在所述的第一外延層上形成掩膜植入源 極摻雜物，在所述的第一外延層上生長(zhǎng)一個(gè)第二外延層。
20.根據(jù)權(quán)利要求12中所述的制備方法，其特征在于，還包括通過(guò)挑選一個(gè)外延層的 低摻雜濃度，來(lái)獲得低結(jié)電容；并通過(guò)挑選所述的外延層厚度，來(lái)滿足所述的高端和低端控 向二極管的耗盡寬度，以優(yōu)化高端和低端控向二極管。
21.根據(jù)權(quán)利要求20中所述的制備方法，其特征在于所述優(yōu)化瞬時(shí)電壓抑制器(TVS) 器件的所述的高端和低端控向二極管的步驟，還包括挑選所述的外延層的所述的厚度，以 避免升高所述的高端和低端控向二極管的正向電阻。
22.—種位于半導(dǎo)體襯底上的瞬時(shí)電壓抑制器(TVS)器件，其特征在于，包括一種第一導(dǎo)電類型的襯底，其頂部生長(zhǎng)一雙層外延層，該外延層包括生長(zhǎng)在襯底上的 一第一導(dǎo)電類型的第一外延層，和生長(zhǎng)在第一外延層上的一第一導(dǎo)電類型的第二外延層；連接縱向穩(wěn)壓二極管的縱向控向二極管，其中所述的這對(duì)控向二極管包括一個(gè)高度控 向二極管和一個(gè)低端控向二極管；一個(gè)第二導(dǎo)電類型的重?fù)诫s的掩埋層，在第一和第二外延層的之間，其中所述的穩(wěn)壓 二極管位于從掩埋層到第一外延層之間；一個(gè)位于掩埋層上面的第二導(dǎo)電類型的源極區(qū)域，將掩埋層連接到第二外延層上表 面，其中在源極區(qū)域里有缺口，使得控向二極管對(duì)中的第一個(gè)控向二極管形成于第二外延 層與掩埋層之間，并與穩(wěn)壓二極管重疊；并且另一個(gè)源極區(qū)域，使得控向二極管對(duì)中的第二個(gè)控向二極管形成于該另一源極區(qū)域和 所述雙層外延區(qū)之間。
23.根據(jù)權(quán)利要求22中所述的瞬時(shí)電壓抑制器(TVS)器件，其特征在于，還包括一個(gè) 在掩埋層下面的第一導(dǎo)電類型的擊穿電壓觸發(fā)層。
24.根據(jù)權(quán)利要求23中所述的瞬時(shí)電壓抑制器(TVS)器件，其特征在于所述的擊穿 電壓觸發(fā)層有一個(gè)缺口，觸發(fā)層并不在所述控向二極管對(duì)中的第一個(gè)控向二極管下面。
25.根據(jù)權(quán)利要求23中所述的瞬時(shí)電壓抑制器(TVS)器件，其特征在于所述的掩埋 層有一個(gè)缺口，其中擊穿電壓觸發(fā)層位于缺口中。
26.根據(jù)權(quán)利要求22中所述的瞬時(shí)電壓抑制器(TVS)器件，其特征在于第一導(dǎo)電類 型為P型，第二導(dǎo)電類型為N型，其中所述控向二極管對(duì)中的第一個(gè)控向二極管為高端二極 管，所述第二個(gè)控向二極管為低端二極管。
27.根據(jù)權(quán)利要求22中所述的瞬時(shí)電壓抑制器(TVS)器件，其特征在于保持雙層外 延層的最少摻雜，以便在所述控向二極管中獲得低電容，根據(jù)控向二極管的耗盡寬度和正 向電阻，來(lái)優(yōu)化其中第一外延層的厚度和第二外延層的厚度。
全文摘要
一種設(shè)置在半導(dǎo)體襯底上的瞬時(shí)電壓抑制(TVS)器件，包括一個(gè)低端控向二極管和一個(gè)高端控向二極管，與主穩(wěn)壓二極管相連，以抑制瞬時(shí)電壓。低端控向二極管和高端控向二極管與穩(wěn)壓二極管相連，設(shè)置在半導(dǎo)體襯底中，每一個(gè)二極管都包含一個(gè)縱向PN結(jié)，作為半導(dǎo)體襯底中的縱向二極管，用來(lái)減小瞬時(shí)電壓抑制(TVS)器件所占的橫向面積。在一個(gè)典型實(shí)施例中，高端控向二極管和穩(wěn)壓二極管沿豎直方向互相重疊，進(jìn)一步減小瞬時(shí)電壓抑制(TVS)器件所占的橫向面積。
文檔編號(hào)H01L29/861GK101930975SQ200910205649
公開日2010年12月29日 申請(qǐng)日期2009年9月29日 優(yōu)先權(quán)日2008年10月1日
發(fā)明者馬督兒·博德 申請(qǐng)人:萬(wàn)國(guó)半導(dǎo)體有限公司