專利名稱：雙位快閃存儲器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體技術(shù)領(lǐng)域，更具體的，本發(fā)明涉及一種雙位快閃存儲器制作方法。
背景技術(shù)：
作為一種集成電路存儲器件，快閃存儲器具有電可擦寫存儲信息的功能，因此，快 閃存儲器被廣泛應(yīng)用于如便攜式電腦、手機、數(shù)碼音樂播放器等電子產(chǎn)品中。通常的，依據(jù) 柵極結(jié)構(gòu)的不同，快閃存儲器分為堆疊柵極快閃存儲器及分離柵極快閃存儲器兩種類型， 這兩種快閃存儲器都需要將存儲單元以適合本身操作的陣列進行排布，每一存儲單元都用 來儲存單一位的數(shù)據(jù)。這種快閃存儲器的存儲陣列需要場氧化層或溝槽式絕緣層來分離存 儲單元，同時，為了提高快閃存儲器的擦寫效率，需要較大面積的存儲單元才能得到高電容 耦合比，因此，所述快閃存儲器存儲單元的面積較為龐大，無法有效提高存儲密度。為了提高快閃存儲器的存儲密度，美國專利第6538四2號提出了一種雙位快閃存 儲器的結(jié)構(gòu)，通過在一個快閃存儲器存儲單元上形成兩個對稱的存儲位，所述雙位快閃存 儲器提高了存儲密度。圖1為現(xiàn)有技術(shù)雙位快閃存儲器的剖面結(jié)構(gòu)示意圖。如圖1所示， 兩個用于存儲電荷的第一電荷俘獲層102和第二電荷俘獲層103位于襯底100上柵極結(jié)構(gòu) 的兩側(cè)，并由柵介電層101隔離，所述柵介電層101使得第一電荷俘獲層102和第二電荷俘 獲層103的存儲狀態(tài)不會互相影響?？刂茤?04位于第一電荷俘獲層102與第二電荷俘獲 層103上方，用于控制兩個電荷俘獲層上電荷的注入或移除。襯底100中還形成有漏區(qū)106 及源區(qū)105。所述雙位快閃存儲器以熱電子注入的方式進行編程，以第二電荷俘獲層103為 例，在控制柵104及漏極106上施加高電平，并將源區(qū)105接地，熱電子被充分加速并注入 到第二電荷俘獲層103上，完成電荷寫入動作。然而，受限于光刻工藝的最小線寬，所述雙位快閃存儲器的第一電荷俘獲層102、 第二電荷俘獲層103以及柵介電層101無法形成小于光刻最小線寬的圖形，因此，所述雙位 快閃存儲器的單元面積仍然相對較大，存儲密度無法提高。綜上，需要一種改進的雙位快閃存儲器的制作方法，以進一步提高存儲密度。
發(fā)明內(nèi)容
本發(fā)明解決的問題是提供了一種雙位快閃存儲器制作方法，柵介電層進一步減小 了雙位快閃存儲器的單元面積，存儲密度得以提高。為解決上述問題，本發(fā)明提供了一種雙位快閃存儲器的制作方法，包括提供半導(dǎo) 體襯底，在所述半導(dǎo)體襯底上依次形成柵介電層與柵電極層，刻蝕所述柵電極層及柵介電 層，形成柵極結(jié)構(gòu)；側(cè)向刻蝕柵介電層的部分區(qū)域，在柵介電層兩側(cè)形成開口 ；在柵電極層 與半導(dǎo)體襯底表面形成隔離層；在半導(dǎo)體襯底及柵極結(jié)構(gòu)上形成非摻雜的多晶硅，所述非 摻雜的多晶硅填充到柵介電層的開口中，柵電極層與半導(dǎo)體襯底表面的隔離層將所述非摻 雜的多晶硅與柵電極層及半導(dǎo)體襯底隔離；刻蝕非摻雜的多晶硅，僅保留位于柵介電層開
3口處的非摻雜的多晶硅，所述開口處的非摻雜的多晶硅形成電荷俘獲層?？蛇x的，所述柵電極層為多晶硅，所述在柵電極層與半導(dǎo)體襯底表面形成隔離層 具體包括將所述半導(dǎo)體襯底置于氧化性氣氛中并進行氧化，形成隔離層，所述隔離層為氧化硅?？蛇x的，所述柵介電層為氧化硅或氮氧化硅?？蛇x的，所述柵介電層的側(cè)向刻蝕為各向同性刻蝕。可選的，所述柵介電層的各向同性刻蝕為濕法腐蝕。可選的，所述濕法腐蝕采用氫氟酸溶液，對于氧化硅，所述氫氟酸溶液中氟化氫質(zhì) 量分數(shù)小于或等于2%，反應(yīng)條件為反應(yīng)溫度為20至25攝氏度，腐蝕速率為20至60納米 /分鐘，反應(yīng)時間為30至200秒；對于氮氧化硅，所述氫氟酸溶液中氟化氫質(zhì)量分數(shù)為3% 至5%，反應(yīng)條件為反應(yīng)溫度為20至25攝氏度，腐蝕速率為25至60納米/分鐘，反應(yīng)時 間為30至200秒?？蛇x的，所述柵介電層的各向同性刻蝕為各向同性干法刻蝕。可選的，所述各向同性干法刻蝕的刻蝕氣體包括CF4、CHF3> CH2F2, CH3F, C4F8或C5F8 的一種或多種的組合，對于氧化硅，所述干法刻蝕的反應(yīng)條件為反應(yīng)氣壓為1至5毫托，氣 體流量為100SCCM至500SCCM，電源功率為200至1000瓦，偏置電壓0至100伏；對于氮氧 化硅，所述干法刻蝕的反應(yīng)條件為反應(yīng)氣壓1至5毫托，氣體流量為100SCCM至600SCCM， 電源功率為250至1000瓦，偏置電壓為0至100伏?？蛇x的，所述非摻雜的多晶硅采用低壓化學(xué)氣相淀積方式形成，所述低壓化學(xué)氣 相淀積的反應(yīng)條件為反應(yīng)氣體為SiH4,反應(yīng)氣壓為0. 2torr至Itorr，反應(yīng)溫度為580至 650攝氏度?？蛇x的，所述雙位快閃存儲器制作方法還包括，在形成側(cè)壁之后，對半導(dǎo)體襯底進 行離子注入，形成所述雙位快閃存儲器的源區(qū)與漏區(qū)。與現(xiàn)有技術(shù)相比，本發(fā)明具有以下優(yōu)點1.現(xiàn)有技術(shù)采用光刻工藝形成雙位快閃存儲器的電荷俘獲層圖形，受限于光刻工 藝的最小線寬，所述雙位快閃存儲器的單元面積的相對較大；而本發(fā)明采用各向同性刻蝕 側(cè)向刻蝕雙位快閃存儲器柵極結(jié)構(gòu)中控制柵下方的柵介電層，形成了小于光刻工藝最小線 寬的電荷俘獲層及柵介電層，從而減小了雙位快閃存儲器的單元面積。2.本發(fā)明的雙位快閃存儲器制作方法采用自對準的方法形成柵極結(jié)構(gòu)中的電荷 俘獲層結(jié)構(gòu)，減少了制作工藝中的光刻板數(shù)量，降低了工藝的復(fù)雜度。
圖1是現(xiàn)有技術(shù)雙位快閃存儲器的剖面結(jié)構(gòu)示意圖。圖2是本發(fā)明一個實施例雙位快閃存儲器制作方法的流程示意圖。圖3至圖10是本發(fā)明一個實施例雙位快閃存儲器制作方法的剖面結(jié)構(gòu)示意圖。
具體實施例方式本發(fā)明涉及半導(dǎo)體技術(shù)領(lǐng)域，更具體的，本發(fā)明提供了一種雙位快閃存儲器制作 方法。
現(xiàn)有技術(shù)在形成雙位快閃存儲器的單元結(jié)構(gòu)時，需要通過多步的光刻工藝及各向 異性的干法刻蝕工藝在雙位快閃存儲器的柵極結(jié)構(gòu)形成兩個對稱的電荷俘獲層以及隔離 電荷俘獲層的柵介電層圖形，所述電荷俘獲層與柵介電層的圖形受限于光刻工藝的最小線 寬，無法進一步縮小。不同于各向異性刻蝕，各向同性刻蝕工藝在刻蝕結(jié)構(gòu)時，既可以沿襯 底表面的法向方向刻蝕，還可以沿襯底表面的平面進行刻蝕，因此，所述各向同性刻蝕工藝 可以在光刻工藝最小線寬的基礎(chǔ)上，進一步減小圖形的橫向線寬。本發(fā)明采用各向同性刻蝕工藝，對雙位快閃存儲器控制柵下方的柵介電層進行橫 向刻蝕，通過控制刻蝕時間來確定橫向刻蝕深度，之后利用具備極佳臺階覆蓋性的低壓化 學(xué)氣相淀積技術(shù)將非摻雜的多晶硅填充至柵介電層兩側(cè)刻蝕開口中以形成兩個對稱的電 荷俘獲層；本發(fā)明的雙位快閃存儲器制作工藝突破了光刻工藝最小線寬的限制，減小了存 儲單元的面積，實現(xiàn)了高密度的存儲陣列。為了更好的理解本發(fā)明的雙位快閃存儲器制作方法，下面參照附圖對本發(fā)明的具 體實施例作進一步說明，但應(yīng)認識到，本領(lǐng)域技術(shù)人員可以修改在此描述的本發(fā)明而仍然 實現(xiàn)本發(fā)明的有利效果。因此，下列的描述應(yīng)當(dāng)被理解為對本領(lǐng)域技術(shù)人員的廣泛教導(dǎo)，而 并不作為對本發(fā)明的限制。圖2是本發(fā)明實施例雙位快閃存儲器制作方法的流程示意圖，包括如下步驟執(zhí) 行步驟S202，提供半導(dǎo)體襯底；執(zhí)行步驟S204，在所述半導(dǎo)體襯底上形成柵介電層；執(zhí)行步 驟S206，在柵介電層上形成柵電極層；執(zhí)行步驟S208，圖形化所述柵電極層與柵介電層，形 成柵極結(jié)構(gòu)；執(zhí)行步驟S210，各向同性刻蝕柵介電層，在柵電極層與半導(dǎo)體襯底間的柵介 電層兩側(cè)形成開口 ；執(zhí)行步驟S212，在柵電極層與半導(dǎo)體襯底表面形成隔離層；執(zhí)行步驟 S214，在半導(dǎo)體襯底及柵極結(jié)構(gòu)上形成非摻雜的多晶硅，所述非摻雜的多晶硅填充柵介電 層兩側(cè)的開口 ；執(zhí)行步驟S216，以柵電極層為掩膜，干法刻蝕非摻雜的多晶硅，僅在柵介電 層兩側(cè)的開口保留部分非摻雜的多晶硅，形成對稱的電荷俘獲層；執(zhí)行步驟S218，在半導(dǎo) 體襯底及柵極結(jié)構(gòu)上形成阻擋介電層，刻蝕所述阻擋介電層，形成側(cè)壁。圖3至圖11是本發(fā)明一個實施例雙位快閃存儲器制作方法的剖面結(jié)構(gòu)示意圖。如圖3所示，提供半導(dǎo)體襯底302，所述半導(dǎo)體襯底302為硅基襯底、SOI襯底、鍺 化硅襯底或其他半導(dǎo)體襯底，在具體實施例中，所述半導(dǎo)體襯底為P型摻雜的硅基襯底；之 后，在所述半導(dǎo)體襯底302上形成柵介電層304，在具體實施例中，所述柵介電層304為氧化 硅或氮氧化硅，柵介電層304的厚度為50至1000埃，優(yōu)選的，所述柵介電層304為熱氧化 形成的氧化硅，厚度為300埃。如圖4所示，在柵介電層304上形成柵電極層306，在具體實施例中，所述柵電極 層306為N型摻雜的多晶硅，所述多晶硅的摻雜材料為磷離子、砷離子或銻離子等，摻雜濃 度為1. 0E18至1. 0E22原子/立方厘米，所述柵電極層306的厚度為300至5000埃，優(yōu)選 的，所述柵電極層306的摻雜濃度為1. 0E20原子/立方厘米，厚度為1000埃。在具體實 施例中，所述柵電極層306是以硅烷為反應(yīng)前驅(qū)物，采用低壓化學(xué)氣相淀積的方法形成的。 之后，采用各向異性的干法刻蝕工藝圖形化所述柵電極層306及柵介電層304，形成柵極結(jié) 構(gòu)，在具體實施例中，所述柵極結(jié)構(gòu)的最小線寬由光刻工藝的最小線寬決定。如圖5所示，采用各向同性的刻蝕工藝，側(cè)向刻蝕柵介電層304，在柵介電層304兩 側(cè)形成位于柵電極層306下方的第一開口 308。在刻蝕柵介電層304時，受限于較薄的柵介電層304，刻蝕氣體或液體只能輸運到一定的深度，因此，柵介電層304兩側(cè)只有部分區(qū)域 被刻蝕，從而實現(xiàn)自限制(self-limited)停止刻蝕。第一開口 308的高度與柵介電層304 的厚度相同，第一開口 308的深度與各向刻蝕工藝有關(guān)，由柵介電層304側(cè)向刻蝕的寬度決 定，在具體實施例中，刻蝕后剩余的柵介電層304的寬度為200至1000埃，第一開口 308的 高度為50至1000埃，第一開口 308的深度為150至600埃。依據(jù)具體實施例的不同，形成所述第一開口 308的各向同性刻蝕工藝可以為濕法 腐蝕工藝或者各向同性干法刻蝕工藝；在具體實施例中，采用濕法腐蝕柵介電層304時，所 述濕法腐蝕采用氫氟酸溶液，對于氧化硅，所述氫氟酸溶液中氟化氫質(zhì)量分數(shù)小于或等于 2%，反應(yīng)條件為反應(yīng)溫度為20至25攝氏度，腐蝕速率為20至60納米/分鐘，反應(yīng)時間為 30至200秒；對于氮氧化硅，所述氫氟酸溶液中氟化氫質(zhì)量分數(shù)為3%至5%，反應(yīng)條件為 反應(yīng)溫度為20至25攝氏度，腐蝕速率為25至60納米/分鐘，反應(yīng)時間為30至200秒。還可以采用干法刻蝕形成第一開口 308，采用各向同性干法刻蝕柵介電層304時， 所述各向同性干法刻蝕的刻蝕氣體包括CF4、CHF3、CH2F2、CH3F、C4F8或C5F8的一種或多種的組 合，對于氧化硅，所述干法刻蝕的反應(yīng)條件為反應(yīng)氣壓為1至5毫托，氣體流量為100SCCM 至500SCCM，電源功率為200至1000瓦，偏置電壓0至100伏；對于氮氧化硅，所述干法刻 蝕的反應(yīng)條件為反應(yīng)氣壓1至5毫托，氣體流量為100SCCM至600SCCM，電源功率為250 至1000瓦，偏置電壓為0至100伏。與現(xiàn)有技術(shù)相比，第一開口 308的形成不依賴光刻工 藝及后續(xù)各向異性干法刻蝕工藝形成，因此，所述第一開口 308的深度與剩余柵介電層304 的線寬可以小于光刻工藝的最小線寬。如圖6所示，在柵電極層306及半導(dǎo)體襯底302表面形成隔離層，所述隔離層為介 電材料。在具體實施例中，所述柵電極層306為摻雜的多晶硅，因此，所述在柵電極層306 及半導(dǎo)體襯底302表面形成隔離層包括將半導(dǎo)體襯底302置于氧化性氣氛的反應(yīng)腔體內(nèi)， 在所述氧化性氣氛的反應(yīng)腔體中，柵電極層306的表面氧化形成第一氧化層310，在具體實 施例中，由于柵電極層306為N型摻雜，所述第一氧化層310中也摻雜有N型離子，所述第 一氧化層310的厚度為20至300埃；半導(dǎo)體襯底302的表面同時形成第二氧化層312，在具 體實施例中，由于半導(dǎo)體襯底302為P型摻雜，所述第二氧化層312中也摻雜有P型離子， 所述第二氧化層312的厚度為20至300埃。所述第一氧化層310與第二氧化層312構(gòu)成 了隔離層，所述隔離層使得圖5中的第一開口 308的高度變小，在原第一開口 308位置形成 第二開口 314，在具體實施例中，所述第二開口 314的高度由柵介電層304、第一氧化層310 以及第二氧化層312的厚度決定，具體為30至600埃。如圖7所示，在半導(dǎo)體襯底302上形成非摻雜的多晶硅316，所述非摻雜的多晶硅 316用于填充柵電極層306下方的第二開口 314。由于第二開口 314的高度很小，在具體實 施例中，非摻雜的多晶硅316采用低壓化學(xué)氣相淀積技術(shù)形成。低壓化學(xué)氣相淀積技術(shù)具 備良好的臺階覆蓋性，同時可以精確控制生成物的厚度，因此非常適合作為極小尺寸開口 或溝槽的填充技術(shù)。在具體實施例中，所述非摻雜的多晶硅316的低壓化學(xué)氣相淀積反應(yīng) 條件為反應(yīng)氣體為SiH4,反應(yīng)氣壓為0. 2torr至Itorr，反應(yīng)溫度為580攝氏度至650攝 氏度；優(yōu)選的，反應(yīng)氣壓為0. 5torr,反應(yīng)溫度為625攝氏度。如圖8所示，刻蝕半導(dǎo)體襯底上的非摻雜的多晶硅，只保留位于圖7中第二開口 314處的非摻雜的多晶硅，所述剩余的非摻雜的多晶硅形成電荷俘獲層318，在所述非摻雜的多晶硅的刻蝕過程中，柵電極層306作為非摻雜的多晶硅刻蝕的自對準掩膜。在具體實 施例中，采用反應(yīng)離子刻蝕(RIE)工藝刻蝕非摻雜的多晶硅；同時，所述反應(yīng)離子刻蝕非摻 雜的多晶硅時，還會側(cè)向刻蝕一定深度，在電荷俘獲層318側(cè)面形成第一缺口 320。電荷俘 獲層318位于柵介電層304的兩側(cè)，當(dāng)雙位快閃存儲器實現(xiàn)寫入或擦除操作時，所述電荷俘 獲層318捕獲電子，而柵介電層304將兩側(cè)的兩個電荷俘獲層318隔離開以確保其分別進 行電荷的存儲。如圖9所示，繼續(xù)在半導(dǎo)體襯底302上形成阻擋介電層322，所述阻擋介電層322 覆蓋在半導(dǎo)體襯底302表面及柵極結(jié)構(gòu)的周圍，在具體實施例中，所述阻擋介電層322為氧
化硅或氧化硅/氮化硅/氧化硅的ONO堆疊結(jié)構(gòu)。如圖10所示，干法刻蝕圖9中的阻擋介電層322，在柵極結(jié)構(gòu)的兩側(cè)形成側(cè)壁 324 ；之后，以側(cè)壁3M及柵電極層306為掩膜，對半導(dǎo)體襯底302進行離子注入，在所述半 導(dǎo)體襯底302中形成雙位快閃存儲器的源區(qū)3 與漏區(qū)328 ；在具體實施例中，所述半導(dǎo)體 襯底302中的源區(qū)326與漏區(qū)328為N型摻雜，摻雜離子為磷離子、砷離子或銻離子等。基于上述工藝實施，本發(fā)明的雙位快閃存儲器制作形成，所述雙位快閃存儲器包 括半導(dǎo)體襯底，半導(dǎo)體襯底中的源區(qū)與漏區(qū)，半導(dǎo)體襯底上的柵極結(jié)構(gòu)以及柵極結(jié)構(gòu)兩側(cè) 的側(cè)壁，所述柵極結(jié)構(gòu)包含有柵電極層，所述柵電極層下方的柵介電層與電荷俘獲層，其 中，所述電荷俘獲層的材料為非摻雜的多晶硅；所述電荷俘獲層對稱分布于柵介電層兩側(cè)， 柵電極層及半導(dǎo)體襯底表面形成有隔離層，所述隔離層將電荷俘獲層與半導(dǎo)體襯底以及柵 電極層隔離。應(yīng)該理解，此處的例子和實施例僅是示例性的，本領(lǐng)域技術(shù)人員可以在不背離本 申請和所附權(quán)利要求所限定的本發(fā)明的精神和范圍的情況下，做出各種修改和更正。
權(quán)利要求
1.一種雙位快閃存儲器的制作方法，包括提供半導(dǎo)體襯底，在所述半導(dǎo)體襯底上依 次形成柵介電層與柵電極層，刻蝕所述柵電極層及柵介電層，形成柵極結(jié)構(gòu)；側(cè)向刻蝕柵介 電層的部分區(qū)域，在柵介電層兩側(cè)形成開口 ；在柵電極層與半導(dǎo)體襯底表面形成隔離層； 在半導(dǎo)體襯底及柵極結(jié)構(gòu)上形成非摻雜的多晶硅，所述非摻雜的多晶硅填充到柵介電層的 開口中，柵電極層與半導(dǎo)體襯底表面的隔離層將所述非摻雜的多晶硅與柵電極層及半導(dǎo)體 襯底隔離；刻蝕非摻雜的多晶硅，僅保留位于柵介電層開口處的非摻雜的多晶硅，所述開口 處的非摻雜的多晶硅形成電荷俘獲層。
2.如權(quán)利要求1所述的雙位快閃存儲器制作方法，其特征在于，所述柵電極層為多晶 硅，所述在柵電極層與半導(dǎo)體襯底表面形成隔離層具體包括將所述半導(dǎo)體襯底置于氧化 性氣氛中并進行氧化，形成隔離層，所述隔離層為氧化硅。
3.如權(quán)利要求1所述的雙位快閃存儲器制作方法，其特征在于，所述柵介電層為氧化 硅或氮氧化硅。
4.如權(quán)利要求1所述的雙位快閃存儲器制作方法，其特征在于，所述柵介電層的側(cè)向 刻蝕為各向同性刻蝕。
5.如權(quán)利要求4所述的雙位快閃存儲器制作方法，其特征在于，所述柵介電層的各向 同性刻蝕為濕法腐蝕。
6.如權(quán)利要求5所述的雙位快閃存儲器制作方法，其特征在于，所述濕法腐蝕采用氫 氟酸溶液，對于氧化硅，所述氫氟酸溶液中氟化氫質(zhì)量分數(shù)小于或等于2%，反應(yīng)條件為 反應(yīng)溫度為20至25攝氏度，腐蝕速率為20至60納米/分鐘，反應(yīng)時間為30至200秒；對 于氮氧化硅，所述氫氟酸溶液中氟化氫質(zhì)量分數(shù)為3%至5%，反應(yīng)條件為反應(yīng)溫度為20 至25攝氏度，腐蝕速率為25至60納米/分鐘，反應(yīng)時間為30至200秒。
7.如權(quán)利要求4所述的雙位快閃存儲器制作方法，其特征在于，所述柵介電層的各向 同性刻蝕為各向同性干法刻蝕。
8.如權(quán)利要求7所述的雙位快閃存儲器制作方法，其特征在于，所述各向同性干法刻 蝕的刻蝕氣體包括CF4、CHF3、CH2F2, CH3F, C4F8或C5F8的一種或多種的組合，對于氧化硅，所 述干法刻蝕的反應(yīng)條件為反應(yīng)氣壓為1至5毫托，氣體流量為100SCCM至500SCCM，電源 功率為200至1000瓦，偏置電壓0至100伏；對于氮氧化硅，所述干法刻蝕的反應(yīng)條件為 反應(yīng)氣壓1至5毫托，氣體流量為100SCCM至600SCCM，電源功率為250至1000瓦，偏置電 壓為0至100伏。
9.如權(quán)利要求1所述的雙位快閃存儲器制作方法，其特征在于，所述非摻雜的多晶硅 采用低壓化學(xué)氣相淀積方式形成，所述低壓化學(xué)氣相淀積的反應(yīng)條件為反應(yīng)氣體為SiH4, 反應(yīng)氣壓為0. 2torr至Itorr，反應(yīng)溫度為580至650攝氏度。
10.如權(quán)利要求1所述的雙位快閃存儲器制作方法，其特征在于，所述雙位快閃存儲器 制作方法還包括，在形成側(cè)壁之后，對半導(dǎo)體襯底進行離子注入，形成所述雙位快閃存儲器 的源區(qū)與漏區(qū)。
全文摘要
一種雙位快閃存儲器的制作方法，包括提供半導(dǎo)體襯底，在所述半導(dǎo)體襯底上依次形成柵介電層與柵電極層，刻蝕所述柵電極層及柵介電層，形成柵極結(jié)構(gòu)；側(cè)向刻蝕柵介電層的部分區(qū)域，在柵介電層兩側(cè)形成開口；在柵電極層與半導(dǎo)體襯底表面形成隔離層；在半導(dǎo)體襯底及柵極結(jié)構(gòu)上形成非摻雜的多晶硅，所述非摻雜的多晶硅填充到柵介電層的開口中，柵電極層與半導(dǎo)體襯底表面的隔離層將所述非摻雜的多晶硅與柵電極層及半導(dǎo)體襯底隔離；刻蝕非摻雜的多晶硅，僅保留位于柵介電層開口處的非摻雜的多晶硅，所述開口處的非摻雜的多晶硅形成電荷俘獲層。
文檔編號H01L21/8247GK102097385SQ20091020119
公開日2011年6月15日 申請日期2009年12月15日 優(yōu)先權(quán)日2009年12月15日
發(fā)明者三重野文健 申請人:中芯國際集成電路制造(上海)有限公司