專利名稱：一種可控硅整流器靜電防護器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明屬于半導(dǎo)體靜電保護技術(shù)領(lǐng)域，具體涉及一種可控硅整流器靜電防護器 件。
背景技術(shù)：
靜電防護一直是困擾集成電路版圖設(shè)計的一大難題，為此已有無數(shù)的靜電防護器 件結(jié)合相關(guān)的工藝、版圖結(jié)構(gòu)設(shè)計出來以保證集成電路在實際使用中不會受到靜電放電 (Electrostatic Discharge,ESD)的破壞。但是集成電路(Integrated Circuit, IC)也因 為這些電路和結(jié)構(gòu)的存在而使芯片本身的面積增大，流片成本提高。所以在如何使集成電 路具備高抗靜電能力的同時最大程度地降低集成電路成本也是所有人關(guān)注的問題。我們通常使用的場氧化層N型金屬氧化物半導(dǎo)體(N-charmel MetalOxide Semiconductor,NM0S)晶體管保護結(jié)構(gòu)如圖1所示，用此結(jié)構(gòu)做ESD保護時還需加一個二級 的薄柵NMOS保護管，100是P-襯底，102是做在襯底上的P阱注入?yún)^(qū)，104是二級薄柵NMOS 保護管的柵區(qū)，106是作為柵的場氧化層及其上覆蓋的金屬層，108所代表的N+注入?yún)^(qū)實際 是一個N+的電阻。此結(jié)構(gòu)占用的版圖面積較小，但抗ESD能力不高，通常在人體放電模式 (Human body model,HBM)測試中只能達到4000V左右；而目前用的較多的寄生可控硅整流 器(Silicon Controlled Rectifier, SCR)結(jié)構(gòu)如圖 2 所示，100 是 P-襯底，102 和 110 分 別是做在襯底上的P阱注入?yún)^(qū)和N阱注入?yún)^(qū)。寄生SCR在正偏和反偏時的工作電壓都很 低，使得它可以在瞬間釋放大部分的靜電電流，且所需版圖面積非常小，在HBM測試中可以 抗8000V，但是寄生SCR需要有一個觸發(fā)電壓，如果此觸發(fā)電壓過高，則寄生SCR未工作之前 ESD電壓已對IC內(nèi)部電路造成損傷。

發(fā)明內(nèi)容
本發(fā)明要解決的技術(shù)問題是提供一種可控硅整流器靜電防護器件，可以在保證不 增加電路版圖面積的同時大大地增加電路輸入輸出口的抗靜電能力。為解決上述技術(shù)問題，本發(fā)明提供了一種可控硅整流器靜電防護器件，包括P型 襯底10，在所述P型襯底10上包括有N阱注入?yún)^(qū)32和P阱注入?yún)^(qū)30 ；所述N阱注入?yún)^(qū)32 內(nèi)包括有第一 N+注入?yún)^(qū)16和第一 P+注入?yún)^(qū)18 ；所述P阱注入?yún)^(qū)30內(nèi)包括有第三N+注 入?yún)^(qū)沈、第四N+注入?yún)^(qū)22和第二 P+注入?yún)^(qū)觀，所述第三N+注入?yún)^(qū)沈和第四N+注入?yún)^(qū) 22之間的P阱注入?yún)^(qū)30表面覆蓋有場氧化層及覆蓋場氧化層上的導(dǎo)電層24。所述覆蓋場氧化層上的導(dǎo)電層可以采用金屬或多晶硅。上述可控硅整流器靜電防護器件應(yīng)用于集成電路中，其具體線路連接關(guān)系如下N阱注入?yún)^(qū)32中的第一 N+注入?yún)^(qū)16、第一 P+注入?yún)^(qū)18、P阱注入?yún)^(qū)30中的第三 N+注入?yún)^(qū)沈和場氧化層上的導(dǎo)電層連接到壓焊點PAD ；P阱注入?yún)^(qū)30中的第四N+注入?yún)^(qū) 22和第二 P+注入?yún)^(qū)28連接到地VSS。可選的，所述可控硅整流器靜電防護器件還包括第二 N+注入?yún)^(qū)20，設(shè)置于所述N阱注入?yún)^(qū)32和P阱注入?yún)^(qū)30連接處，并跨接在所述N阱注入?yún)^(qū)32和P阱注入?yún)^(qū)30之間。 對應(yīng)的可控硅整流器靜電防護器件線路連接關(guān)系為所述第二 N+注入?yún)^(qū)20連接到第三N+ 注入?yún)^(qū)26?？蛇x的，所述第三N+注入?yún)^(qū)沈、第四N+注入?yún)^(qū)22其中之一接地。所述N阱注入 區(qū)32靠近所述接地的N+注入?yún)^(qū)。可選的，在所述第三N+注入?yún)^(qū)06)加入一 N阱注入?yún)^(qū)40。本發(fā)明提供的可控硅整流器靜電防護器件，結(jié)合了傳統(tǒng)的SCR靜電防護特性和場 氧化層NMOS管靜電防護特性。既可以解決因柵氧化層引起的電路的耐壓能力低的問題，同 時解決了 SCR的高觸發(fā)電壓所導(dǎo)致的靜電破壞內(nèi)部電路的問題。從而在不需要增加額外的 工藝流程的前提下可以以較小的面積、高效的防靜電能力對集成電路輸入輸出口進行ESD 保護。


圖1是現(xiàn)有技術(shù)的場氧化層NMOS管及其二級薄柵NMOS管剖面結(jié)構(gòu)示意圖；圖2是現(xiàn)有技術(shù)的寄生SCR剖面結(jié)構(gòu)示意圖；圖3是本發(fā)明的一種實施例的剖面結(jié)構(gòu)示意圖；圖4是圖3所示器件的俯視圖；圖5是本發(fā)明的另一種實施例的剖面結(jié)構(gòu)示意具體實施例方式為使本發(fā)明的目的、技術(shù)方案和優(yōu)點更加清楚，下面結(jié)合附圖對本發(fā)明的具體實 施方式作進一步的詳細描述。本實施例的SCR靜電防護器件包括N阱注入?yún)^(qū)32及其內(nèi)的第一 P+注入?yún)^(qū)18、第 一 N+注入?yún)^(qū)16，P阱注入?yún)^(qū)30及其內(nèi)的第三N+注入?yún)^(qū)洸、第四N+注入?yún)^(qū)22、第二 P+注 入?yún)^(qū)28。第三N+注入?yún)^(qū)沈和第四N+注入?yún)^(qū)22之間的P阱注入?yún)^(qū)30表面覆蓋有場氧化層 及覆蓋場氧化層上的導(dǎo)電層對。該導(dǎo)電層可以采用金屬或多晶硅。P阱注入?yún)^(qū)30內(nèi)的第 三N+注入?yún)^(qū)沈、第四N+注入?yún)^(qū)22及它們之間的場氧化層及其上的導(dǎo)電層M形成了場氧 化層NMOS管。本實施例的SCR靜電防護器件的觸發(fā)電壓由該場氧化層NMOS管提供。場氧 化層及其上的導(dǎo)電層M作為柵，第三N+注入?yún)^(qū)沈為漏區(qū)，第四N+注入?yún)^(qū)22為源區(qū)。將N 阱注入?yún)^(qū)32中的第一 N+注入?yún)^(qū)16、第一 P+注入?yún)^(qū)18、P阱注入?yún)^(qū)30中的第三N+注入?yún)^(qū) 26和場氧化層NMOS管的柵極連接到壓焊點PAD。將P阱注入?yún)^(qū)30中的第四N+注入?yún)^(qū)22 和第二 P+注入?yún)^(qū)28連接到地VSS。當(dāng)場氧化層NMOS管被一次擊穿時，可以觸發(fā)寄生SCR 導(dǎo)通，使ESD電流瀉放到地，從而保護IC的內(nèi)部電路不被損壞。為進一步縮短SCR放電通路，降低功耗，將N阱注入?yún)^(qū)32及其中的注入?yún)^(qū)設(shè)置于 靠近場氧化層NMOS管的源區(qū)22的那一端。為防止在SCR觸發(fā)之前電路被靜電損壞，在N阱注入?yún)^(qū)32和P阱注入?yún)^(qū)30的交 接處設(shè)置一個第二 N+注入?yún)^(qū)20。其對應(yīng)的SCR靜電防護器件的剖面結(jié)構(gòu)示意圖如圖3所 示，對應(yīng)的俯視圖如圖4所示。從圖3中可以看出，通過N阱注入?yún)^(qū)32，第二 N+注入?yún)^(qū)20與第一 N+注入?yún)^(qū)16之間形成一個較小的N阱電阻。第三N+注入?yún)^(qū)沈通過金屬線與第二 N+注入?yún)^(qū)20相連。作為一種優(yōu)選的方式，本發(fā)明提供的SCR靜電防護器件的另一種實施例的剖面結(jié) 構(gòu)示意圖如圖5所示。在第三N+注入?yún)^(qū)沈加入一個第二 N阱注入?yún)^(qū)40。一方面可以使該 第三N+注入?yún)^(qū)沈的耐壓能力增強；另一方面，可以增加P阱注入?yún)^(qū)30到地的電阻，使SCR 更容易被觸發(fā)。在不偏離本發(fā)明的精神和范圍的情況下還可以構(gòu)成許多有很大差別的實施例。應(yīng) 當(dāng)理解，除了如所附的權(quán)利要求所限定的，本發(fā)明不限于在說明書中所述的具體實施例。
權(quán)利要求
1.一種可控硅整流器靜電防護器件，其特征在于，所述可控硅整流器靜電防護器件包 括P型襯底(10)，在所述P型襯底(10)上包括有N阱注入?yún)^(qū)(32)和P阱注入?yún)^(qū)(30)；所 述N阱注入?yún)^(qū)(32)內(nèi)包括有第一 N+注入?yún)^(qū)(16)和第一 P+注入?yún)^(qū)(18)；所述P阱注入?yún)^(qū) (30)內(nèi)包括有第三N+注入?yún)^(qū)( )、第四N+注入?yún)^(qū)0 和第二 P+注入?yún)^(qū)( )，所述第三 N+注入?yún)^(qū)06)和第四N+注入?yún)^(qū)02)之間的P阱注入?yún)^(qū)(30)表面覆蓋有場氧化層及覆蓋 場氧化層上的導(dǎo)電層04)。
2.根據(jù)權(quán)利要求1所述的可控硅整流器靜電防護器件，其特征在于，所述覆蓋場氧化 層上的導(dǎo)電層為金屬或多晶硅。
3.根據(jù)權(quán)利要求1所述的可控硅整流器靜電防護器件，其特征在于，所述可控硅整流 器靜電防護器件還包括第二 N+注入?yún)^(qū)(20)，設(shè)置于所述N阱注入?yún)^(qū)(32)和P阱注入?yún)^(qū) (30)連接處，并跨接在所述N阱注入?yún)^(qū)(32)和P阱注入?yún)^(qū)(30)之間。
4.根據(jù)權(quán)利要求1所述的可控硅整流器靜電防護器件，其特征在于，所述第三N+注入 區(qū)( )、第四N+注入?yún)^(qū)02)其中之一接地。
5.根據(jù)權(quán)利要求4所述的可控硅整流器靜電防護器件，其特征在于，所述N阱注入?yún)^(qū) (32)靠近所述接地的N+注入?yún)^(qū)。
6.根據(jù)權(quán)利要求1或2或3或4或5所述的可控硅整流器靜電防護器件，其特征在于， 在所述第三N+注入?yún)^(qū)06)加入一 N阱注入?yún)^(qū)00)。
全文摘要
本發(fā)明提供了一種可控硅整流器靜電防護器件，包括P型襯底，在所述P型襯底上包括有N阱注入?yún)^(qū)(32)和P阱注入?yún)^(qū)(30)；所述N阱注入?yún)^(qū)(32)內(nèi)包括有第一N+注入?yún)^(qū)(16)和第一P+注入?yún)^(qū)(18)；所述P阱注入?yún)^(qū)(30)內(nèi)包括有第三N+注入?yún)^(qū)(26)、第四N+注入?yún)^(qū)(22)和第二P+注入?yún)^(qū)(28)，所述第三N+注入?yún)^(qū)(26)和第四N+注入?yún)^(qū)(22)之間的P阱注入?yún)^(qū)(30)表面覆蓋有場氧化層及覆蓋場氧化層上的導(dǎo)電層(24)。本發(fā)明提供的可控硅整流器靜電防護器件，結(jié)合了傳統(tǒng)的SCR靜電防護特性和場氧化層NMOS管靜電防護特性，以較小的面積、高效的防靜電能力對集成電路輸入輸出口進行ESD保護。
文檔編號H01L27/04GK102064173SQ20091019884
公開日2011年5月18日 申請日期2009年11月17日 優(yōu)先權(quán)日2009年11月17日
發(fā)明者嚴淼, 彭云武, 朱立群 申請人:無錫華潤矽科微電子有限公司