專利名稱：處理溝槽及形成umos晶體管的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體制造領(lǐng)域，特別涉及一種處理溝槽及形成UMOS晶體管的方 法
背景技術(shù)：
隨著半導(dǎo)體技術(shù)的飛速發(fā)展，集成電路制造工藝變得越來越復(fù)雜和精細(xì)。為了 提高集成度，降低制造成本，加快半導(dǎo)體器件的運(yùn)算速度，半導(dǎo)體器件的關(guān)鍵尺寸不斷 變小。在各種基本的半導(dǎo)體器件中，金屬氧化物場效應(yīng)晶體管(MOSFET，簡稱MOS 晶體管)是集成電路的基本單元之一，在各種超大規(guī)模存儲和邏輯電路中得到廣泛的應(yīng)用。通常的MOS晶體管結(jié)構(gòu)包括源極、漏極、柵介質(zhì)層以及位于柵介質(zhì)層之上的導(dǎo) 電柵極(gate)，其中所述源極和漏極位于柵介質(zhì)層的溝道兩側(cè)的襯底中，為離子注入形 成的摻雜區(qū)域；所述柵介質(zhì)層和柵極依次位于溝道上方。在器件尺寸日趨縮小的情況下，由柵介質(zhì)層引起的寄生電容對器件性能的影響 越來越明顯。在對速度有一定要求的器件中，RC延遲是重要的因素之一，這涉及到柵介 質(zhì)層的厚度。所述柵介質(zhì)層的厚度越厚，等效電容越小，RC延遲越小，對提高器件速度 有較大幫助。此外，較厚的柵介質(zhì)層還有助于減少漏電流。因此，在MOS晶體管的制造過程中，柵介質(zhì)層厚度的控制對半導(dǎo)體器件各項(xiàng)電 性能有非常重要的意義。申請?zhí)枮?00710044802.2的中國專利申請公開了一種可調(diào)整柵 介質(zhì)層厚度的半導(dǎo)體器件制造方法，通過兩次形成氧化層的方法控制柵介質(zhì)層的厚度， 該制造方法對上述常規(guī)的MOS晶體管結(jié)構(gòu)適用。除上述常規(guī)的MOS管結(jié)構(gòu)外，隨著技術(shù)的發(fā)展和要求的不斷提高，MOS晶體 管還出現(xiàn)了許多新型的器件結(jié)構(gòu)。其中在功率器件中有一類新型的垂直結(jié)構(gòu)器件稱為 UMOS (又稱TMOS trench MOSFET)。所述UMOS晶體管根據(jù)溝道的導(dǎo)電類型可分為 P型和N型，在此以N型器件為例，如圖1所示，包括N+型的半導(dǎo)體襯底100;位于 半導(dǎo)體襯底100上的N-型外延層110 ；位于N-型外延層110內(nèi)的P阱120 ；位于P阱 120內(nèi)的N+摻雜區(qū)130，所述N+摻雜區(qū)130作為UMOS晶體管的源極；位于N_型外延 層110內(nèi)、深度超過P阱120的溝槽，所述溝槽內(nèi)壁形成有介質(zhì)層140作為柵介質(zhì)層；所 述溝槽內(nèi)還填充多晶硅層150作為柵極，位于所述多晶硅層150及所述N+摻雜區(qū)130上 的導(dǎo)電層160;位于導(dǎo)電層160上的鈍化層170;所述半導(dǎo)體襯底100作為漏極。在柵極 150加上一定正電壓后，靠近溝槽側(cè)壁的P阱區(qū)域120會反型，形成連接源極和漏極之間 的垂直導(dǎo)電溝道。從上述可以看出，UMOS晶體管與常規(guī)的MOS晶體管結(jié)構(gòu)存在較大差異，主要 區(qū)別為，UMOS晶體管的柵極為槽柵結(jié)構(gòu)。如圖1所示，其柵介質(zhì)層140的厚度對器件 性能特別是反應(yīng)速度有較大影響。上文所述中國專利申請200710044802.2的技術(shù)方案針 對常規(guī)的MOS晶體管結(jié)構(gòu)進(jìn)行了改進(jìn)，對于UMOS晶體管無法適用。現(xiàn)有技術(shù)在溝槽內(nèi)形成柵介質(zhì)層仍存在厚度不均勻的問題。因此，需要一種工藝簡單，成本低廉，能夠有效地改善溝槽內(nèi)介質(zhì)層均勻性的 方法。

發(fā)明內(nèi)容
本發(fā)明提供一種處理溝槽及UMOS晶體管形成方法，能夠有效改善溝槽側(cè)壁和 底部介質(zhì)層的均勻性。本發(fā)明提供一種處理溝槽的方法，在半導(dǎo)體襯底內(nèi)形成溝槽，還包括對所述 溝槽進(jìn)行軟刻蝕。所述軟刻蝕氣體包括氧氣、四氟化碳。所述氧氣流量為80 130sccm ；四氟化碳流量為150 230sccm ；功率為350 460W ；壓強(qiáng)為50 70Pa。還包括在所述溝槽內(nèi)形成及去除犧牲氧化層步驟。本發(fā)明還提供一種UMOS晶體管的形成方法，包括提供基底，所述基底包括 半導(dǎo)體襯底，位于半導(dǎo)體襯底上的外延層，所述半導(dǎo)體襯底與所述外延層具有相同導(dǎo)電 類型，所述外延層內(nèi)形成有摻雜阱，所述摻雜阱的導(dǎo)電類型與外延層的導(dǎo)電類型相反； 在所述基底內(nèi)形成溝槽，所述溝槽位于外延層內(nèi)，深度大于所述摻雜阱；對所述溝槽進(jìn) 行軟刻蝕。所述軟刻蝕氣體包括氧氣、四氟化碳。所述氧氣流量為80 130sccm ；四氟化碳流量為150 230sccm ；功率為350 460W ；所述軟刻蝕時壓強(qiáng)為50 70Pa。還包括依次在所述溝槽內(nèi)形成及去除犧牲氧化層、以及進(jìn)行柵介質(zhì)層形成前的
預(yù)清洗步驟。所述形成犧牲氧化層的方法為爐管熱氧化工藝，所述犧牲氧化層的厚度為 180 250人,所述去除犧牲氧化層的方法為濕法刻蝕工藝。還包括在所述溝槽內(nèi)形成柵介質(zhì)層步驟。所述形成柵介質(zhì)層的方法為爐管熱氧化工藝，所述柵介質(zhì)層的厚度為 360-440 A0。與現(xiàn)有技術(shù)相比，上述方案具有以下優(yōu)點(diǎn)在溝槽刻蝕后加入一步軟刻蝕工 藝，改善溝槽底部的平整度，克服表面缺陷。由此在后續(xù)形成介質(zhì)層時，增加底部介質(zhì) 層厚度，改善溝槽內(nèi)側(cè)壁和底部介質(zhì)層的均勻性。同時對溝槽的基本形貌、器件的電學(xué) 特性無明顯影響。此外，工藝流程復(fù)雜性未明顯增加，生產(chǎn)成本無明顯提高，產(chǎn)能無明 顯影響。


通過附圖中所示的本發(fā)明的優(yōu)選實(shí)施例的更具體說明，本發(fā)明的上述及其他目 的、特征和優(yōu)勢將更加清晰。在全部附圖中相同的附圖標(biāo)記指示相同的部分。附圖的繪 制并未刻意按照實(shí)際比例，重點(diǎn)在于示出本發(fā)明的主旨。在附圖中，為清楚明了，部分 層和區(qū)域被加以放大。
圖1是具有垂直導(dǎo)電溝道的UMOS晶體管剖面結(jié)構(gòu)示意圖；圖2是本發(fā)明的一個實(shí)施例的形成UMOS晶體管的流程示意圖；圖3至圖11是本發(fā)明的一個實(shí)施例的形成UMOS晶體管的剖面結(jié)構(gòu)示意圖。
具體實(shí)施例方式為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能夠更為明顯易懂，下面結(jié)合附圖對本發(fā) 明的具體實(shí)施方式
做詳細(xì)的說明。在以下描述中闡述了具體細(xì)節(jié)以便于充分理解本發(fā)明。但是本發(fā)明能夠以多種 不同于在此描述的其它方式來實(shí)施，本領(lǐng)域技術(shù)人員可以在不違背本發(fā)明內(nèi)涵的情況下 做類似推廣。因此本發(fā)明不受下面公開的具體實(shí)施的限制。本發(fā)明提供的方法不僅適用于功率器件，也適用于一般的邏輯器件和存儲器 件。特別適用于特征尺寸在0.3 ym及以下的具有槽柵結(jié)構(gòu)的MOS晶體管。所述MOS 晶體管可以是CMOS (互補(bǔ)金屬氧化物半導(dǎo)體器件)中的PMOS晶體管或NMOS晶體管， 也可為UMOS晶體管。從理論上說，對于具有垂直導(dǎo)電溝道的UMOS晶體管，由于具有槽柵結(jié)構(gòu)，溝 槽內(nèi)有柵介質(zhì)層和多晶硅柵極兩層結(jié)構(gòu)，在垂直導(dǎo)電溝道形成時，多晶硅柵極、柵介質(zhì) 層和導(dǎo)電溝道區(qū)形成電容，柵介質(zhì)層相當(dāng)于該電容的電介質(zhì)層，該電容充放電過程的長 短會影響UMOS晶體管的開啟或截止?fàn)顟B(tài)的反應(yīng)速度，從而影響器件的工作效率。從該 機(jī)理出發(fā)，為提高器件的工作效率，需要減少該寄生電容的大小，由于電容大小反比于 介質(zhì)層厚度，在此較為有效的方法是增加?xùn)沤橘|(zhì)層的厚度。在各種柵介質(zhì)層中，熱氧化層是較為常用的一種。從現(xiàn)有技術(shù)的結(jié)果看，在溝 槽內(nèi)形成熱氧化層會存在下列問題在溝槽底部(bottom)與側(cè)壁(sidewall)的氧化層厚 度不均勻且差別較大，溝槽底部氧化層厚度遠(yuǎn)小于側(cè)壁氧化層厚度。例如在一個具體實(shí) 施例中，側(cè)壁氧化層厚度為34nm 38nm，而溝槽底部氧化層厚度僅為17nm 21nm。 由此會造成柵介質(zhì)層的電容偏大。發(fā)明人發(fā)現(xiàn)，上述熱氧化形成的柵介質(zhì)層的厚度均勻 性與熱氧化速率及硅片晶向有較大關(guān)聯(lián)，在溝槽刻蝕過程中，溝槽底部所受轟擊程度較 大，溝槽底部平整度較差，所述表面受損產(chǎn)生的晶向不一致，導(dǎo)致在溝槽底部的氧化速 率偏慢，因此在溝槽底部形成的柵介質(zhì)層的厚度偏薄。本發(fā)明首先提供一種處理溝槽的方法，包括在半導(dǎo)體襯底內(nèi)形成溝槽，還包 括對所述溝槽進(jìn)行軟刻蝕。所述軟刻蝕氣體包括氧氣、四氟化碳。所述氧氣流量為80 130sccm ；四氟化碳流量為150 230sccm ；功率為350 460W ；壓強(qiáng)為50 70Pa。還包括在所述溝槽內(nèi)形成及去除犧牲氧化層步驟。本發(fā)明還給出一種形成UMOS晶體管的方法，具體請參照圖2，包括如下步 驟步驟S201，提供基底，所述基底包括半導(dǎo)體襯底，位于半導(dǎo)體襯底上的外延層，所 述半導(dǎo)體襯底與所述外延層具有相同導(dǎo)電類型，所述外延層內(nèi)形成有摻雜阱，所述摻雜 阱的導(dǎo)電類型與外延層的導(dǎo)電類型相反；步驟S202，在所述基底內(nèi)形成溝槽，所述溝槽 位于外延層內(nèi)，深度大于所述摻雜阱；步驟S203，對所述溝槽進(jìn)行軟刻蝕。
本發(fā)明提供的方法適用于在溝槽內(nèi)形成介質(zhì)層，尤其適用于所述UMOS晶體管 槽柵結(jié)構(gòu)的柵氧化層的形成。但不應(yīng)將本發(fā)明的方法限定在UMOS晶體管柵氧化層的形 成工藝中，如果在其他工藝涉及在溝槽中形成介質(zhì)層的情況，本發(fā)明的方法也能夠很好 的適用。圖3至圖10為本發(fā)明的一個實(shí)施例的UMOS晶體管的剖面結(jié)構(gòu)示意圖，所述示 意圖只是實(shí)例，在此不應(yīng)過度限制本發(fā)明保護(hù)的范圍。本實(shí)施例中，所述UMOS晶體管 的溝道的導(dǎo)電類型為N型，還可以為P型，其形成方法與本實(shí)施例相類似，在此不應(yīng)過 分限制本發(fā)明的保護(hù)范圍。參照圖3，根據(jù)本發(fā)明的一個實(shí)施例，在基底300表面形成硬掩膜層310。在本實(shí)施例中，所述基底300包括以下幾部分結(jié)構(gòu)N+型的半導(dǎo)體襯底300a ； 形成于半導(dǎo)體襯底300a上的N-型外延層300b，所述外延層300b厚度為6 7 y m ；形 成于外延層300b內(nèi)的P阱300c。所述硬掩膜層310可以是二氧化硅(Si02)或氮氧化硅(SiON)，在本實(shí)施例中優(yōu) 選為二氧化硅。形成方法可以為常規(guī)真空鍍膜技術(shù)，例如原子層沉積(ALD)、化學(xué)汽相 淀積(CVD)、等離子體增強(qiáng)型化學(xué)氣相淀積(PECVD)工藝，本實(shí)施例采用等離子體增 強(qiáng)型化學(xué)氣相淀積工藝。所述硬掩膜層310的厚度為4500A~7000A,本例中采用的厚度 為6000A。參照圖4，在所述硬掩膜層310表面涂布光刻膠層，并利用曝光、顯影等工藝圖 案化光刻膠層，形成定義硬掩膜開口的光刻膠圖形315。所述硬掩膜開口位置與后續(xù)形成 的溝槽位置相對應(yīng)。參照圖5，利用所述光刻膠圖形315為掩膜刻蝕硬掩膜層310，所述刻蝕硬掩膜 層310的方法優(yōu)選為干法刻蝕，所采用的是含氟氣體?？涛g完成后，去除光刻膠圖形 315，形成硬掩膜層圖案310’。參照圖6，以所述硬掩膜層圖案310’作為掩膜刻蝕半所述基底300。所述基底 300內(nèi)形成溝槽320，所述溝槽320底部延伸至所述P阱300c以下。所述刻蝕采用干法刻 蝕，所述干法刻蝕采用的是含氟氣體。所述溝槽320的深度由工藝要求確定。本實(shí)施例 中，具體深度取決于所要求的柵極與漏極之間的擊穿電壓(Vt)，在擊穿電壓要求為30V 的情況下，溝槽刻蝕深度宜控制在距表面1.2 ym左右。對于其它特定器件結(jié)構(gòu)，該深度 由器件的工藝參數(shù)確定。經(jīng)過上述刻蝕形成基底300’。經(jīng)過上述刻蝕后會在溝槽內(nèi)表面形成一層損傷層，而由于刻蝕過程的不均勻 性，所述的溝槽側(cè)壁與底部表面損傷程度不同，為了后續(xù)形成均勻的柵介質(zhì)層，需要使 溝槽側(cè)壁和底部的表面狀態(tài)均勻化。參照圖7，在形成溝槽320后，進(jìn)行軟刻蝕(soft etch)工藝，其目的是清除溝槽 320內(nèi)的損傷層，改善溝槽320內(nèi)表面的均勻性。尤其是使所述溝槽320與側(cè)壁的表面均 勻化。所述軟刻蝕選用的刻蝕氣體包括氧氣(02)，其流量為80 130SCCm (標(biāo)準(zhǔn)立方厘 米每分鐘)，優(yōu)選為范圍為90 120SCCm;所述刻蝕氣體還包括四氟化碳(CF4)，流量為 150 230sccm，優(yōu)選為170 200sccm ；所述刻蝕功率為350 460W，優(yōu)選為380 450W；刻蝕腔室內(nèi)壓強(qiáng)為50 70Pa，優(yōu)選為55 65Pa ；工藝時間則可由表面的粗糙度 確定。該步軟刻蝕工藝去除溝槽表面損傷層厚度為60 80nm，經(jīng)過上述軟刻蝕，形成溝槽320，和半導(dǎo)體襯底300”。作為一個具體實(shí)施例，進(jìn)行軟刻蝕的工藝為在壓強(qiáng)為60Pa下，功率為400W，氧氣流量為lOOsccm，四氟化碳流量為
190sccm,刻蝕時間控制在15s，該步軟刻蝕去除溝槽表面損傷層厚度為70nm。軟刻蝕主要是通過化學(xué)反應(yīng)去除溝槽320內(nèi)表面的損傷層，具體機(jī)理為對于 表面粗糙的溝槽320內(nèi)表面，在進(jìn)行軟刻蝕時，溝槽320內(nèi)表面(硅)與反應(yīng)氣體生成氟 硅化合物，反應(yīng)產(chǎn)物氟硅化合物會被氧化成硅氟氧化合物并附著在溝槽320內(nèi)表面，由 于溝槽320內(nèi)表面不平整，所述硅氟氧化合物在凹處沉積的較多，凸出處沉積較少；在 凸出處由于缺少硅氟氧化合物的阻擋，刻蝕速率較快，當(dāng)這一過程不斷重復(fù)，溝槽側(cè)壁 和底部的損傷層被逐步去除，溝槽內(nèi)表面進(jìn)而得到改善。在軟刻蝕完成后，進(jìn)行清洗操作，其目的在于去除溝槽320’內(nèi)表面由于自 然氧化而形成的自然氧化層，同時清除溝槽320’內(nèi)表面及硬掩膜表面由于刻蝕造成的反 應(yīng)產(chǎn)物殘留。參照圖8，在溝槽320’內(nèi)形成犧牲氧化層，所述形成犧牲氧化層的方式為熱 氧化，具體工藝包括通入氧氣(02)進(jìn)行氧化，形成犧牲氧化層厚度約為180 250A,本實(shí) 施例中為200A。所述犧牲氧化層在其后的濕法刻蝕中將被去除，其目的與軟刻蝕步驟類 似，也是去除溝槽320’內(nèi)表面的損傷層，改善溝槽320’內(nèi)的表面狀態(tài)。在犧牲氧化層形成后，通過濕法刻蝕去除該氧化層，可以使溝槽320’內(nèi)表面更 為圓滑，從而達(dá)到修復(fù)溝槽320’內(nèi)表面的目的。所述濕法刻蝕時間由犧牲氧化層厚度決 定，通常會過刻溝槽320’內(nèi)表面，過刻時間控制在刻蝕犧牲氧化層時間的30%左右， 過長的濕法刻蝕時間會對溝槽320’內(nèi)表面造成新的損傷。在犧牲氧化層被去除后，形 成溝槽320”。在犧牲氧化層被去除后，在形成柵介質(zhì)層前需要進(jìn)行一步預(yù)清洗操作，其目的 是清除溝槽內(nèi)的反應(yīng)殘留產(chǎn)物。所述生長氧化層與去除氧化層的步驟與前述軟刻蝕相結(jié)合，可以更為優(yōu)化地使 溝槽側(cè)壁與底部表面均勻化。參照圖9，在所述溝槽320”內(nèi)表面即側(cè)壁的底部形成柵介質(zhì)層(gate dielectric) 330,所述柵介質(zhì)層330可以為二氧化硅、氮化硅、氮氧化硅，在此選用二氧化 硅，采用爐管熱氧化的工藝，通入氣體進(jìn)行氧化。氧化層厚度目標(biāo)值由器件參數(shù)確定， 在本實(shí)施例中為360 440A,優(yōu)選為400入。參照圖10，在柵介質(zhì)層330形成后，接下來形成多晶硅層350。采用等離子體 增強(qiáng)型化學(xué)氣相淀積(PECVD)或高密度等離子體化學(xué)汽相淀積(HDP-CVD)。淀積厚 度由溝槽深度320”決定，以多晶硅層350能夠填滿溝槽320”并覆蓋硬掩膜層310’為 準(zhǔn)，所述多晶硅層350可以含有雜質(zhì)以降低電阻率。參照圖11，對形成的多晶硅層350進(jìn)行平坦化直至露出硬掩膜層310’，然后選 用化學(xué)機(jī)械研磨(CMP)，將硬掩膜層310’完全去除，并磨去半導(dǎo)體襯底300”的一部 分，余留的深度由器件性能決定。經(jīng)過工藝形成柵介質(zhì)層330’、基底300”，以及溝槽 內(nèi)的多晶硅層350，。本實(shí)施例中，通過在溝槽刻蝕后增加一步軟刻蝕，改善了溝槽內(nèi)部表面特別是底部區(qū)域的晶格狀態(tài)，使柵介質(zhì)層形成時在溝槽內(nèi)底部與側(cè)壁的形成速率趨于一致，有 利于改善溝槽內(nèi)柵介質(zhì)層的厚度均勻性。在此過程中，沒有增加工藝流程，未帶來對產(chǎn) 能的明顯影響和生產(chǎn)成本的提高。根據(jù)掃描電子顯微鏡(SEM)的測量結(jié)果，本實(shí)施例的工藝改進(jìn)并未引起溝槽側(cè) 墻形貌及柵介質(zhì)層厚度的明顯變化。對于溝槽底部區(qū)域，現(xiàn)有工藝介質(zhì)層厚度約為20nm 左右，本實(shí)施例對應(yīng)的介質(zhì)層厚度增至30nm左右?？梢姈沤橘|(zhì)層厚度比現(xiàn)有工藝有顯著 提高，由此溝槽內(nèi)側(cè)壁的柵介質(zhì)層與溝槽底部的柵介質(zhì)層的均勻性有明顯改善。另外，由于溝槽底部的平整度、溝槽內(nèi)的柵介質(zhì)層均勻性改善，柵極與漏極間 的擊穿電壓(BVGD)也有一定程度的提高。對于其他的電學(xué)參數(shù)例如UMOS晶體管的開 啟電壓(Vt)、源極漏極間的擊穿電壓(BVDS)、柵極源極間的擊穿電壓(BVGS)等，測 試表明，本實(shí)施例與現(xiàn)有技術(shù)的結(jié)果在同一工藝水平，可相比擬。本發(fā)明雖然已以較佳實(shí)施例公開如上，但其并不是用來限定本發(fā)明，任何本領(lǐng) 域技術(shù)人員在不脫離本發(fā)明的精神和范圍內(nèi)，都可以利用上述揭示的方法和技術(shù)內(nèi)容對 本發(fā)明技術(shù)方案做出可能的變動和修改，因此，凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依 據(jù)本發(fā)明的技術(shù)實(shí)質(zhì)對以上實(shí)施例所作的任何簡單修改、等同變化及修飾，均屬于本發(fā) 明技術(shù)方案的保護(hù)范圍。
權(quán)利要求
1.一種處理溝槽的方法，在半導(dǎo)體襯底內(nèi)形成溝槽，其特征在于，還包括對所述 溝槽進(jìn)行軟刻蝕。
2.根據(jù)權(quán)利要求1所述介質(zhì)層的形成方法，其特征在于，所述軟刻蝕氣體包括氧氣、 四氟化碳。
3.根據(jù)權(quán)利要求2所述軟刻蝕的方法，其特征在于，所述氧氣流量為80 130SCCm; 四氟化碳流量為150 230sccm ；功率為350 460W ；所述軟刻蝕時壓強(qiáng)為50 70Pa。
4.根據(jù)權(quán)利要求1所述介質(zhì)層的形成方法，其特征在于，還包括在所述溝槽內(nèi)形成及 去除犧牲氧化層步驟。
5.一種UMOS晶體管的形成方法，包括提供基底，所述基底包括半導(dǎo)體襯底，位于半導(dǎo)體襯底上的外延層，所述半導(dǎo)體襯 底與所述外延層具有相同導(dǎo)電類型，所述外延層內(nèi)形成有摻雜阱，所述摻雜阱的導(dǎo)電類 型與外延層的導(dǎo)電類型相反；在所述基底內(nèi)形成溝槽，所述溝槽位于外延層內(nèi)，深度大于所述摻雜阱；對所述溝 槽進(jìn)行軟刻蝕。
6.根據(jù)權(quán)利要求5所述UMOS晶體管的形成方法，其特征在于，所述軟刻蝕氣體包 括氧氣、四氟化碳。
7.根據(jù)權(quán)利要求6所述UMOS晶體管的形成方法，其特征在于，所述氧氣流量為 80 130sccm ；四氟化碳流量為150 230sccm ；功率為350 460W ；所述軟刻蝕時壓 強(qiáng)為50 70Pa。
8.根據(jù)權(quán)利要求7所述UMOS晶體管的形成方法，其特征在于，還包括依次在所述 溝槽內(nèi)形成及去除犧牲氧化層、以及進(jìn)行柵介質(zhì)層形成前的預(yù)清洗步驟。
9.根據(jù)權(quán)利要求8所述UMOS晶體管的形成方法，其特征在于，所述形成犧牲氧化 層的方法為爐管熱氧化工藝，所述犧牲氧化層的厚度為180~250 A,所述去除犧牲氧化層的方法為濕法刻蝕工藝。
10.根據(jù)權(quán)利要求9所述UMOS晶體管的形成方法，其特征在于，還包括在所述溝槽 內(nèi)形成柵介質(zhì)層步驟。
11.根據(jù)權(quán)利要求10所述UMOS晶體管的形成方法，其特征在于，所述形成柵介質(zhì) 層的方法為爐管熱氧化工藝，所述柵介質(zhì)層的厚度為360 440 A。
全文摘要
一種處理溝槽及形成UMOS晶體管的方法，其中，所述處理溝槽的方法包括對溝槽進(jìn)行軟刻蝕。本發(fā)明通過對溝槽進(jìn)行軟刻蝕，改善了溝槽側(cè)壁和底部介質(zhì)層的均勻性，工藝復(fù)雜性沒有明顯增加，生產(chǎn)成本及產(chǎn)能沒有明顯變化。
文檔編號H01L21/302GK102013395SQ200910195220
公開日2011年4月13日 申請日期2009年9月4日 優(yōu)先權(quán)日2009年9月4日
發(fā)明者劉喻, 湛興龍, 蔡信裕, 陳建利, 韓永召 申請人:中芯國際集成電路制造(上海)有限公司